JPH11168479A - Ｄｓｓ方式におけるサンプル値抽出装置およびその方法 - Google Patents
Ｄｓｓ方式におけるサンプル値抽出装置およびその方法Info
- Publication number
- JPH11168479A JPH11168479A JP10228410A JP22841098A JPH11168479A JP H11168479 A JPH11168479 A JP H11168479A JP 10228410 A JP10228410 A JP 10228410A JP 22841098 A JP22841098 A JP 22841098A JP H11168479 A JPH11168479 A JP H11168479A
- Authority
- JP
- Japan
- Prior art keywords
- sample value
- data
- exclusive
- unit
- hec
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5647—Cell loss
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5673—Coding or scrambling
Abstract
(57)【要約】
【課題】 送信部から送出したサンプル値を利用して受
信部のデスクランブラーの同期を合わせて行くときに、
サンプル値を抽出することができるＤＳＳ方式における
サンプル値抽出装置を提供する。 【解決手段】 受信部データをデコーディングさせるＨ
ＥＣデコーダ１０と、受信されたデータからＣＲＣ値を
利用してサンプル値を抽出するサンプル値抽出部４０
と、上記ＨＥＣデコーダ１０と上記サンプル値抽出部４
０とによって抽出されたデータから、送信部から送出し
た信号を逆混化して元来のデータを復元するデスクラン
ブラー１００とを備える。
信部のデスクランブラーの同期を合わせて行くときに、
サンプル値を抽出することができるＤＳＳ方式における
サンプル値抽出装置を提供する。 【解決手段】 受信部データをデコーディングさせるＨ
ＥＣデコーダ１０と、受信されたデータからＣＲＣ値を
利用してサンプル値を抽出するサンプル値抽出部４０
と、上記ＨＥＣデコーダ１０と上記サンプル値抽出部４
０とによって抽出されたデータから、送信部から送出し
た信号を逆混化して元来のデータを復元するデスクラン
ブラー１００とを備える。
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭ非同期伝送モ
ードに関するもので、特に受信領域の受信部デスクラン
ブラーの同期を送信領域の送信部スクランブラーに合わ
せるために送信部から送出したサンプル値を利用して受
信部のデスクランブラーの同期を合わせて行くときサン
プル値を容易に抽出することができるようにしたＤＳＳ
(Distributed Sample Scrambling) 方式におけるサンプ
ル値抽出装置およびその方法に関するものである。
ードに関するもので、特に受信領域の受信部デスクラン
ブラーの同期を送信領域の送信部スクランブラーに合わ
せるために送信部から送出したサンプル値を利用して受
信部のデスクランブラーの同期を合わせて行くときサン
プル値を容易に抽出することができるようにしたＤＳＳ
(Distributed Sample Scrambling) 方式におけるサンプ
ル値抽出装置およびその方法に関するものである。
【０００２】
【従来の技術】一般に、セル伝送基盤とするＡＴＭの物
理層(Physical layer)からはデータを混化するためにＤ
ＳＳ方式を採択している。
理層(Physical layer)からはデータを混化するためにＤ
ＳＳ方式を採択している。
【０００３】ＤＳＳはランダム数列データ（ＰＲＢＳ：
Pseudo Random Binary Sequence ）を発生させて入力さ
れるデータとエクスクルシブＯＲさせる方法によって、
“１”と“０”の連続的な入力データをランダム化する
機能を遂行し、データの交叉を増加させることによって
データ復帰が円滑になるようにする目的をもっている。
Pseudo Random Binary Sequence ）を発生させて入力さ
れるデータとエクスクルシブＯＲさせる方法によって、
“１”と“０”の連続的な入力データをランダム化する
機能を遂行し、データの交叉を増加させることによって
データ復帰が円滑になるようにする目的をもっている。
【０００４】即ち、前記送信部の混化の場合、入力デー
タが１１１１１０１０１であり、ＰＲＢＳが１１０１０
１０００である場合、混化されたデータは００１０１１
１０１になる。
タが１１１１１０１０１であり、ＰＲＢＳが１１０１０
１０００である場合、混化されたデータは００１０１１
１０１になる。
【０００５】また、受信部の逆混化の場合入力データが
００１０１１１０１であり、ＰＲＢＳが１１０１０１０
００である場合、逆混化されたデータは１１１１１０１
０１になって、同一であると０、相異であると１の２進
演算の機能を遂行する。
００１０１１１０１であり、ＰＲＢＳが１１０１０１０
００である場合、逆混化されたデータは１１１１１０１
０１になって、同一であると０、相異であると１の２進
演算の機能を遂行する。
【０００６】このようなＤＳＳは生成多項式Ｘ31＋Ｘ28
＋１によってＰＲＢＳを発生させ、ＨＥＣ（１バイト）
を除外したヘッダー（４バイト）およびペイロード（４
８バイト）部分の混化範囲をもつ。
＋１によってＰＲＢＳを発生させ、ＨＥＣ（１バイト）
を除外したヘッダー（４バイト）およびペイロード（４
８バイト）部分の混化範囲をもつ。
【０００７】そして、混化の状態を告知してやるサンプ
ル値をデスクランブラーに告知してやりデスクランブラ
ーからはこのサンプル値を利用してスクランブラーとの
同期化を遂行する。
ル値をデスクランブラーに告知してやりデスクランブラ
ーからはこのサンプル値を利用してスクランブラーとの
同期化を遂行する。
【０００８】このときのサンプル抽出方法はランダム数
列データが流れる２１２カウンタを通じて２１２ビット
毎にランダム数列データをラッチすることによって送信
側からのサンプル抽出が遂行される。
列データが流れる２１２カウンタを通じて２１２ビット
毎にランダム数列データをラッチすることによって送信
側からのサンプル抽出が遂行される。
【０００９】従来の送信部構成は図１に図示のようにＰ
ＲＢＳを生成するＰＲＢＳ生成部２および前記ＰＲＢＳ
生成部２から出力されるＰＲＢＳと入力データを排他的
論理和させるエクスクルシブＯＲゲート３とから構成さ
れたスクランブラー１と、前記スクランブラー１の出力
をエンコーディングさせるＨＥＣエンコーダ４と、前記
ＰＲＢＳ生成部２の出力における２個のサンプル値を抽
出するサンプル値ラッチ部６と前期ＨＥＣエンコーダ４
の出力を排他的論理和させるエクスクルシブＯＲゲート
５とから構成される。
ＲＢＳを生成するＰＲＢＳ生成部２および前記ＰＲＢＳ
生成部２から出力されるＰＲＢＳと入力データを排他的
論理和させるエクスクルシブＯＲゲート３とから構成さ
れたスクランブラー１と、前記スクランブラー１の出力
をエンコーディングさせるＨＥＣエンコーダ４と、前記
ＰＲＢＳ生成部２の出力における２個のサンプル値を抽
出するサンプル値ラッチ部６と前期ＨＥＣエンコーダ４
の出力を排他的論理和させるエクスクルシブＯＲゲート
５とから構成される。
【００１０】図２は前記ＰＲＢＳ生成部２から発生され
るＨＥＣ部分を除外したランダムな数列データＰＲＢＳ
を図示しているものである。
るＨＥＣ部分を除外したランダムな数列データＰＲＢＳ
を図示しているものである。
【００１１】前記図１からスクランブラー１は図３に図
示のようにＨＥＣ８ビット区間ＨＥＣ１〜ＨＥＣ８を除
外した全てのセル区間にわたって混化を遂行する。
示のようにＨＥＣ８ビット区間ＨＥＣ１〜ＨＥＣ８を除
外した全てのセル区間にわたって混化を遂行する。
【００１２】この混化されたデータをＨＥＣエンコーダ
４からセルの始作点から３２ビットに対してＣＲＣ(Cyc
lic Redundancy Check) 算をし、その結果である８ビッ
トをＨＥＣ８ビット区間に挿入する。
４からセルの始作点から３２ビットに対してＣＲＣ(Cyc
lic Redundancy Check) 算をし、その結果である８ビッ
トをＨＥＣ８ビット区間に挿入する。
【００１３】次に前記スクランブラー１のランダム数列
データを２１２ビット間隔に１ビットずつラッチされた
サンプル値２個（例えば、Ｕt+1 とＵt-211 ）をＨＥＣ
８区間とＨＥＣ７区間にそれぞれ排他的論理和すること
によって挿入してそのデータを送出する。
データを２１２ビット間隔に１ビットずつラッチされた
サンプル値２個（例えば、Ｕt+1 とＵt-211 ）をＨＥＣ
８区間とＨＥＣ７区間にそれぞれ排他的論理和すること
によって挿入してそのデータを送出する。
【００１４】即ち、４２４ビットである１セル１から２
個のサンプルデータをラッチしてこのようにラッチされ
た２個のサンプルデータを混化されたデータに排他的論
理和すると図３のような送信データが行なわれており、
このときＵt は現在の始点から発生したランダム数列デ
ータ、Ｕt+1 はＵt の次のデータ、Ｕt-211 はＵt より
２１１番目の以前のデータ、ＨＥＣ８、ＨＥＣ７、…、
ＨＥＣ１は全て８ビットとしてセルの初めから３２ビッ
ト、即ち４バイトをＣＲＣ計算を通じて生成された値で
ある。
個のサンプルデータをラッチしてこのようにラッチされ
た２個のサンプルデータを混化されたデータに排他的論
理和すると図３のような送信データが行なわれており、
このときＵt は現在の始点から発生したランダム数列デ
ータ、Ｕt+1 はＵt の次のデータ、Ｕt-211 はＵt より
２１１番目の以前のデータ、ＨＥＣ８、ＨＥＣ７、…、
ＨＥＣ１は全て８ビットとしてセルの初めから３２ビッ
ト、即ち４バイトをＣＲＣ計算を通じて生成された値で
ある。
【００１５】したがって、上端のランダム数列データと
入力データがそれぞれ１ビットずつセルの始作点から排
他的論理和される間にＨＥＣ区間に到来しては前記３２
ビットに対してＣＲＣ計算したＨＥＣ８ビットが入力さ
れた後に２個のサンプル値が排他的論理和される。
入力データがそれぞれ１ビットずつセルの始作点から排
他的論理和される間にＨＥＣ区間に到来しては前記３２
ビットに対してＣＲＣ計算したＨＥＣ８ビットが入力さ
れた後に２個のサンプル値が排他的論理和される。
【００１６】しかし、前記のような従来の受信データに
は送信部から送出したサンプル値が入力されているが、
従来にはこのようなサンプル値を抽出して出すための如
何なる方法も提示されていない実状である。
は送信部から送出したサンプル値が入力されているが、
従来にはこのようなサンプル値を抽出して出すための如
何なる方法も提示されていない実状である。
【００１７】
【発明が解決しようとする課題】本発明はこのような従
来の問題点を解決するために案出したもので、本発明の
目的は送信部データを受信部から正確に復元するために
は受信部ＰＲＢＳを送信部ＰＲＢＳと一つの誤差もなし
に同一に発生させてやらなければならないので送信部の
ＰＲＢＳから２個のサンプルを受信部にラッチさせ受信
部からはこの２個のサンプルを抽出して受信部ＰＲＢＳ
を訂正することによって送信部と同一のランダム数列デ
ータを発生させるようにするＤＳＳ方式におけるサンプ
ル値抽出装置およびその方法を提供することにある。
来の問題点を解決するために案出したもので、本発明の
目的は送信部データを受信部から正確に復元するために
は受信部ＰＲＢＳを送信部ＰＲＢＳと一つの誤差もなし
に同一に発生させてやらなければならないので送信部の
ＰＲＢＳから２個のサンプルを受信部にラッチさせ受信
部からはこの２個のサンプルを抽出して受信部ＰＲＢＳ
を訂正することによって送信部と同一のランダム数列デ
ータを発生させるようにするＤＳＳ方式におけるサンプ
ル値抽出装置およびその方法を提供することにある。
【００１８】
【課題を解決するための手段】このような目的を達成す
るための本発明ＤＳＳ方式におけるサンプル値抽出装置
は、受信部データをデコーディングさせるデコーダ手段
と、受信されたデータからサンプル値を抽出するサンプ
ル値抽出手段と、前記デコーダ手段とサンプル値抽出手
段によって抽出されたデータから送信部から送出した信
号を逆混化して元来のデータを復元するデスクランブラ
ーを包含して構成することを特徴とする。
るための本発明ＤＳＳ方式におけるサンプル値抽出装置
は、受信部データをデコーディングさせるデコーダ手段
と、受信されたデータからサンプル値を抽出するサンプ
ル値抽出手段と、前記デコーダ手段とサンプル値抽出手
段によって抽出されたデータから送信部から送出した信
号を逆混化して元来のデータを復元するデスクランブラ
ーを包含して構成することを特徴とする。
【００１９】本発明の構成上の特徴は前記サンプル値抽
出手段がセルの初めの４バイトに対してＣＲＣ値を計算
するＣＲＣ再生成手段と、前記ＣＲＣ再生成手段から生
成された値と受信されたデータのＨＥＣ区間の初めの２
ビットを排他的論理和させてサンプル値を抽出するエク
スクルシブＯＲゲートを包含して構成されたことにあ
る。
出手段がセルの初めの４バイトに対してＣＲＣ値を計算
するＣＲＣ再生成手段と、前記ＣＲＣ再生成手段から生
成された値と受信されたデータのＨＥＣ区間の初めの２
ビットを排他的論理和させてサンプル値を抽出するエク
スクルシブＯＲゲートを包含して構成されたことにあ
る。
【００２０】本発明の構成上の特徴は前記デスクランブ
ラーが送信部のＰＲＢＳと同一の方式によってＰＲＢＳ
を生成するＰＲＢＳ生成部と、前記ＰＲＢＳ生成部から
２個のサンプル値をラッチするサンプル値ラッチ部と、
前記サンプル値ラッチ部からラッチされたサンプル値と
前記サンプル値抽出部から抽出されたサンプルを排他的
論理和させるエクスクルシブＯＲゲートと、前記エクス
クルシブＯＲゲートの出力を訂正してＰＲＢＳ生成部に
送出する訂正回路と、前記ＨＥＣデコーダによって４０
ビット遅延されたことを補完してデータを一致させるた
めの４０ビットバッファ、前記ＨＥＣデコーダの出力と
前記バッファによって遅延されたデータを排他的論理和
させるエクスクルシブＯＲゲートを包含して構成された
ことにある。
ラーが送信部のＰＲＢＳと同一の方式によってＰＲＢＳ
を生成するＰＲＢＳ生成部と、前記ＰＲＢＳ生成部から
２個のサンプル値をラッチするサンプル値ラッチ部と、
前記サンプル値ラッチ部からラッチされたサンプル値と
前記サンプル値抽出部から抽出されたサンプルを排他的
論理和させるエクスクルシブＯＲゲートと、前記エクス
クルシブＯＲゲートの出力を訂正してＰＲＢＳ生成部に
送出する訂正回路と、前記ＨＥＣデコーダによって４０
ビット遅延されたことを補完してデータを一致させるた
めの４０ビットバッファ、前記ＨＥＣデコーダの出力と
前記バッファによって遅延されたデータを排他的論理和
させるエクスクルシブＯＲゲートを包含して構成された
ことにある。
【００２１】本発明の構成上の特徴は前記ＣＲＣ再生成
手段が入力される信号を論理積させる論理ゲートと、前
記論理ゲートの出力と一番目のレジスターの出力を排他
的論理和させる第１エクスクルシブＯＲゲートと、前記
論理ゲートの出力と２番目のレジスターの出力を排他的
論理和させる第２エクスクルシブＯＲゲートと、前記第
２エクスクルシブＯＲゲートの出力を順次的に一時貯蔵
して第３エクスクルシブＯＲゲートとマルチプレクサー
に出力させる貯蔵手段と、前記貯蔵手段のＨＥＣデコー
ダに受信されたデータをマルチプレキシングさせてＰＲ
ＢＳ生成部に出力させるマルチプレクサーを包含して構
成されたことにある。
手段が入力される信号を論理積させる論理ゲートと、前
記論理ゲートの出力と一番目のレジスターの出力を排他
的論理和させる第１エクスクルシブＯＲゲートと、前記
論理ゲートの出力と２番目のレジスターの出力を排他的
論理和させる第２エクスクルシブＯＲゲートと、前記第
２エクスクルシブＯＲゲートの出力を順次的に一時貯蔵
して第３エクスクルシブＯＲゲートとマルチプレクサー
に出力させる貯蔵手段と、前記貯蔵手段のＨＥＣデコー
ダに受信されたデータをマルチプレキシングさせてＰＲ
ＢＳ生成部に出力させるマルチプレクサーを包含して構
成されたことにある。
【００２２】このような目的を達成するための本発明の
ＤＳＳ方式のサンプル値抽出方法は受信されたデータが
ＨＥＣデコーダを経る間にＣＲＣ再生成回路を通じて初
めの４バイトに対して送信部から遂行したＣＲＣ計算を
受信部からも同一にもう一度遂行し、その次の１バイト
中のサンプル値が載せている一番目のビットと２番目の
ビットをエクスクルシブＯＲさせるようにしたことにそ
の特徴がある。
ＤＳＳ方式のサンプル値抽出方法は受信されたデータが
ＨＥＣデコーダを経る間にＣＲＣ再生成回路を通じて初
めの４バイトに対して送信部から遂行したＣＲＣ計算を
受信部からも同一にもう一度遂行し、その次の１バイト
中のサンプル値が載せている一番目のビットと２番目の
ビットをエクスクルシブＯＲさせるようにしたことにそ
の特徴がある。
【００２３】
【発明の実施の形態】以下、本発明の実施例を添付図面
に基づいて詳細に説明すると次のようである。
に基づいて詳細に説明すると次のようである。
【００２４】図４は本発明のブロック図であって、受信
されるデータをデコーディングさせるＨＥＣデコーダ１
０と、受信されるデータからサンプル値を抽出するサン
プル値抽出部４０と、前記ＨＥＣデコーダ１０とサンプ
ル値抽出部４０によって抽出されたデータから送信部か
ら送出した信号を逆混化して元来のデータを復元するデ
スクランブラー１００とから構成されたものである。
されるデータをデコーディングさせるＨＥＣデコーダ１
０と、受信されるデータからサンプル値を抽出するサン
プル値抽出部４０と、前記ＨＥＣデコーダ１０とサンプ
ル値抽出部４０によって抽出されたデータから送信部か
ら送出した信号を逆混化して元来のデータを復元するデ
スクランブラー１００とから構成されたものである。
【００２５】前記サンプル値抽出部４０はセルの初めの
４バイトに対してＣＲＣ値を計算するＣＲＣ再生成部２
０と、前記ＣＲＣ再生成部２０から生成された値と受信
されたデータのＨＥＣ区間の初めの２ビットを排他的論
理和させてサンプル値を抽出するエクスクルシブＯＲゲ
ート３０とから構成される。
４バイトに対してＣＲＣ値を計算するＣＲＣ再生成部２
０と、前記ＣＲＣ再生成部２０から生成された値と受信
されたデータのＨＥＣ区間の初めの２ビットを排他的論
理和させてサンプル値を抽出するエクスクルシブＯＲゲ
ート３０とから構成される。
【００２６】前記デスクランブラー１００は前記送信部
のＰＲＢＳと同一の方式によってＰＲＢＳを生成するＰ
ＲＢＳ生成部５０と、前記ＰＲＢＳ生成部５０から２個
のサンプル値をラッチするサンプル値ラッチ部５５と、
前記サンプル値ラッチ部５５からラッチされたサンプル
値と前記サンプル値抽出部４０から抽出されたサンプル
を排他的論理和させるエクスクルシブＯＲゲート６０
と、前記エクスクルシブＯＲゲート６０の出力を訂正し
てＰＲＢＳ生成部５０に送出する訂正回路７０と、前記
ＨＥＣデコーダ１０によって４０ビット遅延されたこと
を補完するための４０ビットバッファ８０と、前記ＨＥ
Ｃデコーダ１０の出力と前記バッファ８０によって遅延
されたデータを排他的論理和させるエクスクルシブＯＲ
ゲート９０とから構成される。
のＰＲＢＳと同一の方式によってＰＲＢＳを生成するＰ
ＲＢＳ生成部５０と、前記ＰＲＢＳ生成部５０から２個
のサンプル値をラッチするサンプル値ラッチ部５５と、
前記サンプル値ラッチ部５５からラッチされたサンプル
値と前記サンプル値抽出部４０から抽出されたサンプル
を排他的論理和させるエクスクルシブＯＲゲート６０
と、前記エクスクルシブＯＲゲート６０の出力を訂正し
てＰＲＢＳ生成部５０に送出する訂正回路７０と、前記
ＨＥＣデコーダ１０によって４０ビット遅延されたこと
を補完するための４０ビットバッファ８０と、前記ＨＥ
Ｃデコーダ１０の出力と前記バッファ８０によって遅延
されたデータを排他的論理和させるエクスクルシブＯＲ
ゲート９０とから構成される。
【００２７】図５は前記ＣＲＣ再生成部２０の一つの実
施例を図示している構成図であって、入力される二つの
信号を論理積させるＡＮＤゲートＡ１と、前記ＡＮＤゲ
ートＡ１の出力とレジスターＲ０の出力を排他的論理和
させるエクスクルシブＯＲゲートＥＸ１と、前記ＡＮＤ
ゲートＡ１の出力とレジスターＲ１の出力を排他的論理
和させるエクスクルシブＯＲゲートＥＸ２と、前記エク
スクルシブＯＲゲートＥＸ２の出力を順次的に一時貯蔵
してエクスクルシブＯＲゲートＥＸ３とマルチプレクサ
ーＭ１に出力させる貯蔵手段である多数のレジスターＲ
２〜Ｒ７と、前記レジスターＲ７の出力とＨＥＣデコー
ダ１０に受信されたデータをマルチプレキシングさせて
ＰＲＢＳ生成部３０に出力させるマルチプレクサーＭ１
とから構成されたものである。
施例を図示している構成図であって、入力される二つの
信号を論理積させるＡＮＤゲートＡ１と、前記ＡＮＤゲ
ートＡ１の出力とレジスターＲ０の出力を排他的論理和
させるエクスクルシブＯＲゲートＥＸ１と、前記ＡＮＤ
ゲートＡ１の出力とレジスターＲ１の出力を排他的論理
和させるエクスクルシブＯＲゲートＥＸ２と、前記エク
スクルシブＯＲゲートＥＸ２の出力を順次的に一時貯蔵
してエクスクルシブＯＲゲートＥＸ３とマルチプレクサ
ーＭ１に出力させる貯蔵手段である多数のレジスターＲ
２〜Ｒ７と、前記レジスターＲ７の出力とＨＥＣデコー
ダ１０に受信されたデータをマルチプレキシングさせて
ＰＲＢＳ生成部３０に出力させるマルチプレクサーＭ１
とから構成されたものである。
【００２８】このように構成されている本発明の作用を
説明する。
説明する。
【００２９】まず、前記送信部からはＨＥＣ領域を除外
したセルの全体にＰＲＢＳの数列１ビットずつ２進演算
によって加算され混化されたヘッダーの初めの３２ビッ
トに対してＣＲＣを計算して各セルのＣＲＣ領域に排他
的論理和して送信する。
したセルの全体にＰＲＢＳの数列１ビットずつ２進演算
によって加算され混化されたヘッダーの初めの３２ビッ
トに対してＣＲＣを計算して各セルのＣＲＣ領域に排他
的論理和して送信する。
【００３０】このＨＥＣ領域の初めのビットには現在セ
ルのペイロード(Payload) より２１１ビット前に取られ
たＰＲＢＳ数列値Ｕt-211 を加算し２番目のビットには
現在のＰＲＢＳ数列値Ｕt-1 を加算する。
ルのペイロード(Payload) より２１１ビット前に取られ
たＰＲＢＳ数列値Ｕt-211 を加算し２番目のビットには
現在のＰＲＢＳ数列値Ｕt-1 を加算する。
【００３１】一方、前記受信部からは受信されたデータ
がＨＥＣデコーダ１０を経る間にサンプル値抽出部４０
のＣＲＣ再生成部２０を通じて初めの４バイトに対して
送信部から遂行したＣＲＣ計算を同一にもう一度遂行す
る。
がＨＥＣデコーダ１０を経る間にサンプル値抽出部４０
のＣＲＣ再生成部２０を通じて初めの４バイトに対して
送信部から遂行したＣＲＣ計算を同一にもう一度遂行す
る。
【００３２】前記受信部からはセルの初めの４バイトに
対してサンプル値抽出部４０のＣＲＣ再生成部２０を通
じてＣＲＣ値を計算しこの値を受信されたデータのＨＥ
Ｃ区間の初めの２ビットとエクスクルシブＯＲゲート３
０を通じて排他的論理和させてやることによって伝達さ
れたサンプル値Ｕt-1 とＵt-211 を抽出することができ
る。
対してサンプル値抽出部４０のＣＲＣ再生成部２０を通
じてＣＲＣ値を計算しこの値を受信されたデータのＨＥ
Ｃ区間の初めの２ビットとエクスクルシブＯＲゲート３
０を通じて排他的論理和させてやることによって伝達さ
れたサンプル値Ｕt-1 とＵt-211 を抽出することができ
る。
【００３３】前記ＣＲＣ再生成部２０は図５のように構
成されてセルヘッダーの一番目の４バイトに対するＣＲ
Ｃ値を計算し、このときの生成多項式はＸ8 ＋Ｘ2 ＋Ｘ
＋１である。
成されてセルヘッダーの一番目の４バイトに対するＣＲ
Ｃ値を計算し、このときの生成多項式はＸ8 ＋Ｘ2 ＋Ｘ
＋１である。
【００３４】一番目の４バイト（３２ビット）であると
き、制御部から出力される信号Ｃはロウレベルとしてマ
ルチプレクサーＭ１の出力としてそのまま出ると同時に
８個のレジスターＲ０〜Ｒ７の入力にも入力されるが、
このときＣ’はハイレベルとしてＡＮＤゲートＡ１がゲ
ート役割をして入力がそのまま入力される。
き、制御部から出力される信号Ｃはロウレベルとしてマ
ルチプレクサーＭ１の出力としてそのまま出ると同時に
８個のレジスターＲ０〜Ｒ７の入力にも入力されるが、
このときＣ’はハイレベルとしてＡＮＤゲートＡ１がゲ
ート役割をして入力がそのまま入力される。
【００３５】ここで、前記信号ＣはマルチプレクサーＭ
１の入力を選択するが、４０ビット中に３２ビットがロ
ウレベルである状態にあって入力データがマルチプレク
サーＭｌを通じて出力されるのち、その後に８ビット間
は入力データでないレジスターＲ７の出力値がマルチプ
レクサーＭ１を通じて出力される。
１の入力を選択するが、４０ビット中に３２ビットがロ
ウレベルである状態にあって入力データがマルチプレク
サーＭｌを通じて出力されるのち、その後に８ビット間
は入力データでないレジスターＲ７の出力値がマルチプ
レクサーＭ１を通じて出力される。
【００３６】但し、ＣとＣ’はヘッダー５バイト、即ち
４０ビット間動作する信号を図示しており、３２ビット
間ロウレベル、その後に８ビット間ハイレベルに動作す
る反面にＣ’は３２ビット間ハイレベル、その後に８ビ
ット間ロウレベルに動作する。
４０ビット間動作する信号を図示しており、３２ビット
間ロウレベル、その後に８ビット間ハイレベルに動作す
る反面にＣ’は３２ビット間ハイレベル、その後に８ビ
ット間ロウレベルに動作する。
【００３７】したがって、３３ビット以後の８ビットは
Ｃ’がロウレベルとなることによってレジスターの入力
が入力されない状態からレジスター内部値が８ビット間
マルチプレクサーＭ１の出力として出る。
Ｃ’がロウレベルとなることによってレジスターの入力
が入力されない状態からレジスター内部値が８ビット間
マルチプレクサーＭ１の出力として出る。
【００３８】このとき、前記３３ビット以後の８ビット
からＣ’がロウレベルとなることは入力される４０ビッ
ト入力データ中の初めの３２ビットのみレジスター入力
として入力されるため、前記３３ビット後にロウレベル
に作ってこのときから入力されるデータは全く所用なし
にするためである。
からＣ’がロウレベルとなることは入力される４０ビッ
ト入力データ中の初めの３２ビットのみレジスター入力
として入力されるため、前記３３ビット後にロウレベル
に作ってこのときから入力されるデータは全く所用なし
にするためである。
【００３９】ここで、受信データからＣＲＣ計算を通じ
てサンプルを求める原理を説明すると、前記ＨＥＣ８ビ
ット区間を除外した混化された値が図６と同じである場
合、前記ヘッダー４バイトに対するＣＲＣを計算して計
算値をＨＥＣ区間に挿入すると、図７のようになる。
てサンプルを求める原理を説明すると、前記ＨＥＣ８ビ
ット区間を除外した混化された値が図６と同じである場
合、前記ヘッダー４バイトに対するＣＲＣを計算して計
算値をＨＥＣ区間に挿入すると、図７のようになる。
【００４０】この状態からサンプル値２個をＨＥＣ８、
ＨＥＣ７データと排他的論理和して再挿入すると図８の
ようになるが、このときサンプル値は“１１”であり、
ＨＥＣ８、ＨＥＣ７の値は“０１”である。
ＨＥＣ７データと排他的論理和して再挿入すると図８の
ようになるが、このときサンプル値は“１１”であり、
ＨＥＣ８、ＨＥＣ７の値は“０１”である。
【００４１】また、前記受信部から受信されるデータが
図９のようであり、セルの始作点から４ビットに対する
ＣＲＣを計算するとＣＲＣ計算値が０１１０００１０に
なる。
図９のようであり、セルの始作点から４ビットに対する
ＣＲＣを計算するとＣＲＣ計算値が０１１０００１０に
なる。
【００４２】次に上位２ビットと受信データをエクスク
ルシブＯＲすると図１０のように抽出されるサンプル値
が“１１”になるが、これは０と１の排他的論理和が１
になり、１と０の排他的論理和が１になるためである。
ルシブＯＲすると図１０のように抽出されるサンプル値
が“１１”になるが、これは０と１の排他的論理和が１
になり、１と０の排他的論理和が１になるためである。
【００４３】したがって、前記のような原理によって受
信データからＣＲＣ計算を通じてサンプル値を求めるこ
とができる。
信データからＣＲＣ計算を通じてサンプル値を求めるこ
とができる。
【００４４】即ち、前記ＨＥＣ区間の初めの４バイト次
の１バイト中のサンプル値が載せている一番目のビット
と２番目のビットをエクスクルシブＯＲゲート３０を通
じて排他的論理和させることによって正確なサンプル値
を抽出することができる。
の１バイト中のサンプル値が載せている一番目のビット
と２番目のビットをエクスクルシブＯＲゲート３０を通
じて排他的論理和させることによって正確なサンプル値
を抽出することができる。
【００４５】また、前記デスクランブラー１００のサン
プル値ラッチ部５５からは送信部サンプル値ラッチ部と
同一の方式によってサンプルＶt+1 、Ｖt-211 を作って
エクスクルシプＯＲゲート６０を通じてサンプル値抽出
部４０によって抽出されたサンプル値と比較する。
プル値ラッチ部５５からは送信部サンプル値ラッチ部と
同一の方式によってサンプルＶt+1 、Ｖt-211 を作って
エクスクルシプＯＲゲート６０を通じてサンプル値抽出
部４０によって抽出されたサンプル値と比較する。
【００４６】前記送信部から伝達されたサンプル値Ｖ
t-211 と受信部サンプル値ラッチ部５５からラッチされ
たサンプル値Ｖt-211 が相異な場合には比較した時点か
ら訂正、即、セルの始作点を基準として３３番から訂正
回路７０が動作する。
t-211 と受信部サンプル値ラッチ部５５からラッチされ
たサンプル値Ｖt-211 が相異な場合には比較した時点か
ら訂正、即、セルの始作点を基準として３３番から訂正
回路７０が動作する。
【００４７】前記送信部から伝達されたサンプル値Ｖ
t+1 と受信部サンプル値ラッチ部５５からラッチされた
サンプル値Ｖt+1 が相異な場合には比較した時点から２
１１クラクの後で訂正回路７０が動作、即、セルの始作
点を基準として２４５番目から訂正回路７０が動作す
る。
t+1 と受信部サンプル値ラッチ部５５からラッチされた
サンプル値Ｖt+1 が相異な場合には比較した時点から２
１１クラクの後で訂正回路７０が動作、即、セルの始作
点を基準として２４５番目から訂正回路７０が動作す
る。
【００４８】前記デスクランブラー１００がスクランブ
ラーと同期が完全に遂行された後にはＨＥＣデコーダ１
０を通じて受信されたデータとＰＲＢＳ生成部５０のデ
ータがエクスクルシブＯＲゲート９０を通じて排他的論
理和されることによって逆混化が正常的に遂行されて送
信部から送出したセルと同一のセルを受信するようにな
る。
ラーと同期が完全に遂行された後にはＨＥＣデコーダ１
０を通じて受信されたデータとＰＲＢＳ生成部５０のデ
ータがエクスクルシブＯＲゲート９０を通じて排他的論
理和されることによって逆混化が正常的に遂行されて送
信部から送出したセルと同一のセルを受信するようにな
る。
【００４９】このとき、前記ＰＲＢＳ５０の出力端には
バッファ６０が接続されてあって前記ＨＥＣデコーダ１
０によって４０ビット遅延されたことを補完してデータ
を一致させる。
バッファ６０が接続されてあって前記ＨＥＣデコーダ１
０によって４０ビット遅延されたことを補完してデータ
を一致させる。
【００５０】
【発明の効果】上述のような本発明はＤＳＳ方式におい
て、受信されたデータがＨＥＣデコーダ１０を経る間に
ＣＲＣ再生成回路２０を通じて初めの４バイトに対して
送信部から遂行したＣＲＣ計算を受信部からも同一にも
う一度遂行し、その次の１バイト中のサンプル値が載せ
ている一番目のビットと２番目のビットを排他的論理和
させることによって受信データのサンプル値を容易に抽
出することができる効果がある。
て、受信されたデータがＨＥＣデコーダ１０を経る間に
ＣＲＣ再生成回路２０を通じて初めの４バイトに対して
送信部から遂行したＣＲＣ計算を受信部からも同一にも
う一度遂行し、その次の１バイト中のサンプル値が載せ
ている一番目のビットと２番目のビットを排他的論理和
させることによって受信データのサンプル値を容易に抽
出することができる効果がある。
【図１】従来の送信部の構成を示しているブロック図で
ある。
ある。
【図２】従来の送信部のＰＲＢＳ出力データを示してい
る模式図である。
る模式図である。
【図３】従来の送信部のＰＲＢＳ出力データと排他的論
理和されてだしたデータを示している模式図である。
理和されてだしたデータを示している模式図である。
【図４】本発明の実施の一形態に係る受信部の概略構成
を示すブロック図である。
を示すブロック図である。
【図５】上記受信部が備えるＣＲＣ再生成部の構成を示
すブロック図である。
すブロック図である。
【図６】サンプル値抽出過程の一過程を説明する説明図
である。
である。
【図７】サンプル値抽出過程の一過程を説明する説明図
である。
である。
【図８】サンプル値抽出過程の一過程を説明する説明図
である。
である。
【図９】サンプル値抽出過程の一過程を説明する説明図
である。
である。
【図１０】サンプル値抽出過程の一過程を説明する説明
図である。
図である。
１０ ＨＥＣデコーダ ２０ ＣＲＣ再生成部 ３０・６０・９０ エクスクルシブＯＲゲート ４０ サンプル値抽出部 ５０ ＰＲＢＳ生成部 ５５ サンプル値ラッチ部 ７０ 訂正回路 ８０ バッファ １００ デスクランブラー
Claims (4)
- 【請求項１】混化された送信データにサンプル値をラッ
チしてＨＥＣエンコーダを通じて送信すると受信部から
これをＨＥＣデコーダを通じてデコーディングするＤＳ
Ｓ方式を採択した非同期伝送モードにおいて、 前記受信部データをデコーディングさせるデコーダ手段
と、受信されたデータからＣＲＣ値を利用してサンプル
値を抽出するサンプル値抽出手段と、前記デコーダ手段
とサンプル値抽出手段によって抽出されたデータから送
信部から送出した信号を逆混化して元来のデータを復元
するデスクランブラーを包含して構成されたことを特徴
とするＤＳＳ方式におけるサンプル値抽出装置。 - 【請求項２】前記サンプル値抽出手段がセルの初めの４
バイトに対してＣＲＣ値を計算するＣＲＣ再生成手段
と、前記ＣＲＣ再生成手段から生成された値と受信され
たデータのＨＥＣ区間の初めの２ビットを排他的論理和
させてサンプル値を抽出するエクスクルシブＯＲゲート
を包含して構成されたことを特徴とする請求項１記載の
ＤＳＳ方式におけるサンプル値抽出装置。 - 【請求項３】前記デスクランブラーが送信部のＰＲＢＳ
と同一の方式によってＰＲＢＳを生成するＰＲＢＳ生成
部と、前記ＰＲＢＳ生成部から２個のサンプル値をラッ
チするサンプル値ラッチ部と、前記サンプル値ラッチ部
からラッチされたサンプル値と前記サンプル値抽出部か
ら抽出されたサンプルを排他的論理和させるエクスクル
シブＯＲゲートと、前記エクスクルシブＯＲゲートの出
力を訂正してＰＲＢＳ生成部に送出する訂正回路と、前
記ＨＥＣデコーダによって４０ビット遅延されたことを
補完するための４０ビットバッファ、前記ＨＥＣデコー
ダの出力と前記バッファによって遅延されたデータを排
他的論理和させるエクスクルシブＯＲゲートを包含して
構成されたことを特徴とする請求項１記載のＤＳＳ方式
におけるサンプル値抽出装置。 - 【請求項４】混化された送信データにサンプル値をラッ
チしてＨＥＣエンコーダを通じて送信すると受信部から
これをＨＥＣデコーダを通じてデコーディングするＤＳ
Ｓ方式を採択した非同期伝送モードにおいて、 前記受信されたデータがＨＥＣデコーダを経る間にＣＲ
Ｃ再生成回路を通じて初めの４バイトに対して送信部か
ら遂行したＣＲＣ計算を受信部からも同一にもう一度遂
行する段階と、前記４バイト次の１バイト中のサンプル
値が載せている一番目のビットと二番目のビットを排他
的論理和させる段階とからなっていることを特徴とする
ＤＳＳ方式におけるサンプル値抽出方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR97-38630 | 1997-08-13 | ||
| KR1019970038630A KR100231488B1 (ko) | 1997-08-13 | 1997-08-13 | 디에스에스(dss)방식의 샘플값 추출 장치 및 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11168479A true JPH11168479A (ja) | 1999-06-22 |
Family
ID=19517405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10228410A Pending JPH11168479A (ja) | 1997-08-13 | 1998-08-12 | Ｄｓｓ方式におけるサンプル値抽出装置およびその方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6327262B1 (ja) |
| JP (1) | JPH11168479A (ja) |
| KR (1) | KR100231488B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990075515A (ko) * | 1998-03-20 | 1999-10-15 | 김영환 | 에이티엠 셀 경계식별 및 헤더 에러 제어 장치 |
| KR20030048903A (ko) * | 2001-12-13 | 2003-06-25 | 엘지전자 주식회사 | 비동기전송모드 수동광네트워크의 하향 데이터에 대한병렬 분산표본 역혼화 장치 |
| US20030126276A1 (en) * | 2002-01-02 | 2003-07-03 | Kime Gregory C. | Automated content integrity validation for streaming data |
| CN100384118C (zh) * | 2004-11-03 | 2008-04-23 | 上海贝尔阿尔卡特股份有限公司 | 处理通用成帧规程帧的方法和装置 |
| CN101599811B (zh) * | 2008-06-02 | 2011-04-06 | 华为技术有限公司 | 一种数据处理装置,通信设备以及数据处理方法 |
| US10541845B2 (en) * | 2017-09-25 | 2020-01-21 | Kenneth Stuart | Pseudo random multi-carrier method and system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2605641B2 (ja) * | 1994-11-14 | 1997-04-30 | 日本電気株式会社 | 可変ビットレート判別方法及び装置 |
| DE69527935T2 (de) * | 1995-03-06 | 2003-04-30 | Hewlett Packard Co | Gleichtaktfreier ternärer Kode |
| DE19630343B4 (de) * | 1996-07-26 | 2004-08-26 | Telefonaktiebolaget L M Ericsson (Publ) | Verfahren und Paket-Übertragungssystem unter Verwendung einer Fehlerkorrektur von Datenpaketen |
| US6161207A (en) * | 1996-11-15 | 2000-12-12 | Motorola, Inc. | Communications unit and method of communicating having efficient packet acknowledgement |
-
1997
- 1997-08-13 KR KR1019970038630A patent/KR100231488B1/ko not_active IP Right Cessation
-
1998
- 1998-08-11 US US09/132,611 patent/US6327262B1/en not_active Expired - Fee Related
- 1998-08-12 JP JP10228410A patent/JPH11168479A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100231488B1 (ko) | 1999-11-15 |
| KR19990016164A (ko) | 1999-03-05 |
| US6327262B1 (en) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844923A (en) | Fast framing of nude ATM by header error check | |
| EP0609595B1 (en) | Method and apparatus for verifying CRC codes by combination of partial CRC codes | |
| US5321754A (en) | Sequence synchronization | |
| JP3429037B2 (ja) | Ａｔｍセルヘッダにおけるエラー検出および補正方法および装置 | |
| RU2146421C1 (ru) | Дешифрирование повторно переданных данных в системе связи с шифрованием | |
| US7318188B1 (en) | Hardware-efficient CRC generator for high speed communication networks | |
| JPH06276174A (ja) | 分散標本スクランブルシステム | |
| JPH11168479A (ja) | Ｄｓｓ方式におけるサンプル値抽出装置およびその方法 | |
| JPH07177159A (ja) | 一連の異なるエンティティの形で供給される所与のアプリケーション用の情報のａｔｍセルによる伝送方法及びこの方法を実施するための装置 | |
| JPH07123074A (ja) | セルベース並列非同期伝送モード物理層のデスクランブリングのための並列分散標本デスクランブリング回路 | |
| EP0938206B1 (en) | Parallel synchronous header correction machine for ATM | |
| US6831702B1 (en) | Method of and apparatus for identifying a signal transmitting source | |
| US6188438B1 (en) | Method of and apparatus for identifying a signal transmitting source | |
| JP3536799B2 (ja) | フレーム同期回路および同期方法、ならびにそのプログラムを記録した記録媒体 | |
| KR100267277B1 (ko) | 통신시스템의 셀 경계 식별 장치 | |
| KR100268125B1 (ko) | 병렬 순환 여유도 검사(crc) 회로 | |
| Dodds et al. | ATM framing using CRC byte | |
| JP2561791B2 (ja) | Ｆｍ多重放送受信機 | |
| KR970005732B1 (ko) | 비동기전달모드 시스템에서의 순환잉여검사 코드 계산 및 검출장치 | |
| JP3410993B2 (ja) | 誤り訂正装置 | |
| KR960007677B1 (ko) | 5바이트 신드롬 생성기를 이용한 비동기 전달 모드 셀 경계 식별 장치 | |
| KR19990054261A (ko) | 비동기전송모드에서의 헤더 에러 체크 디코딩방법 | |
| KR19990075515A (ko) | 에이티엠 셀 경계식별 및 헤더 에러 제어 장치 | |
| JPH08125667A (ja) | Ａｔｍセル同期方式および回路 | |
| KR100198453B1 (ko) | Atm 셀 처리를 위한 헤더오류정정 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040119 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040430 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080115 |