KR100231488B1 - 디에스에스(dss)방식의 샘플값 추출 장치 및 방법 - Google Patents

디에스에스(dss)방식의 샘플값 추출 장치 및 방법 Download PDF

Info

Publication number
KR100231488B1
KR100231488B1 KR1019970038630A KR19970038630A KR100231488B1 KR 100231488 B1 KR100231488 B1 KR 100231488B1 KR 1019970038630 A KR1019970038630 A KR 1019970038630A KR 19970038630 A KR19970038630 A KR 19970038630A KR 100231488 B1 KR100231488 B1 KR 100231488B1
Authority
KR
South Korea
Prior art keywords
crc
output
value
data
sample value
Prior art date
Application number
KR1019970038630A
Other languages
English (en)
Other versions
KR19990016164A (ko
Inventor
정헌주
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970038630A priority Critical patent/KR100231488B1/ko
Priority to US09/132,611 priority patent/US6327262B1/en
Priority to JP10228410A priority patent/JPH11168479A/ja
Publication of KR19990016164A publication Critical patent/KR19990016164A/ko
Application granted granted Critical
Publication of KR100231488B1 publication Critical patent/KR100231488B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647—Cell loss
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5673—Coding or scrambling

Abstract

본 발명은 수신영역의 수신단 디스크램블러 동기를 송신 영역의 송신부 스크램블러에 맞추기 위하여 송신부에서 보내온 샘플값을 이용하여 수신단의 디스크램블러의 동기를 맞추어 나갈 때 샘플값을 추출할 수 있도록 한 디에스에스(DSS)방식의 샘플값 추출 장치및 방법에 관한 것으로, DSS방식의 샘플값 추출 방법은 수신된 데이타가 HEC디코더를 거치는 동안 CRC재생성회로를 통하여 처음 4바이트에 대하여 송신단에서 행한 CRC계산을 수신단에서도 똑같이 한번 더 수행하고 그 다음의 1바이트중 샘플값이 실려있는 첫번째 비트와 두번째 비트를 배타적 논리합시키도록 한 것이다.

Description

디에스에스(DSS)방식의 샘플값 추출 장치및 방법
본 발명은 ATM(비동기 전송 모드)에 관한 것으로, 특히 수신영역의 수신단디스크램블러 동기를 송신 영역의 송신부 스크램블러에 맞추기 위하여 송신부에서 보내온 샘플값을 이용하여 수신단의 디스크램블러의 동기를 맞추어 나갈 때 샘플값을 추출할 수 있도록 한 DSS(Distributed Sample Scramble)방식의 샘플값 추출 장치및 방법에 관한 것이다.
일반적으로 셀 전송기반으로 하는 ATM의 물리층(Physical layer)에서는 데이타를 스크램블링하기 위해 DSS방식을 채택하고 있다.
종래 제1도는 송신단의 출력데이타이고, 제2도는 송신단에서 출력된 값들과 익스크루시브 오아되어 나온 스크램블링된 데이타를 나타낸 것으로, 이와 같이 스크램블링된 수신데이타에는 송신단에서 보내온 샘플값이 들어있으나 이 값을 추출해 내기 위한 어떠한 방법도 제시되어 있지 않은 실정이다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로, 스크램블링된 수신데이타에 포함되어 있는 송신단의 샘플값을 추출해 내는 DSS방식의 샘플값 추출 장치및 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명 DSS방식의 샘플값 추출장치는, 수신단 데이타를 디코딩시키는 디코더수단과, 상기 디코더 수단에 연결되어 셀의 처음 4바이트에 대하여 CRC값을 계산하고 이 값을 수신된 데이타의 HEC구간 처음 2비트와 배타적 논리합시켜 샘플값을 추출해 내는 CRC재생성수단과, 상기 CRC재생성수단에서 추출된 값을 정정하여 PRBS(Pseudo Random Binary Sequence)를 생성하는 PRBS생성수단과, 상기 PRBS생성수단에서 생성된 값과 HEC디코더수단으로 수신된 데이타를 혼합하여 출력하는 데이타 혼합출력수단을 포함하여 구성함을 특징으로 한다.
이와 같은 목적을 달성하기 위한 본 발명 DSS방식의 샘플값 추출 방법은 수신된 데이타가 HEC디코더를 거치는 동안 CRC재생성회로를 통하여 처음 4바이트에 대하여 송신단에서 행한 CRC계산을 수신단에서도 똑같이 한번 더 수행하고 그 다음의 1바이트중 샘플값이 실려있는 첫번째 비트와 두번째 비트를 익스크루시브 오아시키도록 한 것에 그 특징이 있다.
제1도와 제2도는 종래 송신단에서 보낸 샘플값을 나타낸 도면
제3도는 본 발명의 수신부 구성도
제4도는 제3도의 CRC 재발생부의 일 실시예시도
* 도면의 주요부분에 대한 부호의 설명
10 : HEC디코더 20 : CRC재생성부
30 : PRBS부 40 : 디스크램블러
A1 : 앤드게이트
EX, EX1-EX3 : 익스크루시브 오아게이트
M1 : 먹스
이하, 본 발명의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.
제3도는 본 발명의 블록도로, 수신단 데이타를 디코딩시키는 HEC디코더(10)와, 상기 HEC디코더(10)에 연결되어 셀의 처음 4바이트에 대하여 CRC값을 계산하고 이 값을 수신된 데이타의 HEC구간 처음 2비트와 익스크루시브 오아시켜 샘플값을 추출해 내는 CRC재생성부(20)와, 상기 CRC재생성부(20)에서 추출된 값을 정정하여 PRBS를 생성하는 PRBS생성부(30)와, 상기 PRBS생성부(30)에서 생성된 값과 HEC디코더(10)로 수신된 데이타를 혼합하여 데이타를 출력하는 디스크램블러(40)로 구성된다.
제4도는 상기 CRC재생성부(20)의 일실시예를 나타낸 구성도로, 입력되는 두 신호를 논리곱시키는 앤드게이트(A1)와, 상기 앤드게이트(A1)의 출력과 레지스터(R0)의 출력을 배타적 논리합시키는 익스쿠르시브 오아게이트(EX1)와, 상기 앤드게이트(A1)의 출력과 레지스터(R1)의 출력을 배타적 논리합시키는 익스쿠르시브 오아게이트(EX2)와, 상기 익스쿠르시브 오아게이트(EX2)의 출력을 순차적으로 일시 저장하여 익스크루시브 오아게이트(EX3)와 먹스(M1)로 출력시키는 저장수단인 다수의 레지스터(R2~R7)와, 상기 레지스터(R7)의 출력과 HEC디코더(10)에 수신된 데이타를 멀티플렉싱시켜 PRBS생성부(30)로 출력시키는 먹스(M1)로 구성된 것이다.
이와 같이 구성된 본 발명은 수신단을 통하여 수신된 데이타가 HEC디코더(10)를 거치는 동안 CRC재생성부(20)를 통하여 처음 4바이트에 대하여 송신단에서 행한 CRC계산을 수신단에서도 똑같이 한번 더 수행한다.
그리고 그 다음의 1바이트중 샘플값이 실려있는 첫번째 비트와 두번째 비트를 익스크루시브 오아게이트(EX)를 통하여 배타적 논리합시킴으로써 정확한 샘플값을 추출해 낼 수 있다.
즉, 송신측에서는 HEC영역을 제외한 셀 전체에 PRBS의 수열이 한 비트씩 2진 연산으로 더해지며, DSS 방식의 스크램블러의 특성다항식은 X31+X28+1 이고, 스크램블링된 헤더의 첫 32비트에 대해서 CRC를 계산하여 각 셀의 CRC영역에 배타적 논리 합한다.
HEC영역의 첫 비트에는 현재 셀 페이로드(Cell Payload)보다 211비트전에 취해진 PRBS수열값(Ut-211)을 더하고 두번째 비트에는 현재의 PRBS수열값을 더한다.
수신측에서는 셀의 처음 4바이트에 대하여 CRC재생성부(20)를 통하여 CRC값을 계산하고 이 값을 수신된 데이타의 HEC구간 처음 2비트와 배타적 논리합시켜 줌으로써 전달된 샘플값을 추출해 낼 수 있는 것이다.
수신측 PRBS생성부(30)는 송신측 PRBS생성부와 똑같은 방식으로 샘플을 만들어 내서 이 값들을 전달된 샘플값과 비교한다.
이 비교값이 서로 다를 경우에는 다음 샘플값이 취해지기 전에 정정하면 디스크램블을 동기시킬 수 있다.
디스크램블러가 스크램블러와 동기가 완전히 이루어진 후에는 데이타와 수신영역 PRBS생성부(30)의 데이타가 배타 논리합됨으로써 디스크램블링이 정상적으로 이루어진다.
제3도의 CRC재생성부(20)의 동작은 셀 헤더의 첫번째 4바이트에 대한 CRC값을 계산하는 동작으로써 생성다항식은 X8+X2+X+1 이다.
처음 4바이트 즉, 32비트일 때 C는 0으로서 먹스(M1)의 출력으로 그대로 나오는 동시에 8개의 레지스터(R0~R7)입력으로도 들어간다.
이때, C는 하이레벨로서 앤드게이트(A1)가 게이트 역할을 하고 입력이 그대로 들어간다.
그러나 33비트 이후 8비트는 C가 로우레벨로 됨으로써 레지스터의 입력이 들어가지 않은 상태에서 레지스터 내부값이 8비트동안 먹스(M1)출력으로 나온다.
이상에서 설명한 바와 같은 본 발명은 DSS방식에 있어서, 수신된 데이타가 HEC디코더(10)를 거치는 동안 CRC재생성회로(20)를 통하여 처음 4바이트에 대하여 송신단에서 행한 CRC계산을 수신단에서도 똑같이 한번 더 수행하고 그 다음의 1바이트중 샘플값이 실려있는 첫번째 비트와 두번째 비트를 배타적 논리합시킴으로써 수신되는 데이타의 샘플값을 용이하게 추출할 수 있는 효과가 있다.

Claims (5)

  1. 수신단 데이타를 디코딩시키는 디코더수단과, 상기 디코더 수단에 연결되어 셀의 처음 4바이트에 대하여 CRC값을 계산하고 이 값을 수신된 데이타의 HEC구간 처음 2비트와 배타적 논리합시켜 샘플값을 추출해 내는 CRC재생성수단과, 상기 CRC재생성수단에서 추출된 값을 정정하여 PRBS를 생성하는 PRBS생성수단과, 상기 PRBS생성수단에서 생성된 값과 상기 디코더수단으로 수신된 데이타를 혼합하여 출력하는 데이타 혼합출력수단을 포함하여 구성된 것을 특징으로 하는 디에스에스(DSS)방식의 샘플값 추출 장치.
  2. 제1항에 있어서, 상기 CRC재생성수단이, 입력되는 신호를 논리곱시키는 논리게이트와, 상기 논리게이트의 출력과 첫번째 레지스터의 출력을 배타적 논리합시키는 제1익스쿠르시브 오아게이트와, 상기 논리게이트의 출력과 두번째 레지스터의 출력을 배타적 논리합시키는 제2익스쿠르시브 오아게이트와, 상기 제2익스쿠르시브 오아게이트의 출력을 순차적으로 일시 저장하여, 출력이 상기 논리게이트로 보내지는 제3익스크루시브 오아게이트와 먹스로, 출력시키는 저장수단과, 상기 저장수단의 마지막 부분의 출력과 상기 디코더수단에 수신된 데이타를 멀티플렉싱시키는 먹스를 포함하여 구성된 것을 특징으로 하는 디에스에스(DSS)방식의 샘플값 추출 장치.
  3. 제2항에 있어서, 상기 논리게이트가, 앤드게이트인 것을 특징으로 하는 디에스에스(DSS)방식의 샘플값 추출 장치.
  4. 제2항에 있어서, 상기 저장수단이, 입력되는 데이타를 순차적으로 일시저장하는 다수의 레지스터로 구성된 것을 특징으로 하는 디에스에스(DSS)방식의 샘플값 추출 장치.
  5. DSS 방식을 채택하는 비동기 전송 모드에 있어서, 수신된 데이타가 HEC디코더를 거치는 동안 CRC재생성회로를 통하여 처음 4바이트에 대하여 송신단에서 행한 CRC계산을 수신단에서도 똑같이 한번 더 수행하고 그 다음의 1바이트중 샘플값이 실려있는 첫번째 비트와 두번째 비트를 배타적 논리합시키는 것을 특징으로 디에스에스(DSS)방식의 샘플값 추출 방법.
KR1019970038630A 1997-08-13 1997-08-13 디에스에스(dss)방식의 샘플값 추출 장치 및 방법 KR100231488B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970038630A KR100231488B1 (ko) 1997-08-13 1997-08-13 디에스에스(dss)방식의 샘플값 추출 장치 및 방법
US09/132,611 US6327262B1 (en) 1997-08-13 1998-08-11 Sample value extraction apparatus in DSS system
JP10228410A JPH11168479A (ja) 1997-08-13 1998-08-12 Ｄｓｓ方式におけるサンプル値抽出装置およびその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038630A KR100231488B1 (ko) 1997-08-13 1997-08-13 디에스에스(dss)방식의 샘플값 추출 장치 및 방법

Publications (2)

Publication Number Publication Date
KR19990016164A KR19990016164A (ko) 1999-03-05
KR100231488B1 true KR100231488B1 (ko) 1999-11-15

Family

ID=19517405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038630A KR100231488B1 (ko) 1997-08-13 1997-08-13 디에스에스(dss)방식의 샘플값 추출 장치 및 방법

Country Status (3)

Country Link
US (1) US6327262B1 (ko)
JP (1) JPH11168479A (ko)
KR (1) KR100231488B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075515A (ko) * 1998-03-20 1999-10-15 김영환 에이티엠 셀 경계식별 및 헤더 에러 제어 장치
KR20030048903A (ko) * 2001-12-13 2003-06-25 엘지전자 주식회사 비동기전송모드 수동광네트워크의 하향 데이터에 대한병렬 분산표본 역혼화 장치
US20030126276A1 (en) * 2002-01-02 2003-07-03 Kime Gregory C. Automated content integrity validation for streaming data
CN100384118C (zh) * 2004-11-03 2008-04-23 上海贝尔阿尔卡特股份有限公司 处理通用成帧规程帧的方法和装置
CN101599811B (zh) * 2008-06-02 2011-04-06 华为技术有限公司 一种数据处理装置,通信设备以及数据处理方法
US10541845B2 (en) * 2017-09-25 2020-01-21 Kenneth Stuart Pseudo random multi-carrier method and system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605641B2 (ja) * 1994-11-14 1997-04-30 日本電気株式会社 可変ビットレート判別方法及び装置
DE69527935T2 (de) * 1995-03-06 2003-04-30 Hewlett Packard Co Gleichtaktfreier ternärer Kode
DE19630343B4 (de) * 1996-07-26 2004-08-26 Telefonaktiebolaget L M Ericsson (Publ) Verfahren und Paket-Übertragungssystem unter Verwendung einer Fehlerkorrektur von Datenpaketen
US6161207A (en) * 1996-11-15 2000-12-12 Motorola, Inc. Communications unit and method of communicating having efficient packet acknowledgement

Also Published As

Publication number Publication date
US6327262B1 (en) 2001-12-04
KR19990016164A (ko) 1999-03-05
JPH11168479A (ja) 1999-06-22

Similar Documents

Publication Publication Date Title
US5844923A (en) Fast framing of nude ATM by header error check
US5163092A (en) Parallel scrambler used in sonet data transmission
GB2426674A (en) 64b/66b coding with scrambling of the master transition
US6263443B1 (en) Simplified data link protocol processor
US5703882A (en) Cyclic line coding apparatus for error detection and frame recovery
KR100231488B1 (ko) 디에스에스(dss)방식의 샘플값 추출 장치 및 방법
US5784462A (en) Digital signal receiver capable of receiving data encrypted and transmitted in online processing
US5185799A (en) Parallel scrambler used in SONET data transmission
US7370263B1 (en) Hardware efficient CRC generator for high speed communication networks
US5333197A (en) System to prevent a scrambler from generating undesired symbols
US7286669B2 (en) Circuits for scrambling and descrambling packets of various lengths, and methods of doing the same
JP3126865B2 (ja) セルベース並列非同期伝送モード物理層のデスクランブリングのための並列分散標本デスクランブリング回路
KR100411586B1 (ko) 전송 스트림 데이터의 디스크램블 처리 장치 및 그 방법
US6188438B1 (en) Method of and apparatus for identifying a signal transmitting source
US6425080B1 (en) Asynchronous Transfer Mode (ATM) cell descrambling circuit
JPH05219488A (ja) 映像信号送信装置及び映像信号受信装置
JP3073856B2 (ja) Ａｔｍセル処理装置
US5784013A (en) Circuit for removing energy dispersal in a data transmission
KR100293385B1 (ko) 비동기전송모드에서의 예상값을 이용한 표본값 추출장치
US8031695B2 (en) HDLC encoding and decoding techniques
JP2619019B2 (ja) 衛星放送受信装置
KR19990054261A (ko) 비동기전송모드에서의 헤더 에러 체크 디코딩방법
JPH1013406A (ja) ディジタル秘話装置
JP2603498B2 (ja) ディジタル多重無線装置
JPH088881A (ja) スクランブラ及びデスクランブラ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080825

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee