JP2580561B2 - ホワイトバランス回路 - Google Patents
ホワイトバランス回路Info
- Publication number
- JP2580561B2 JP2580561B2 JP60265427A JP26542785A JP2580561B2 JP 2580561 B2 JP2580561 B2 JP 2580561B2 JP 60265427 A JP60265427 A JP 60265427A JP 26542785 A JP26542785 A JP 26542785A JP 2580561 B2 JP2580561 B2 JP 2580561B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- primary color
- circuits
- comparison
- color signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばビデオカメラ等に用いて好適なホ
ワイトバランス回路に関する。
ワイトバランス回路に関する。
この発明は、2原色信号の夫々のレベルをピークホー
ルドし、その出力を比較して制御器を介して2原色信号
の少なくとも一方の利得を制御するようにしたホワイト
バランス回路において、制御器と比較回路の間にラッチ
回路を設けることにより、ピークホールド回路のホール
ド特性(リーク特性)への要求を緩和するようにしたも
のである。
ルドし、その出力を比較して制御器を介して2原色信号
の少なくとも一方の利得を制御するようにしたホワイト
バランス回路において、制御器と比較回路の間にラッチ
回路を設けることにより、ピークホールド回路のホール
ド特性(リーク特性)への要求を緩和するようにしたも
のである。
ビデオカメラのホワイトバランスを取る方法として、
白い被写体を写してその時色差信号が零になるように原
色信号R,G,B各チャンネルのホワイトバランス増幅器の
利得を設定し、その値をディジタルメモリに記憶してお
く方法があり、第2図はその一例である。
白い被写体を写してその時色差信号が零になるように原
色信号R,G,B各チャンネルのホワイトバランス増幅器の
利得を設定し、その値をディジタルメモリに記憶してお
く方法があり、第2図はその一例である。
すなわち、第2図において、(1)はビデオカメラで
あって、このビデオカメラ(1)からの各原色信号R,G,
Bはホワイトバランス増幅器(3)〜(5)に供給され
て増幅された後ゲート回路(6)〜(8)を介して夫々
ピークホールド回路(9)〜(11)に供給される。ま
た、増幅器(3)〜(5)からの原色信号R,G,Bは信号
処理回路(2)に供給されて信号処理され、これより輝
度信号Y、色差信号R−Y,B−Yが得られ、これを図示
せずもエンコーダを通すことにより標準のテレビジョン
信号が取り出される。ゲート回路(6)〜(8)は画面
全体を白にしなくても動作するように画面の中心部のみ
のデータをピークホールド回路(9)〜(11)に供給す
るために挿入されており、端子(12)からの画面の中心
部の或る部分に対応して発生されるゲートパルスにより
そのゲートを開く。
あって、このビデオカメラ(1)からの各原色信号R,G,
Bはホワイトバランス増幅器(3)〜(5)に供給され
て増幅された後ゲート回路(6)〜(8)を介して夫々
ピークホールド回路(9)〜(11)に供給される。ま
た、増幅器(3)〜(5)からの原色信号R,G,Bは信号
処理回路(2)に供給されて信号処理され、これより輝
度信号Y、色差信号R−Y,B−Yが得られ、これを図示
せずもエンコーダを通すことにより標準のテレビジョン
信号が取り出される。ゲート回路(6)〜(8)は画面
全体を白にしなくても動作するように画面の中心部のみ
のデータをピークホールド回路(9)〜(11)に供給す
るために挿入されており、端子(12)からの画面の中心
部の或る部分に対応して発生されるゲートパルスにより
そのゲートを開く。
ピークホールド回路(9),(10)の各出力は比較回
路(13)で比較され、ピークホールド回路(10),(1
1)の各出力は比較回路(14)で比較され、ピークホー
ルド回路(10)の出力のレベルに対してピークホールド
回路(9),(11)の出力レベルが大きいか小さいかに
応じて各出力側に夫々“1"または“0"の出力信号が得ら
れる。これ等の出力信号は少なくとも(15),(16)を
介して制御器(17)に供給される。スイッチ(15),
(16)は制御器(17)により制御され、垂直ブランキン
グ中閉成して比較回路(13),(14)の各出力を制御器
(17)に取り込む。制御器(17)に取り込まれたディジ
タル信号はD/A変換器(18),(19)でアナログ信号に
変換され、この変換されたアナログ信号により夫々増幅
器(3),(5)の利得が制御される。つまり、縁の原
色信号のレベルに対して赤、青の原色信号のレベルが同
一となるように制御される。そして制御器(17)よりD/
A変換器(18),(19)への最終の操作情報がメモリ(2
0)に記憶される。
路(13)で比較され、ピークホールド回路(10),(1
1)の各出力は比較回路(14)で比較され、ピークホー
ルド回路(10)の出力のレベルに対してピークホールド
回路(9),(11)の出力レベルが大きいか小さいかに
応じて各出力側に夫々“1"または“0"の出力信号が得ら
れる。これ等の出力信号は少なくとも(15),(16)を
介して制御器(17)に供給される。スイッチ(15),
(16)は制御器(17)により制御され、垂直ブランキン
グ中閉成して比較回路(13),(14)の各出力を制御器
(17)に取り込む。制御器(17)に取り込まれたディジ
タル信号はD/A変換器(18),(19)でアナログ信号に
変換され、この変換されたアナログ信号により夫々増幅
器(3),(5)の利得が制御される。つまり、縁の原
色信号のレベルに対して赤、青の原色信号のレベルが同
一となるように制御される。そして制御器(17)よりD/
A変換器(18),(19)への最終の操作情報がメモリ(2
0)に記憶される。
ところで、ホワイトバランス回路は、画面の中間でホ
ワイトバランスの利得が変化すると不自然なので制御器
(17)による増幅器(3),(5)の利得の制御等は垂
直ブランキング中に行うのが一般的である。そのため、
ピークホールド回路(9)〜(11)は画面中間付近のデ
ータをブランキング時まで正確にホールドする必要があ
り、リークに対してきびしい要求がある。
ワイトバランスの利得が変化すると不自然なので制御器
(17)による増幅器(3),(5)の利得の制御等は垂
直ブランキング中に行うのが一般的である。そのため、
ピークホールド回路(9)〜(11)は画面中間付近のデ
ータをブランキング時まで正確にホールドする必要があ
り、リークに対してきびしい要求がある。
ところが第2図の如き従来回路の場合、ピークホール
ド回路(9)〜(11)が画面中間付近のデータをブラン
キング時まで正確にホールドすることが困難で、ホール
ドしているレベルが徐々に変化し、ホールド特性が劣化
して正確なホワイトバランスがとれない等の不都合があ
った。
ド回路(9)〜(11)が画面中間付近のデータをブラン
キング時まで正確にホールドすることが困難で、ホール
ドしているレベルが徐々に変化し、ホールド特性が劣化
して正確なホワイトバランスがとれない等の不都合があ
った。
この発明は斯る点に鑑みてなされたもので、ピークホ
ールド回路のホールド特性(リーク特性)への要求を緩
和して正確なホワイトバランスをとることができるホワ
イトバランス回路を提供するものである。
ールド回路のホールド特性(リーク特性)への要求を緩
和して正確なホワイトバランスをとることができるホワ
イトバランス回路を提供するものである。
この発明によるホワイトバランス回路は、2原色信号
R,G又はG,Bの夫々のレベルをゲート回路(6)と(7)
又は(1)と(8)を通してピークホールド回路(9)
と(10)又は(10)と(11)でピークホールドし、これ
等のピークホールド回路の出力を比較回路(13)または
(14)で比較し、制御器(17)を介して上記2原色信号
の少なくとも一方の利得を制御すると共に上記制御器と
上記比較回路の間にラッチ回路(21)または(22)を設
けるように構成している。
R,G又はG,Bの夫々のレベルをゲート回路(6)と(7)
又は(1)と(8)を通してピークホールド回路(9)
と(10)又は(10)と(11)でピークホールドし、これ
等のピークホールド回路の出力を比較回路(13)または
(14)で比較し、制御器(17)を介して上記2原色信号
の少なくとも一方の利得を制御すると共に上記制御器と
上記比較回路の間にラッチ回路(21)または(22)を設
けるように構成している。
ホワイトバランス増幅器(3)と(4)または(4)
と(5)からの2原色信号R,G又はG,Bをゲート回路
(6)と(7)または(7)と(8)を通してピークホ
ークド回路(9)と(10)又は(10)と(11)でピーク
ホールドする。そして、ピークホールド回路の各出力を
比較回路(13)または(14)で比較し、その比較出力を
ゲート回路に供給されるゲートパルスによって制御され
るラッチ回路(21)または(22)でラッチし、しかる後
制御器(17)を介して増幅器(3)または(5)に帰還
して各原色信号のレベルが同じになるように各原色信号
の利得を制御する。この結果、ラッチ回路の介在によ
り、ピークホールド回路のホールド特性(リーク特性)
への要求が緩和され、設計や素子の選択の自由度が増え
る。
と(5)からの2原色信号R,G又はG,Bをゲート回路
(6)と(7)または(7)と(8)を通してピークホ
ークド回路(9)と(10)又は(10)と(11)でピーク
ホールドする。そして、ピークホールド回路の各出力を
比較回路(13)または(14)で比較し、その比較出力を
ゲート回路に供給されるゲートパルスによって制御され
るラッチ回路(21)または(22)でラッチし、しかる後
制御器(17)を介して増幅器(3)または(5)に帰還
して各原色信号のレベルが同じになるように各原色信号
の利得を制御する。この結果、ラッチ回路の介在によ
り、ピークホールド回路のホールド特性(リーク特性)
への要求が緩和され、設計や素子の選択の自由度が増え
る。
以下、この発明の一実施例を第1図に基づいて詳しく
説明する。同図において、第2図と対応する部分には同
一符号を付し、その詳細説明は省略する。
説明する。同図において、第2図と対応する部分には同
一符号を付し、その詳細説明は省略する。
本実施例では比較回路(13),(14)と制御器(17)
との間に夫々ラッチ回路(21),(22)を設け、これ等
のラッチ回路(21),(22)は端子(12)からのゲート
パルスにより制御される。すなわちラッチ回路(21),
(22)はゲートパルスがオンのとき、つまりゲート回路
(6)〜(8)からピークホールド回路(9)〜(11)
に信号が供給されるときは比較回路(13),(14)の出
力をそのまゝ制御器(17)に送り、ゲートパルスがオフ
のとき、つまりゲート回路(6)〜(8)からピークホ
ールド回路(9)〜(11)に信号が供給されないときは
ラッチ動作に入り、ゲートパルスがオフになる直前のデ
ータをホールドするようにする。
との間に夫々ラッチ回路(21),(22)を設け、これ等
のラッチ回路(21),(22)は端子(12)からのゲート
パルスにより制御される。すなわちラッチ回路(21),
(22)はゲートパルスがオンのとき、つまりゲート回路
(6)〜(8)からピークホールド回路(9)〜(11)
に信号が供給されるときは比較回路(13),(14)の出
力をそのまゝ制御器(17)に送り、ゲートパルスがオフ
のとき、つまりゲート回路(6)〜(8)からピークホ
ールド回路(9)〜(11)に信号が供給されないときは
ラッチ動作に入り、ゲートパルスがオフになる直前のデ
ータをホールドするようにする。
斯る構成により、ピークホールド回路(9)〜(11)
のホールド特性への要求はゲート回路(6)〜(8)が
ゲートを開いている時間のみでよく、第2図のゲート回
路(6)〜(8)がゲートを開いてからブランキング時
間までのホールド特性が必要なのと比べると、ピークホ
ールド回路(9)〜(11)に対するホールド特性(リー
ク特性)はかなり緩和されることがわかる。これにより
回路設計が楽になり、設計や素子の選択の自由度が増
え、例えばピークホールド回路(9)〜(11)に使用さ
れているコンデンサの値を小さくできるのでピークホー
ルド回路の立上り特性が良くなる。
のホールド特性への要求はゲート回路(6)〜(8)が
ゲートを開いている時間のみでよく、第2図のゲート回
路(6)〜(8)がゲートを開いてからブランキング時
間までのホールド特性が必要なのと比べると、ピークホ
ールド回路(9)〜(11)に対するホールド特性(リー
ク特性)はかなり緩和されることがわかる。これにより
回路設計が楽になり、設計や素子の選択の自由度が増
え、例えばピークホールド回路(9)〜(11)に使用さ
れているコンデンサの値を小さくできるのでピークホー
ルド回路の立上り特性が良くなる。
上述の如くこの発明によれば、比較回路と制御器の間
にラッチ回路を設け、このラッチ回路を比較回路の前に
あるピークホールド回路用のゲート回路に印加されるゲ
ートパルスで制御するようにしたので、ピークホールド
回路のホールド特性への要求はゲート回路がオンしてい
る時間のみでよくなり、もっとピークホールド回路のホ
ールド特性(リーク特性)への要求が緩和され、設計や
素子の選択の自由度が増えると共に正確なホワイトバラ
ンスをとることができる。
にラッチ回路を設け、このラッチ回路を比較回路の前に
あるピークホールド回路用のゲート回路に印加されるゲ
ートパルスで制御するようにしたので、ピークホールド
回路のホールド特性への要求はゲート回路がオンしてい
る時間のみでよくなり、もっとピークホールド回路のホ
ールド特性(リーク特性)への要求が緩和され、設計や
素子の選択の自由度が増えると共に正確なホワイトバラ
ンスをとることができる。
第1図はこの発明の一実施例を示すブロック図、第2図
は従来回路の一例を示すブロック図である。 (1)はビデオカメラ、(3)〜(5)はホワイトバラ
ンス増幅器、(6)〜(8)はゲート回路、(9)〜
(11)はピークホールド回路、(13),(14)は比較回
路、(17)は制御器、(18),(19)はD/A変換器、(2
0)はメモリである。
は従来回路の一例を示すブロック図である。 (1)はビデオカメラ、(3)〜(5)はホワイトバラ
ンス増幅器、(6)〜(8)はゲート回路、(9)〜
(11)はピークホールド回路、(13),(14)は比較回
路、(17)は制御器、(18),(19)はD/A変換器、(2
0)はメモリである。
Claims (1)
- 【請求項1】撮像して得た第1,第2,第3の原色信号を、
それぞれ特定の撮像領域内にある被写体を撮像したとき
に供給される原色信号を通過させるゲート回路を介して
ピークホールド回路に供給し、 該それぞれのピークホールド回路が出力する第1の原色
信号と第2の原色信号とを第1の比較回路で比較すると
共に、第2の原色信号と第3の原色信号とを第2の比較
回路で比較し、 上記第1の比較回路の比較出力と上記第2の比較回路の
比較出力とを、それぞれ上記ゲート回路が閉状態のとき
ラッチさせるラッチ回路に供給し、 該それぞれのラッチ回路の出力を垂直ブランキング期間
閉成するスイッチを介して制御器に供給し、 該制御器で上記第1及び第2の比較回路の比較出力が所
定状態になるように、上記第1及び第3の原色信号の利
得制御を行うようにしたことを特徴とするホワイトバラ
ンス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60265427A JP2580561B2 (ja) | 1985-11-26 | 1985-11-26 | ホワイトバランス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60265427A JP2580561B2 (ja) | 1985-11-26 | 1985-11-26 | ホワイトバランス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62125788A JPS62125788A (ja) | 1987-06-08 |
JP2580561B2 true JP2580561B2 (ja) | 1997-02-12 |
Family
ID=17417004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60265427A Expired - Fee Related JP2580561B2 (ja) | 1985-11-26 | 1985-11-26 | ホワイトバランス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2580561B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5396626A (en) * | 1977-02-03 | 1978-08-24 | Sony Corp | Control circuit for white balance |
JPS56104593A (en) * | 1980-01-23 | 1981-08-20 | Matsushita Electric Ind Co Ltd | Automatic color balance device |
JPS59214312A (ja) * | 1983-05-20 | 1984-12-04 | Hitachi Ltd | 自動利得調整回路 |
JPS60189391A (ja) * | 1984-03-08 | 1985-09-26 | Seiko Epson Corp | ビデオカメラ |
-
1985
- 1985-11-26 JP JP60265427A patent/JP2580561B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS62125788A (ja) | 1987-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5644359A (en) | Image input apparatus having a white balance correction means and a method of inputting an image using the image input apparatus | |
US4901152A (en) | Image pickup apparatus | |
US3627911A (en) | White balance control system | |
JPH11136696A (ja) | 色信号処理回路およびその方法とカメラ装置 | |
US5633677A (en) | Television camera apparatus | |
JP2580561B2 (ja) | ホワイトバランス回路 | |
US5040054A (en) | Circuit apparatus for automatic correction of TV color balance | |
US5272521A (en) | White balance control based upon negative or positive mode selection | |
JP3327614B2 (ja) | 撮像装置 | |
USRE28774E (en) | White balance control system | |
JPH03274884A (ja) | ホワイトバランス制御回路 | |
JPS6322765Y2 (ja) | ||
US5311322A (en) | Video camera with negative-positive reversal function | |
JP3114878B2 (ja) | 撮像装置 | |
JPH0544230B2 (ja) | ||
JPS60246193A (ja) | カラ−ビデオカメラの高輝度補正装置 | |
JP3101392B2 (ja) | 電子スチルカメラ | |
JP3733641B2 (ja) | 色信号処理回路 | |
JPH074019B2 (ja) | 自動白バランス調整方法及び装置 | |
JP2618297B2 (ja) | ホワイトバランス回路の色温度範囲検出方法 | |
JP2876440B2 (ja) | ビデオカメラのホワイトバランス回路 | |
JP3135380B2 (ja) | 撮像装置 | |
JP2660598B2 (ja) | 撮像装置 | |
JPH084344B2 (ja) | オ−トホワイトバランス回路 | |
JPS60125094A (ja) | カラ−画像再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |