JP2575223B2 - ワンチツプマイクロコンピユータ - Google Patents
ワンチツプマイクロコンピユータInfo
- Publication number
- JP2575223B2 JP2575223B2 JP2055610A JP5561090A JP2575223B2 JP 2575223 B2 JP2575223 B2 JP 2575223B2 JP 2055610 A JP2055610 A JP 2055610A JP 5561090 A JP5561090 A JP 5561090A JP 2575223 B2 JP2575223 B2 JP 2575223B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- rom
- mode
- output
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Storage Device Security (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ワンチツプマイクロコンピユータに内蔵
されるROMデータの機密保持に関するものである。
されるROMデータの機密保持に関するものである。
第２図は従来のワンチツプマイクロコンピユータのテ
スト用モードの選択回路のブロツク図である。図におい
て、（１）はテスト端子で、（２），（３），（４）の
インバータを通ることにより、テスト端子（１）の入力
が“1"か“0"かでプロセツサモードとシングルチツプモ
ードの選択がおこなえる。シングルチツプモードとは、
ワンチツプマイクロコンピユータ内蔵のROMをプログラ
ムに従つて動作する状態をいう。また、プロセツサモー
ドとは、外付けしたROMとのアクセスが可能なように、
アドレス信号を出力し、ROMデータを入力するようにワ
ンチツプマイクロコンピユータが動作する状態をいう。
スト用モードの選択回路のブロツク図である。図におい
て、（１）はテスト端子で、（２），（３），（４）の
インバータを通ることにより、テスト端子（１）の入力
が“1"か“0"かでプロセツサモードとシングルチツプモ
ードの選択がおこなえる。シングルチツプモードとは、
ワンチツプマイクロコンピユータ内蔵のROMをプログラ
ムに従つて動作する状態をいう。また、プロセツサモー
ドとは、外付けしたROMとのアクセスが可能なように、
アドレス信号を出力し、ROMデータを入力するようにワ
ンチツプマイクロコンピユータが動作する状態をいう。
従来のマイクロコンピユータのテスト用モード選択回
路は以上のように構成されていたので、ROMの内容をプ
ラグラム以外のデータとしての利用が可能なマイクロコ
ンピユータにおいては、誰でもプロセツサモードにする
ことにより、ROMの内容を容易に読み出すことが可能で
あつた。
路は以上のように構成されていたので、ROMの内容をプ
ラグラム以外のデータとしての利用が可能なマイクロコ
ンピユータにおいては、誰でもプロセツサモードにする
ことにより、ROMの内容を容易に読み出すことが可能で
あつた。
この発明は上記のような問題点を解消するためになさ
れたもので、ROMのデータを作成した者以外には、マイ
クロコンピユータをプロセツサモードとして使用するこ
とができない。マイクロコンピユータを得ることを目的
とする。
れたもので、ROMのデータを作成した者以外には、マイ
クロコンピユータをプロセツサモードとして使用するこ
とができない。マイクロコンピユータを得ることを目的
とする。
この発明に係るワンチツプマイクロコンピユータは、
リセツト解除後のスタート番地を示すリセツトベクタと
同じデータがリセツト時に入力されない限り、プロセツ
サモードとして動作しないようにしたものである。
リセツト解除後のスタート番地を示すリセツトベクタと
同じデータがリセツト時に入力されない限り、プロセツ
サモードとして動作しないようにしたものである。
この発明におけるワンチツプマイクロコンピユータ
は、ROMデータを作成したユーザーとメーカー以外はリ
セツトベクタを知ることができないことを利用し、リセ
ツトベクタを一種の暗号として利用したものである。
は、ROMデータを作成したユーザーとメーカー以外はリ
セツトベクタを知ることができないことを利用し、リセ
ツトベクタを一種の暗号として利用したものである。
以下、この発明の一実施例を図について説明する。第
１図において、（１）はテスト端子、（３）はインバー
タ、（５）は内蔵されているROM、（６）はデータバ
ス、（７）はリセツトベクタをラツチするラツチ回路、
（８）はリセツト時に入力ポート（13）よりの入力デー
タをラツチするためのラツチ回路、（９）はラツチ回路
（７），（８）のデータを比較し、一致している時“1"
を出力する比較回路、（10）はリセツト入力端子、（1
1），（12）はNAND、（14）は外部端子である。
１図において、（１）はテスト端子、（３）はインバー
タ、（５）は内蔵されているROM、（６）はデータバ
ス、（７）はリセツトベクタをラツチするラツチ回路、
（８）はリセツト時に入力ポート（13）よりの入力デー
タをラツチするためのラツチ回路、（９）はラツチ回路
（７），（８）のデータを比較し、一致している時“1"
を出力する比較回路、（10）はリセツト入力端子、（1
1），（12）はNAND、（14）は外部端子である。
次に動作について説明する。テスト端子（１）が“0"
を入力している時は無条件にシングルチツプモードとな
る。次にテスト端子（１）が“1"を入力している時は、
リセツト時に外部入力端子（14）より入力されたデータ
がリセツト解除時にラツチ回路（８）にラツチされる。
次に、リセツト解除されてROM（５）よりデータバス
（６）に出力されるリセツト解除後のスタート番地を示
すリセツトベクタ（ユーザーが任意に決めることができ
る）が出力されるタイミングでラツチ回路（７）にとり
こむ。この時、ラツチ回路（８）のデータとリセツトベ
クタが一致しているとすると、比較回路（９）より“1"
が出力されプロセツサモードが選択される。反対に、比
較回路（９）より不一致出力“0"が出力されるとテスト
端子（１）の状態に無関係にシングルチツプモードが選
択され、外付けのROMにより内部のROM（５）のデータを
読み出すことができなくなる。
を入力している時は無条件にシングルチツプモードとな
る。次にテスト端子（１）が“1"を入力している時は、
リセツト時に外部入力端子（14）より入力されたデータ
がリセツト解除時にラツチ回路（８）にラツチされる。
次に、リセツト解除されてROM（５）よりデータバス
（６）に出力されるリセツト解除後のスタート番地を示
すリセツトベクタ（ユーザーが任意に決めることができ
る）が出力されるタイミングでラツチ回路（７）にとり
こむ。この時、ラツチ回路（８）のデータとリセツトベ
クタが一致しているとすると、比較回路（９）より“1"
が出力されプロセツサモードが選択される。反対に、比
較回路（９）より不一致出力“0"が出力されるとテスト
端子（１）の状態に無関係にシングルチツプモードが選
択され、外付けのROMにより内部のROM（５）のデータを
読み出すことができなくなる。
以上のように、この発明によれば、リセツトベクタを
プロセツサモードで動作させるための暗号として使用す
ることにより、メーカーとROMデータを作成したユーザ
ー以外には、プロセツサモードを使用することができな
くなり、ROMデータの機密保持が可能となる効果があ
る。
プロセツサモードで動作させるための暗号として使用す
ることにより、メーカーとROMデータを作成したユーザ
ー以外には、プロセツサモードを使用することができな
くなり、ROMデータの機密保持が可能となる効果があ
る。
第１図はこの発明の一実施例によるワンチツプマイクロ
コンピユータのROMデータ機密保持回路のブロツク図、
第２図は従来のワンチツプマイクロコンピユータのテス
トモード選択回路を示すブロツク図である。 図において、（１）はテスト端子、（３）はインバー
タ、（５）はROM、（６）はデータバス、（７），
（８）はラツチ回路、（９）は比較回路、（10）はリセ
ツト入力端子、（11），（12）はNAND、（13）は入力ポ
ート、（14）は外部端子である。 なお、図中、同一符号は同一、又は相当部分を示す。
コンピユータのROMデータ機密保持回路のブロツク図、
第２図は従来のワンチツプマイクロコンピユータのテス
トモード選択回路を示すブロツク図である。 図において、（１）はテスト端子、（３）はインバー
タ、（５）はROM、（６）はデータバス、（７），
（８）はラツチ回路、（９）は比較回路、（10）はリセ
ツト入力端子、（11），（12）はNAND、（13）は入力ポ
ート、（14）は外部端子である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】内蔵のROMのプログラムに従って動作する
シングルチップモードと、外付けしたROMとのアクセス
が可能なようにアドレス信号を出力し、ROMデータを入
力するプロセッサモードを有するワンチップマイクロコ
ンピュータにおいて、リセット解除後のプログラムが動
作する時の開始アドレスを示すリセットベクタをラッチ
する回路と、リセット時に上記リセットベクタと同じビ
ット長の外部並列信号をラッチするラッチ回路と、上記
２つのラッチ回路の出力が一致するかどうかを検出する
比較回路と、上記比較回路の出力が不一致を示す信号を
出した時、強制的に上記シングルチップモードに切り換
えるとともに、上記比較回路の出力が一致を示す信号を
出力した時、上記プロセッサモードに切り換える機能を
備えたことを特徴とするワンチップマイクロコンピュー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055610A JP2575223B2 (ja) | 1990-03-06 | 1990-03-06 | ワンチツプマイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2055610A JP2575223B2 (ja) | 1990-03-06 | 1990-03-06 | ワンチツプマイクロコンピユータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03256122A JPH03256122A (ja) | 1991-11-14 |
| JP2575223B2 true JP2575223B2 (ja) | 1997-01-22 |
Family
ID=13003533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2055610A Expired - Lifetime JP2575223B2 (ja) | 1990-03-06 | 1990-03-06 | ワンチツプマイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2575223B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081908A (en) * | 1997-01-31 | 2000-06-27 | Kawasaki Steel Corporation | Test method of one chip micro-computer and one chip micro-computer for conducting the test |
| JP7263101B2 (ja) * | 2019-04-26 | 2023-04-24 | キヤノン株式会社 | 情報処理装置、データ検証方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081663A (ja) * | 1983-10-11 | 1985-05-09 | Nec Corp | マイクロコンピユ−タ |
| JPS60245057A (ja) * | 1984-05-21 | 1985-12-04 | Hitachi Ltd | １チツプマイクロコンピユ−タ |
| JPS62293430A (ja) * | 1986-06-12 | 1987-12-21 | Nec Corp | プログラムの解読防止方式 |
| JPH0250226A (ja) * | 1988-08-11 | 1990-02-20 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
-
1990
- 1990-03-06 JP JP2055610A patent/JP2575223B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03256122A (ja) | 1991-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU603926B2 (en) | Microcomputer with internal ram security during external program mode | |
| WO2018036559A1 (zh) | Jtag调试装置以及jtag调试方法 | |
| JP2575223B2 (ja) | ワンチツプマイクロコンピユータ | |
| GB2254456A (en) | Micro-controller unit | |
| JPS58197553A (ja) | プログラム監視装置 | |
| JP2001337845A (ja) | マイクロプロセッサ | |
| JPS6031641A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPS6313210B2 (ja) | ||
| JPH06324906A (ja) | シングルチップマイクロコンピュータ | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPH0223443A (ja) | マイクロコンピュータ | |
| JPH05334460A (ja) | シングルチップマイクロコンピュータ | |
| JPS58189728A (ja) | キ−入力装置 | |
| JPS62233867A (ja) | リ−ドオンリメモリ | |
| JPH0358141A (ja) | ユーザ用ロジックつき集積回路 | |
| JP2754786B2 (ja) | 情報処理装置 | |
| JPH0760401B2 (ja) | 評価用シングルチップマイクロコンピュータ | |
| JPH02213987A (ja) | 半導体集積回路 | |
| JPH0518068B2 (ja) | ||
| JPH0646387B2 (ja) | マイクロコンピユ−タ | |
| JPH01116736A (ja) | ワンチップマイクロコンピュータの入出力ポートシステム | |
| JPS62293348A (ja) | マイクロコンピユ−タ | |
| JPS6146857B2 (ja) | ||
| JPH05242008A (ja) | データ処理装置 | |
| JPS5981750A (ja) | マルチプロモツサシステム |