JP2571811B2 - 集積能動電子フィルタ - Google Patents
集積能動電子フィルタInfo
- Publication number
- JP2571811B2 JP2571811B2 JP63051413A JP5141388A JP2571811B2 JP 2571811 B2 JP2571811 B2 JP 2571811B2 JP 63051413 A JP63051413 A JP 63051413A JP 5141388 A JP5141388 A JP 5141388A JP 2571811 B2 JP2571811 B2 JP 2571811B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- input
- operational amplifiers
- capacitor
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、特にMOS技術で生産する場合に、素子の変
動に対する影響が著しく低い集積能動電子フィルタに関
する。
動に対する影響が著しく低い集積能動電子フィルタに関
する。
[従来の技術及び発明の解決しようとする課題] 抵抗、インダクタ、キャパシタ及び演算増幅器より構
成される受動フィルタにならって、抵抗、キャパシタ及
び演算増幅器を合成回路として接続して形成した能動集
積フィルタを作る技術は公知である。
成される受動フィルタにならって、抵抗、キャパシタ及
び演算増幅器を合成回路として接続して形成した能動集
積フィルタを作る技術は公知である。
更にフィルタの応答特性の精度を改善する目的で、抵
抗をこの抵抗よりも精度がはるかに高い集積回路スイッ
チトキャパシタに置換えた集積回路フィルタを作ること
も知られている。このようなスイッチトキャパシタフィ
ルタにおいては基本パラメータの精度は実際上容量比の
精度にしか依存せず精度が非常に高い。
抗をこの抵抗よりも精度がはるかに高い集積回路スイッ
チトキャパシタに置換えた集積回路フィルタを作ること
も知られている。このようなスイッチトキャパシタフィ
ルタにおいては基本パラメータの精度は実際上容量比の
精度にしか依存せず精度が非常に高い。
このようなフィルタを設計するには、抵抗、キャパシ
タ及びインダクタにより構成された従来の段型受動フィ
ルタをその周波数応答が所望のマスクに合致するように
計算し、該フィルタから既知の方法で、素子がラプラス
変換により対応する伝達関数に置換されたフローチャー
トを得ることが知られている。最後に該フローチャート
から出発して、演算増幅器、キャパシタ及び(スイッチ
トキャパシタを構成するための)スイッチとより構成さ
れた能動フィルタを得るに至る合成法が知られている。
タ及びインダクタにより構成された従来の段型受動フィ
ルタをその周波数応答が所望のマスクに合致するように
計算し、該フィルタから既知の方法で、素子がラプラス
変換により対応する伝達関数に置換されたフローチャー
トを得ることが知られている。最後に該フローチャート
から出発して、演算増幅器、キャパシタ及び(スイッチ
トキャパシタを構成するための)スイッチとより構成さ
れた能動フィルタを得るに至る合成法が知られている。
段型受動フィルタの計算において、このフィルタを入
力及び出力において2つの等しい抵抗によって終端させ
ることにより素子の変動に対するる感受性を最小にする
ことが知られている。1966年6月発行「エレクトロニク
ス・レター」、第2巻、第224〜225頁、論文インダクタ
レスフィルタ(Electronics Letter,vol.2,pp224〜225,
June 1966“Inductorless Filter")参照。
力及び出力において2つの等しい抵抗によって終端させ
ることにより素子の変動に対するる感受性を最小にする
ことが知られている。1966年6月発行「エレクトロニク
ス・レター」、第2巻、第224〜225頁、論文インダクタ
レスフィルタ(Electronics Letter,vol.2,pp224〜225,
June 1966“Inductorless Filter")参照。
この性質は二重終端を有する段型フィルタから得られ
る能動フィルタにも保有されている。
る能動フィルタにも保有されている。
当業者に知られているようにフィルタの選択特性はフ
ィルタの次元の増加即ち極数の増加に従って改善され
る。上記の形式の能動フィルタにおいては極数はフィル
タの中に存在する演算増幅器の数に等しい。
ィルタの次元の増加即ち極数の増加に従って改善され
る。上記の形式の能動フィルタにおいては極数はフィル
タの中に存在する演算増幅器の数に等しい。
集積回路で能動フィルタを設計するにはシリコンの占
有面積の点で回路のもっとも費用のかかる部分は演算増
幅器によって占められるので、このフィルタは所要の選
択性に対してできるだけ低い次元数で構成する。二重終
端を省略することにより選択性を等しいままにしてフィ
ルタの次元数を1つ減少させることは一般的には可能で
はあるがフィルタの感受性が高くなるのを避けるため通
常は行なわれない。
有面積の点で回路のもっとも費用のかかる部分は演算増
幅器によって占められるので、このフィルタは所要の選
択性に対してできるだけ低い次元数で構成する。二重終
端を省略することにより選択性を等しいままにしてフィ
ルタの次元数を1つ減少させることは一般的には可能で
はあるがフィルタの感受性が高くなるのを避けるため通
常は行なわれない。
多くの用途、特に通信の分野においては周波数応答性
の仕様は5段フィルタの使用により満足されるので、現
今生産されている殆どのフィルタは5つの演算増幅器よ
り成る。二重終端を省略した場合には選択性に対する同
じ要求は一般的に4次元フィルタによっても解決され得
るが、感受性を低く維持することの方が重要なので通常
は行われない。
の仕様は5段フィルタの使用により満足されるので、現
今生産されている殆どのフィルタは5つの演算増幅器よ
り成る。二重終端を省略した場合には選択性に対する同
じ要求は一般的に4次元フィルタによっても解決され得
るが、感受性を低く維持することの方が重要なので通常
は行われない。
即ち本発明の目的は、二重終端を有する5次元の能動
フィルタ即ち5つの演算増幅器を有する能動フィルタ
を、4つの増幅器しか用いないでその5次元能動フィル
タの選択性及び感度を有する能動フィルタを作り、その
結果半導体の面積を節約するにある。他の観点から見れ
ば、本発明の目的は単一の端末を有する4次元フィルタ
と同じ選択性を有する二重端末4次元フィルタを提供す
るにもある。
フィルタ即ち5つの演算増幅器を有する能動フィルタ
を、4つの増幅器しか用いないでその5次元能動フィル
タの選択性及び感度を有する能動フィルタを作り、その
結果半導体の面積を節約するにある。他の観点から見れ
ば、本発明の目的は単一の端末を有する4次元フィルタ
と同じ選択性を有する二重端末4次元フィルタを提供す
るにもある。
[課題を解決するための手段] 本発明の上記の目的並びに以下に明らかにする特徴、
効果は、入出力を有する集積能動電子フィルタにおい
て、 カスケード接続された4つの演算増幅器であって、各
々入出力を有し、第4の増幅器の出力を該フィルタの出
力とする4つの演算増幅器と、 第1のスイッチトキャパシタであって、その夫々が上
記4つの演算増幅器の中、第1、第2、第3の演算増幅
器の出力と上記4つの演算増幅器の中、第2、第3、第
4の演算増幅器の入力との間に夫々直列に結合された第
1のスイッチトキャパシタと、 上記フィルタの入力と上記第1の演算増幅器の入力と
の間に介挿された第2のスイッチトキャパシタと、 上記4つの演算増幅器の中、第2、第3演算増幅器の
夫々に並列に結合された第1固定キャパシタと、 上記4つの演算増幅器の中、第1、第4の演算増幅器
に並列に結合された複数個の固定及びスイッチトキャパ
シタと、 上記フィルタの入力を上記第4の演算増幅器の入力に
接続するスイッチトキャパシタと固定キャパシタとの並
列接続体と、 第2演算増幅器の入力に上記フィルタの入力を接続す
る第2のキャパシタとを具備してなる能動フィルタによ
り達成される。
効果は、入出力を有する集積能動電子フィルタにおい
て、 カスケード接続された4つの演算増幅器であって、各
々入出力を有し、第4の増幅器の出力を該フィルタの出
力とする4つの演算増幅器と、 第1のスイッチトキャパシタであって、その夫々が上
記4つの演算増幅器の中、第1、第2、第3の演算増幅
器の出力と上記4つの演算増幅器の中、第2、第3、第
4の演算増幅器の入力との間に夫々直列に結合された第
1のスイッチトキャパシタと、 上記フィルタの入力と上記第1の演算増幅器の入力と
の間に介挿された第2のスイッチトキャパシタと、 上記4つの演算増幅器の中、第2、第3演算増幅器の
夫々に並列に結合された第1固定キャパシタと、 上記4つの演算増幅器の中、第1、第4の演算増幅器
に並列に結合された複数個の固定及びスイッチトキャパ
シタと、 上記フィルタの入力を上記第4の演算増幅器の入力に
接続するスイッチトキャパシタと固定キャパシタとの並
列接続体と、 第2演算増幅器の入力に上記フィルタの入力を接続す
る第2のキャパシタとを具備してなる能動フィルタによ
り達成される。
[実施例] 以下本発明実施例を添付図面に基づき詳細に説明す
る。
る。
第1図のグラフは、KHzで示した入力信号の周波数の
関数としてフィルタの利得をデシベルで表したものであ
る。線10及び12はこの中にフィルタの実際の応答曲線が
含まれるべきマスクの限界を定める。
関数としてフィルタの利得をデシベルで表したものであ
る。線10及び12はこの中にフィルタの実際の応答曲線が
含まれるべきマスクの限界を定める。
第2図は代表的な段型の受動5次元フィルタの回路図
で、該フィルタは抵抗R1及びキャパシタC1より形成さ
れた第1のブランチ、インダクタL2並びにキャパシタ
C2より形成された第2のブランチ、単一のキャパシタ
C3より構成された第3のブランチ、インダクタL4及び
キャパシタC4より形成された第4のブランチ及び抵抗
R5とキャパシタC5とより構成された第5のブランチと
より成る。入力電流IINの発生装置も示されている。抵
抗R1及びR5は終端抵抗でその値は等しく、従ってこの
フィルタは二重端末型で本発明の詳細な説明の欄の冒頭
に説明したように素子の変動に対して感受性が最小であ
る。
で、該フィルタは抵抗R1及びキャパシタC1より形成さ
れた第1のブランチ、インダクタL2並びにキャパシタ
C2より形成された第2のブランチ、単一のキャパシタ
C3より構成された第3のブランチ、インダクタL4及び
キャパシタC4より形成された第4のブランチ及び抵抗
R5とキャパシタC5とより構成された第5のブランチと
より成る。入力電流IINの発生装置も示されている。抵
抗R1及びR5は終端抵抗でその値は等しく、従ってこの
フィルタは二重端末型で本発明の詳細な説明の欄の冒頭
に説明したように素子の変動に対して感受性が最小であ
る。
第1図において、マスクに合致するように計算された
第2図のフィルタの代表的な応答曲線が実線14で示され
ている。この曲線の特徴は、5つの極値と5つの零点を
有し、この中、2つは二重有限零点で1つは無限遠点に
於る単一零点である。
第2図のフィルタの代表的な応答曲線が実線14で示され
ている。この曲線の特徴は、5つの極値と5つの零点を
有し、この中、2つは二重有限零点で1つは無限遠点に
於る単一零点である。
第3図は第1図の受動フィルタに対応するフローチャ
ートであってこれ自体は既知の転置により得られる。図
の各ブランチの隣りに第2図に示されたパラメータの関
数として、この分野の技術者に用いられる記号で伝達関
数が示されている。このフローチャートから5つの増幅
器及び1組の固定キャパシタ及びスイッチトキャパシタ
を有する能動フィルタを既知の計算方法で合致すること
ができる。この能動フィルタは前述受動型フィルタと同
様に感受性が最小である。
ートであってこれ自体は既知の転置により得られる。図
の各ブランチの隣りに第2図に示されたパラメータの関
数として、この分野の技術者に用いられる記号で伝達関
数が示されている。このフローチャートから5つの増幅
器及び1組の固定キャパシタ及びスイッチトキャパシタ
を有する能動フィルタを既知の計算方法で合致すること
ができる。この能動フィルタは前述受動型フィルタと同
様に感受性が最小である。
第4図は二重端末を有する4次元受動フィルタを示
す。このフィルタは4つのブランチしか有せず、この説
明は第2図と類似しているので省略し、それに対応する
フローチャートを第5図に示す。同様に感受性が最小な
このフィルタでは第1図のマスクは破線の応答曲線16で
示したようにもはや適合しない。この曲線は4つの極値
と4つの零点を有し、これら点の1つは二重有限零点
で、1つは無限遠点に於ける二重零点である。
す。このフィルタは4つのブランチしか有せず、この説
明は第2図と類似しているので省略し、それに対応する
フローチャートを第5図に示す。同様に感受性が最小な
このフィルタでは第1図のマスクは破線の応答曲線16で
示したようにもはや適合しない。この曲線は4つの極値
と4つの零点を有し、これら点の1つは二重有限零点
で、1つは無限遠点に於ける二重零点である。
本発明によれば第5図のフローチャートの選択性を改
善するために、第6図に破線で示した経路が追加され
る。この追加経路は2つずつ符号が逆で、総てその絶対
値は等しく任意の定数aであり、感受性に関して相互に
相殺するが第1図の曲線16の無限遠点にあった二重零点
を有限領域の中にもたらし更に他の二重零点を僅に移動
させる効果を有する。この様にしてマスクに適合する応
答曲線18が得られる。
善するために、第6図に破線で示した経路が追加され
る。この追加経路は2つずつ符号が逆で、総てその絶対
値は等しく任意の定数aであり、感受性に関して相互に
相殺するが第1図の曲線16の無限遠点にあった二重零点
を有限領域の中にもたらし更に他の二重零点を僅に移動
させる効果を有する。この様にしてマスクに適合する応
答曲線18が得られる。
当業者に通常用いられる上記の変換処理により、第6
図のフローチャートから第7図の合成能動フィルタが得
られ、該フィルタは4つの増幅器しかないにも拘わらず
同時に(感受性はこれに対応して最小であるが)二重端
末の要求に合致しそして、二重端末の5段フィルタ又は
単一端末の4段フィルタに応じたマスクに通常課せられ
た選択度に対する要求を満足させる。
図のフローチャートから第7図の合成能動フィルタが得
られ、該フィルタは4つの増幅器しかないにも拘わらず
同時に(感受性はこれに対応して最小であるが)二重端
末の要求に合致しそして、二重端末の5段フィルタ又は
単一端末の4段フィルタに応じたマスクに通常課せられ
た選択度に対する要求を満足させる。
“完全差動”モードにより構成された第7図のフィル
タは4つの演算増幅器A1,A2,A3,A4を有する。それぞれ
の増幅器の入力にそれぞれのスイッチトキャパシタ
S11,S12,S13,S14が直列に接続されている。増幅器A2
及びA3に並列にそれぞれ固定キャパシタCy及びC15が
接続されており他の2つの増幅器A1及びA4に並列にそ
れぞれ固定キャパシタ及びスイッチトキャパシタC16,S
16,Cx,Sxが接続されている。他の固定キャパシタC18,C
19は第1の増幅器A1の入力と第3の増幅器A3の出力と
の間及び第1の増幅器A1の出力と第3の増幅器A3の入
力との間に接続されている。最後にスイッチトキャパシ
タS20,S21,S22が第1の増幅器A1の入力と第2の増幅
器A2の出力との間及び第2増幅器A2の入力と第3の増
幅器A3の出力との間及び第3の増幅器の入力と第4の
増幅器A4の出力との間に接続されている。
タは4つの演算増幅器A1,A2,A3,A4を有する。それぞれ
の増幅器の入力にそれぞれのスイッチトキャパシタ
S11,S12,S13,S14が直列に接続されている。増幅器A2
及びA3に並列にそれぞれ固定キャパシタCy及びC15が
接続されており他の2つの増幅器A1及びA4に並列にそ
れぞれ固定キャパシタ及びスイッチトキャパシタC16,S
16,Cx,Sxが接続されている。他の固定キャパシタC18,C
19は第1の増幅器A1の入力と第3の増幅器A3の出力と
の間及び第1の増幅器A1の出力と第3の増幅器A3の入
力との間に接続されている。最後にスイッチトキャパシ
タS20,S21,S22が第1の増幅器A1の入力と第2の増幅
器A2の出力との間及び第2増幅器A2の入力と第3の増
幅器A3の出力との間及び第3の増幅器の入力と第4の
増幅器A4の出力との間に接続されている。
[発明の効果] 本発明によりフローチャートに経路が追加された結果
として、(従来の方法による4段フィルタとは異なり)
第7図のフィルタは更に: フィルタの入力を第1の増幅器A1の入力に接続し、
aの値を有するスイッチトキャパシタS30; フィルタの入力を増幅器A2の入力に接続し、Yを増
幅器A2に並列なキャパシタCyの容量値とした場合、a/
Y値を有する固定キャパシタC31,; フィルタの入力を第4の増幅器A4の入力に接続し、
aの値を有するスイッチトキャパシタS32; スイッチトキャパシタS32に並列に接続されており、
Xを第4の増幅器A4に並列なキャパシタCxの値とした
場合、a/Xの値を有する固定キャパシタC32; とを有する。
として、(従来の方法による4段フィルタとは異なり)
第7図のフィルタは更に: フィルタの入力を第1の増幅器A1の入力に接続し、
aの値を有するスイッチトキャパシタS30; フィルタの入力を増幅器A2の入力に接続し、Yを増
幅器A2に並列なキャパシタCyの容量値とした場合、a/
Y値を有する固定キャパシタC31,; フィルタの入力を第4の増幅器A4の入力に接続し、
aの値を有するスイッチトキャパシタS32; スイッチトキャパシタS32に並列に接続されており、
Xを第4の増幅器A4に並列なキャパシタCxの値とした
場合、a/Xの値を有する固定キャパシタC32; とを有する。
これ等の固定キャパシタ及びスイッチトキャパシタの
追加が、本発明によるフィルタと従来のフィルタと違う
所で、その効果はこれらがなければ無限遠点にくる二重
零点を近づけて、次元数が同じで単一端末のフィルタに
対すると同様なマスクに適合する応答曲線を得ることが
できる。追加されたこれ等のキャパシタの存在により本
発明による能動フィルタは受動フィルタとは成り得なく
なる。一般に本発明によるフィルタが導出される受動フ
ィルタは存在しない。
追加が、本発明によるフィルタと従来のフィルタと違う
所で、その効果はこれらがなければ無限遠点にくる二重
零点を近づけて、次元数が同じで単一端末のフィルタに
対すると同様なマスクに適合する応答曲線を得ることが
できる。追加されたこれ等のキャパシタの存在により本
発明による能動フィルタは受動フィルタとは成り得なく
なる。一般に本発明によるフィルタが導出される受動フ
ィルタは存在しない。
以上本発明の特に好ましい実施態様に基づき記載した
が、本発明の要旨を逸脱することなく本発明を変形及び
改善出来ることは当業者にとって容易であること勿論で
ある。
が、本発明の要旨を逸脱することなく本発明を変形及び
改善出来ることは当業者にとって容易であること勿論で
ある。
第1図は種々なフィルタに対する周波数応答曲線及びマ
スクを示す。 第2図は二重端末を有する5段受動フィルタの回路図を
示す。 第3図は第2図のフィルタに対応するフローチャートで
ある。 第4図は二重端末を有する4段受動フィルタの回路図で
ある。 第5図は第4図のフィルタに対応するフローチャートで
ある。 第6図は本発明に基づき第5図より導出したフローチャ
ートである。 第7図は第6図のフローチャートに基づき合成された、
能動スイッチトキャパシタフィルタの回路図である。 A1,A2,A3,A4……演算増幅器、S11,S12,S13,S14……ス
イッチトキャパシタ、S16,Sx,S32……スイッチトキャ
パシタ、Cx,Cy,C15,C16,C31,C32……固定キャパシタ
スクを示す。 第2図は二重端末を有する5段受動フィルタの回路図を
示す。 第3図は第2図のフィルタに対応するフローチャートで
ある。 第4図は二重端末を有する4段受動フィルタの回路図で
ある。 第5図は第4図のフィルタに対応するフローチャートで
ある。 第6図は本発明に基づき第5図より導出したフローチャ
ートである。 第7図は第6図のフローチャートに基づき合成された、
能動スイッチトキャパシタフィルタの回路図である。 A1,A2,A3,A4……演算増幅器、S11,S12,S13,S14……ス
イッチトキャパシタ、S16,Sx,S32……スイッチトキャ
パシタ、Cx,Cy,C15,C16,C31,C32……固定キャパシタ
フロントページの続き (56)参考文献 特開 昭59−501729(JP,A) 特開 昭56−25820(JP,A) 特開 昭56−157115(JP,A) 特公 平2−25565(JP,B2) 米国特許4920325(US,A) 米国特許4383228(US,A)
Claims (4)
- 【請求項1】入出力を有する集積能動電子フィルタであ
って、 カスケード接続された4つの演算増幅器(A1,A2,A3,
A4)であって、各々入出力を有し、第4の増幅器
(A4)の出力を該フィルタの出力とする4つの演算増
幅器(A1,A2,A3,A4)、 第1のスイッチトキャパシタ(S12,S13,S14)であっ
て、その夫々が上記4つの演算増幅器(A1,A2,A3,A4)
の中第1、第2、第3の演算増幅器(A1),(A2),
(A3)の出力と上記4つの演算増幅器(A1,A2,A3,
A4)の中第2、第3、第4の演算増幅器(A2),
(A3),(A4)の入力との間に夫々直列に結合された
第1のスイッチトキャパシタ(S12,S13,S14)、 上記フィルタの入力と上記第1の演算増幅器(A1)の
入力との間に介挿された第2のスイッチトキャパシタ
(S11)、 上記4つの演算増幅器(A1,A2,A3,A4)の中、第2、第
3演算増幅器(A1),(A3)の夫々に並列に結合され
た第1固定キャパシタ(Cy,C15)、 上記4つの演算増幅器(A1,A2,A3,A4)の中、第1、第
4の演算増幅器(A1),(A4)に並列に結合された複
数個の固定及びスイッチトキャパシタ(C16,S16,Cx,
Sx)、 上記フィルタの入力を上記第4の演算増幅器(A4)の
入力に接続するスイッチトキャパシタ(S32)と固定キ
ャパシタ(C32)との並列接続体、及び 第2演算増幅器(A2)の入力に上記フィルタの入力を
接続する第2のキャパシタ(C31) とを具備してなることを特徴とする能動フィルタ。 - 【請求項2】フィルタの入力を第1の演算増幅器
(A1)の入力に接続することを特徴とする請求項1記
載の能動フィルタ。 - 【請求項3】第4のスイッチトキャパシタ(S20,S21,S
22)の夫々が第2、第3及び第4演算増幅器(A2,A3,A
4)の出力と第1、第2、及び第3演算増幅器(A1,A2,
A3)の入力との間に直列に結合されていることを特徴と
する請求項1又は2に記載の能動フィルタ。 - 【請求項4】第3の固定キャパシタ(C18,C19)の夫々
が、上記第1、第3演算増幅器(A1),(A3)の入力
と第3、第1演算増幅器(A3),(A1)の出力との間
に夫々直列に結合されていることを特徴とする請求項1
乃至3の何れかに記載の能動フィルタ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT8719590A IT1215374B (it) | 1987-03-05 | 1987-03-05 | Filtro elettronico integrato attivo avente bassissima sensitivita' alle ariazioni dei componenti. |
IT19590A/87 | 1987-03-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63232705A JPS63232705A (ja) | 1988-09-28 |
JP2571811B2 true JP2571811B2 (ja) | 1997-01-16 |
Family
ID=11159285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63051413A Expired - Fee Related JP2571811B2 (ja) | 1987-03-05 | 1988-03-04 | 集積能動電子フィルタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US4920325A (ja) |
JP (1) | JP2571811B2 (ja) |
DE (1) | DE3806442C2 (ja) |
IT (1) | IT1215374B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1215374B (it) | 1987-03-05 | 1990-02-08 | Sgs Microelettronica Spa | Filtro elettronico integrato attivo avente bassissima sensitivita' alle ariazioni dei componenti. |
IT1227615B (it) * | 1988-12-22 | 1991-04-22 | Sgs Thomson Microelectronics | Filtro completamente differenziale a condensatori commutati utilizzante amplificatori operazionali cmos senza retroazione di modo comune |
US5039963A (en) * | 1990-01-26 | 1991-08-13 | At&T Bell Laboratories | Method for reducing signal-dependent distortion in switched-capacitor filters or the like |
IT1249299B (it) * | 1991-04-30 | 1995-02-22 | Sgs Thomson Microelectronics | Circuito integrato con componenti passivi trimmabili |
US5495200A (en) * | 1993-04-06 | 1996-02-27 | Analog Devices, Inc. | Double sampled biquad switched capacitor filter |
JP3628636B2 (ja) * | 2001-07-30 | 2005-03-16 | シャープ株式会社 | スイッチトキャパシタ回路 |
GB2408859B (en) * | 2003-12-05 | 2007-06-06 | Wolfson Ltd | Digital-to-analogue converter circuits |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4383228A (en) | 1979-12-12 | 1983-05-10 | Telecommunications Radioelectriques Et Telephoniques T.R.T. | Filter device comprising switched-capacitance integrating networks |
US4920325A (en) | 1987-03-05 | 1990-04-24 | Sgs-Thomson Microelectronics S.P.A. | Integrated active electronic switched capacitor filter having extremely low sensitivity to variations of the components |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55166324A (en) * | 1979-06-14 | 1980-12-25 | Fujitsu Ltd | Switched capacitor filter |
JPS5625820A (en) * | 1979-08-09 | 1981-03-12 | Nec Corp | Switched capacitor filter |
JPS56157115A (en) * | 1980-05-07 | 1981-12-04 | Oki Electric Ind Co Ltd | Switched capacitor filter |
JPS59144216A (ja) * | 1983-02-08 | 1984-08-18 | Hiroaki Kunieda | スイツチトキヤパシタフイルタ |
-
1987
- 1987-03-05 IT IT8719590A patent/IT1215374B/it active
-
1988
- 1988-02-26 US US07/160,643 patent/US4920325A/en not_active Expired - Lifetime
- 1988-02-29 DE DE3806442A patent/DE3806442C2/de not_active Expired - Fee Related
- 1988-03-04 JP JP63051413A patent/JP2571811B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4383228A (en) | 1979-12-12 | 1983-05-10 | Telecommunications Radioelectriques Et Telephoniques T.R.T. | Filter device comprising switched-capacitance integrating networks |
US4920325A (en) | 1987-03-05 | 1990-04-24 | Sgs-Thomson Microelectronics S.P.A. | Integrated active electronic switched capacitor filter having extremely low sensitivity to variations of the components |
Also Published As
Publication number | Publication date |
---|---|
IT1215374B (it) | 1990-02-08 |
DE3806442A1 (de) | 1988-10-13 |
DE3806442C2 (de) | 1995-11-02 |
US4920325A (en) | 1990-04-24 |
IT8719590A0 (it) | 1987-03-05 |
JPS63232705A (ja) | 1988-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4560963A (en) | Analog RC active filter | |
US5051628A (en) | Integrated filter circuit | |
JP2571811B2 (ja) | 集積能動電子フィルタ | |
US4841179A (en) | Phase equalizing active filter | |
US4122417A (en) | Variable equalizer | |
US5182522A (en) | Polar leapfrog filter | |
US4275357A (en) | Active filter | |
US4246542A (en) | Filter using a state-variable biquadratic transfer function circuit | |
US4456885A (en) | Filter circuit suitable for being fabricated into integrated circuit | |
JPS63501910A (ja) | 正確な可変利得制御を有するカスケ−ド内部インピ−ダンス依存増幅器 | |
JPH04148388A (ja) | 時定数可変形の微分器 | |
JPS6362133B2 (ja) | ||
US3955150A (en) | Active-R filter | |
JP2539301B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
US5734284A (en) | RC circuit | |
JP3151376B2 (ja) | フィルタ回路 | |
JPH01196910A (ja) | ローパスフィルタ | |
JPS61170113A (ja) | 2次アクテイブ位相等価器 | |
JPH0766657A (ja) | 遅延等価回路 | |
JP3308352B2 (ja) | 可変遅延回路 | |
JP2707476B2 (ja) | Fm検波回路 | |
US5361043A (en) | Delay circuit for changeably delaying an analog signal | |
JPH0380706A (ja) | 演算増幅器 | |
US3975691A (en) | Active frequency filter cells | |
JPS5821210Y2 (ja) | 高周波集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |