JP2571008B2 - 適応型最尤系列推定器 - Google Patents
適応型最尤系列推定器Info
- Publication number
- JP2571008B2 JP2571008B2 JP5326657A JP32665793A JP2571008B2 JP 2571008 B2 JP2571008 B2 JP 2571008B2 JP 5326657 A JP5326657 A JP 5326657A JP 32665793 A JP32665793 A JP 32665793A JP 2571008 B2 JP2571008 B2 JP 2571008B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impulse response
- channel impulse
- input
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03248—Arrangements for operating in conjunction with other apparatus
- H04L25/03292—Arrangements for operating in conjunction with other apparatus with channel estimation circuitry
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
- H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
- H04B7/0842—Weighted combining
- H04B7/0848—Joint weighting
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Error Detection And Correction (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Radio Transmission System (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、時間的に変動する符号
間干渉が生じる通信路を介してデータ伝送を行なう系に
おいて、予め想定された長さよりも長い符号間干渉によ
る歪が生じても、符号間干渉の時間変動に追従して伝送
特性を劣化させず、さらに構成が簡単な適応型最尤系列
推定器に関する。
間干渉が生じる通信路を介してデータ伝送を行なう系に
おいて、予め想定された長さよりも長い符号間干渉によ
る歪が生じても、符号間干渉の時間変動に追従して伝送
特性を劣化させず、さらに構成が簡単な適応型最尤系列
推定器に関する。
【０００２】
【従来の技術】時間変動を有する符号間干渉による歪み
を等化する方式として、予め等化可能な符号間干渉の長
さを想定した最尤系列推定回路と、その長さの符号間干
渉を生じさせるだけの通信路インパルスレスポンスを推
定する通信路インパルスレスポンス推定回路を用いた最
尤系列推定回路が知られている（例えば、J.G.Proaki
s,"Digital Communications",1983,McGrow-Hill,第６
章）。この方式の例を図６に示す。図６では、１シンボ
ルからの符号間干渉を等化可能な歪と設定された最尤系
列推定回路１０００と、１シンボルからの符号間干渉を
生じさせる長さ２の通信路インパルスレスポンスを推定
する通信路インパルスレスポンス推定回路１００１とを
用いた例である。
を等化する方式として、予め等化可能な符号間干渉の長
さを想定した最尤系列推定回路と、その長さの符号間干
渉を生じさせるだけの通信路インパルスレスポンスを推
定する通信路インパルスレスポンス推定回路を用いた最
尤系列推定回路が知られている（例えば、J.G.Proaki
s,"Digital Communications",1983,McGrow-Hill,第６
章）。この方式の例を図６に示す。図６では、１シンボ
ルからの符号間干渉を等化可能な歪と設定された最尤系
列推定回路１０００と、１シンボルからの符号間干渉を
生じさせる長さ２の通信路インパルスレスポンスを推定
する通信路インパルスレスポンス推定回路１００１とを
用いた例である。
【０００３】一方、符号間干渉の時間変動が無視できる
ような場合には、過去の判定結果を用いて、予め設定さ
れた等化可能な符号間干渉の長さを越えた符号間干渉に
よる歪に対処する受信方式が知らてている（例えば、Al
exandra Duel-Hallen,et.al.,"Delayed Decision-Feedb
ack Sequence Estimation",IEEE,Trans. on Commun.,Vo
l.37,No.5,May1989 ）。
ような場合には、過去の判定結果を用いて、予め設定さ
れた等化可能な符号間干渉の長さを越えた符号間干渉に
よる歪に対処する受信方式が知らてている（例えば、Al
exandra Duel-Hallen,et.al.,"Delayed Decision-Feedb
ack Sequence Estimation",IEEE,Trans. on Commun.,Vo
l.37,No.5,May1989 ）。
【０００４】
【発明が解決しようとする課題】しかしながら、図６の
方式では、通信路が変動して、例えば、２シンボルから
の符号間干渉が生じた場合には、通信路インパルスレス
ポンス推定回路１００１に正しい判定結果が供給された
としても、十分な通信路インパルスレスポンスの推定が
行なわれない。このため、最尤系列推定回路１０００に
は、推定精度の低い通信路インパルスレスポンス推定値
が供給されてしまい、判定誤りが生じやすくなる。も
し、判定誤りが生じると、通信路インパルスレスポンス
の推定精度がさらに低下し動作が不安定になり、判定誤
りが伝搬していくことになる。このような事態を防ぐた
めに、予め多くのシンボルからの符号間干渉に対処でき
るように設計することも可能であるが、最尤系列推定回
路の構成が複雑になってしまう。
方式では、通信路が変動して、例えば、２シンボルから
の符号間干渉が生じた場合には、通信路インパルスレス
ポンス推定回路１００１に正しい判定結果が供給された
としても、十分な通信路インパルスレスポンスの推定が
行なわれない。このため、最尤系列推定回路１０００に
は、推定精度の低い通信路インパルスレスポンス推定値
が供給されてしまい、判定誤りが生じやすくなる。も
し、判定誤りが生じると、通信路インパルスレスポンス
の推定精度がさらに低下し動作が不安定になり、判定誤
りが伝搬していくことになる。このような事態を防ぐた
めに、予め多くのシンボルからの符号間干渉に対処でき
るように設計することも可能であるが、最尤系列推定回
路の構成が複雑になってしまう。
【０００５】一方、過去の判定結果を用いて予め設定さ
れた等化可能な符号間干渉の長さを越えた符号間干渉に
よる歪に対処する方式では、判定結果を得るために生じ
る遅延が生じるため、時間変動に対する追従性が悪くな
る。また、遅延時間を少なくして時間変動に対する追従
性を高めることも可能であるが、判定結果の信頼性が劣
化してしまうため、遅延時間を十分短くすることができ
ない。さらに、この方式の場合、過去の判定結果を用い
て等化できない成分を除去するための制御やメモリが必
要になるため、複雑な構成になってしまう。
れた等化可能な符号間干渉の長さを越えた符号間干渉に
よる歪に対処する方式では、判定結果を得るために生じ
る遅延が生じるため、時間変動に対する追従性が悪くな
る。また、遅延時間を少なくして時間変動に対する追従
性を高めることも可能であるが、判定結果の信頼性が劣
化してしまうため、遅延時間を十分短くすることができ
ない。さらに、この方式の場合、過去の判定結果を用い
て等化できない成分を除去するための制御やメモリが必
要になるため、複雑な構成になってしまう。
【０００６】
【課題を解決するための手段】本願の第１の発明である
適応型最尤系列は、ａ）受信信号と長さがＮ＋１の通信
路インパルスレスポンスの推定ベクトルである通信路イ
ンパルスレスポンス推定ベクトル１を入力して、前記受
信信号を等化して判定結果を出力する、前記受信信号が
Ｎ個のシンボルからの符号間干渉による歪が生じること
を前提として構成された最尤系列推定回路と、ｂ）前記
受信信号と前記判定結果を入力として、Ｍ（０〈Ｎ
〈Ｍ）個のシンボルからの符号間干渉成分を生じさせ
る、長さがＭ＋１の通信路インパルスレスポンスの推定
ベクトルである通信路インパルスレスポンス推定ベクト
ル２を出力する通信路インパルスレスポンス推定回路
と、ｃ）前記通信路インパルスレスポンス推定ベクトル
２を入力し、長さがＭ＋１である前記通信路インパルス
レスポンス推定ベクトル２を、長さがＮ＋１である前記
通信路インパルスレスポンス推定ベクトル１に変換して
出力する変換回路とを有している。
適応型最尤系列は、ａ）受信信号と長さがＮ＋１の通信
路インパルスレスポンスの推定ベクトルである通信路イ
ンパルスレスポンス推定ベクトル１を入力して、前記受
信信号を等化して判定結果を出力する、前記受信信号が
Ｎ個のシンボルからの符号間干渉による歪が生じること
を前提として構成された最尤系列推定回路と、ｂ）前記
受信信号と前記判定結果を入力として、Ｍ（０〈Ｎ
〈Ｍ）個のシンボルからの符号間干渉成分を生じさせ
る、長さがＭ＋１の通信路インパルスレスポンスの推定
ベクトルである通信路インパルスレスポンス推定ベクト
ル２を出力する通信路インパルスレスポンス推定回路
と、ｃ）前記通信路インパルスレスポンス推定ベクトル
２を入力し、長さがＭ＋１である前記通信路インパルス
レスポンス推定ベクトル２を、長さがＮ＋１である前記
通信路インパルスレスポンス推定ベクトル１に変換して
出力する変換回路とを有している。
【０００７】本願の第２の発明である適応型最尤系列推
定器は、ａ）トレーニング系列部とデータ系列部から構
成されるバースト上の受信信号と長さがＮ＋１の通信路
インパルスレスポンスの推定ベクトルである通信路イン
パルスレスポンス推定ベクトル１を入力して、前記受信
信号を等化して判定結果を出力する、前記受信信号がＮ
個のシンボルからの符号間干渉による歪が生じることを
前提として構成された最尤系列推定回路と、ｂ）前記バ
ースト上の受信信号を入力して、前記バースト上の受信
信号から前記トレーニング系列部の始まりと前記トレー
ニング系列部の終了を検出し、前記バースト上の受信信
号のうちトレーニング系列部の処理が行なわれている間
は、トレーニング系列部処理中を示す制御信号を出力す
るタイミング制御回路と、ｃ）前記トレーニング系列部
処理中を示す制御信号を入力し、前記トレーニング系列
処理中の制御信号が入力されている間は、前記トレーニ
ング系列部の送信パターンを出力するトレーニング系列
パターン発生回路と、ｄ）前記最尤系列推定回路の出
力、前記トレーニング系列パターン発生回路の出力及び
前記トレーニング系列処理中の制御信号を入力し、トレ
ーニング系列処理中は前記トレーニング系列パターン発
生回路からの入力を出力し、トレーニング系列処理中以
外の場合には前記最尤系列推定回路の入力を出力するス
イッチと、ｅ）前記バースト上の受信信号と前記スイッ
チの出力を入力として、Ｍ（０〈Ｎ〈Ｍ）個のシンボル
からの符号間干渉成分を生じさせる、長さがＭ＋１の通
信路インパルスレスポンスの推定ベクトルである通信路
インパルスレスポンス推定ベクトル２を出力する通信路
インパルスレスポンス推定回路と、ｆ）前記通信路イン
パルスレスポンス推定ベクトル２と前記トレーニング系
列処理中の制御信号を入力し、長さがＭ＋１である前記
通信路インパルスレスポンス推定ベクトル２を、長さが
Ｎ＋１である前記通信路インパルスレスポンス推定ベク
トル１に変換して出力する変換回路とを有している。
定器は、ａ）トレーニング系列部とデータ系列部から構
成されるバースト上の受信信号と長さがＮ＋１の通信路
インパルスレスポンスの推定ベクトルである通信路イン
パルスレスポンス推定ベクトル１を入力して、前記受信
信号を等化して判定結果を出力する、前記受信信号がＮ
個のシンボルからの符号間干渉による歪が生じることを
前提として構成された最尤系列推定回路と、ｂ）前記バ
ースト上の受信信号を入力して、前記バースト上の受信
信号から前記トレーニング系列部の始まりと前記トレー
ニング系列部の終了を検出し、前記バースト上の受信信
号のうちトレーニング系列部の処理が行なわれている間
は、トレーニング系列部処理中を示す制御信号を出力す
るタイミング制御回路と、ｃ）前記トレーニング系列部
処理中を示す制御信号を入力し、前記トレーニング系列
処理中の制御信号が入力されている間は、前記トレーニ
ング系列部の送信パターンを出力するトレーニング系列
パターン発生回路と、ｄ）前記最尤系列推定回路の出
力、前記トレーニング系列パターン発生回路の出力及び
前記トレーニング系列処理中の制御信号を入力し、トレ
ーニング系列処理中は前記トレーニング系列パターン発
生回路からの入力を出力し、トレーニング系列処理中以
外の場合には前記最尤系列推定回路の入力を出力するス
イッチと、ｅ）前記バースト上の受信信号と前記スイッ
チの出力を入力として、Ｍ（０〈Ｎ〈Ｍ）個のシンボル
からの符号間干渉成分を生じさせる、長さがＭ＋１の通
信路インパルスレスポンスの推定ベクトルである通信路
インパルスレスポンス推定ベクトル２を出力する通信路
インパルスレスポンス推定回路と、ｆ）前記通信路イン
パルスレスポンス推定ベクトル２と前記トレーニング系
列処理中の制御信号を入力し、長さがＭ＋１である前記
通信路インパルスレスポンス推定ベクトル２を、長さが
Ｎ＋１である前記通信路インパルスレスポンス推定ベク
トル１に変換して出力する変換回路とを有している。
【０００８】本願の第３の発明は、第１の発明の適応型
最尤系列推定器の変換回路において、ａ）第１の発明の
通信路インパルスレスポンス推定ベクトル2,(h(0),h
(1), …,h(M)), のＭ＋１個の要素を入力として、それ
ぞれの要素の電力を求めて、通信路インパルスレスポン
ス電力推定ベクトル2,(P(h(0)),P(h(1)), …,P(h(M))),
を出力するＭ＋１個の電力検出回路群と、ｂ）前記通信
路インパルスレスポンス電力推定ベクトル2,(P(h(0)),P
(h(1)), …,P(h(M))),から、全ての連続するＮ＋１，
（０〈Ｎ〈Ｍ）個の要素の組み合わせを入力として、そ
れぞれに入力された前記Ｎ＋１個の要素の和を求めるＭ
−Ｎ＋１個の加算回路群と、ｃ）前記Ｍ−Ｎ＋１個の加
算回路群の出力を入力して最大値を求め、前記Ｍ−Ｎ＋
１個の加算回路群の中から、前記最大値を与える加算回
路の識別子を出力する最大値検出回路と、ｄ）前記加算
回路の識別子を入力し、前記識別子によって識別された
加算回路に信号を供給するＮ＋１個の電力検出回路群を
求め、第１の発明の通信路インパルスレスポンス推定ベ
クトル２の要素のうち、前記識別された加算回路に信号
を供給するＮ＋１個の電力検出回路群に入力されるＮ＋
１個の要素を選択する制御信号を出力する制御回路と、
ｅ）前記制御信号と請求項１記載の通信路インパルスレ
スポンス推定ベクトル２のＭ＋１個の各要素を入力し
て、前記制御信号に基づいて、前記識別された加算回路
に信号を供給するＮ＋１個の電力検出回路群に入力され
るＮ＋１個の要素を選択して、第１の発明の通信路イン
パルスレスポンス推定ベクトル１として出力するスイッ
チとを有している。
最尤系列推定器の変換回路において、ａ）第１の発明の
通信路インパルスレスポンス推定ベクトル2,(h(0),h
(1), …,h(M)), のＭ＋１個の要素を入力として、それ
ぞれの要素の電力を求めて、通信路インパルスレスポン
ス電力推定ベクトル2,(P(h(0)),P(h(1)), …,P(h(M))),
を出力するＭ＋１個の電力検出回路群と、ｂ）前記通信
路インパルスレスポンス電力推定ベクトル2,(P(h(0)),P
(h(1)), …,P(h(M))),から、全ての連続するＮ＋１，
（０〈Ｎ〈Ｍ）個の要素の組み合わせを入力として、そ
れぞれに入力された前記Ｎ＋１個の要素の和を求めるＭ
−Ｎ＋１個の加算回路群と、ｃ）前記Ｍ−Ｎ＋１個の加
算回路群の出力を入力して最大値を求め、前記Ｍ−Ｎ＋
１個の加算回路群の中から、前記最大値を与える加算回
路の識別子を出力する最大値検出回路と、ｄ）前記加算
回路の識別子を入力し、前記識別子によって識別された
加算回路に信号を供給するＮ＋１個の電力検出回路群を
求め、第１の発明の通信路インパルスレスポンス推定ベ
クトル２の要素のうち、前記識別された加算回路に信号
を供給するＮ＋１個の電力検出回路群に入力されるＮ＋
１個の要素を選択する制御信号を出力する制御回路と、
ｅ）前記制御信号と請求項１記載の通信路インパルスレ
スポンス推定ベクトル２のＭ＋１個の各要素を入力し
て、前記制御信号に基づいて、前記識別された加算回路
に信号を供給するＮ＋１個の電力検出回路群に入力され
るＮ＋１個の要素を選択して、第１の発明の通信路イン
パルスレスポンス推定ベクトル１として出力するスイッ
チとを有している。
【０００９】本願の第４の発明は、第２の発明の適応型
最尤系列推定器の変換回路において、ａ）第２の発明の
通信路インパルスレスポンス推定ベクトル2,(h(0),h
(1), …,h(M)), のＭ＋１個の要素を入力として、それ
ぞれの要素の電力を求めて、通信路インパルスレスポン
スを電力推定ベクトル2,(P(h(0)),P(h(1)), …,P(h
(M))),を出力するＭ＋１個の電力検出回路群と、ｂ）前
記通信路インパルスレスポンス電力推定ベクトル2,(P(h
(0)),P(h(1)), …,P(h(M))),から、全ての連続するＮ＋
１，（Ｎ〈Ｍ）個の要素の組み合わせを入力として、そ
れぞれに入力された前記Ｎ＋１個の要素の和を求めるＭ
−Ｎ＋１個の加算回路群と、ｃ）前記Ｍ−Ｎ＋１個の加
算回路群の出力と第２の発明のトレーニング系列部処理
中を示す制御信号を入力し、前記Ｍ−Ｎ＋１個の加算回
路群の中から選択すべき加算回路を検出し、前記選択す
べき加算回路の識別子を出力する通信路インパルスレス
ポンス設定回路と、ｄ）前記選択すべき加算回路の識別
子を入力し、前記選択された加算回路に信号を供給する
Ｎ＋１個の電力検出回路群を求め、第２の発明の通信路
インパルスレスポンス推定ベクトル２の要素のうち、前
記識別された加算回路に信号を供給するＮ＋１個の電力
検出回路群に入力されるＮ＋１個の要素を選択する制御
信号を出力する制御回路と、ｅ）前記制御信号と第２の
発明の通信路インパルスレスポンス推定ベクトル２のＭ
＋１個の各要素を入力して、前記制御信号に基づいて第
２の発明の通信路インパルスレスポンス推定ベクトル２
のＭ＋１個の要素からＮ＋１個の要素を選択して、第２
の発明の通信路インパルスレスポンス推定ベクトル１と
して出力するスイッチとを有している。
最尤系列推定器の変換回路において、ａ）第２の発明の
通信路インパルスレスポンス推定ベクトル2,(h(0),h
(1), …,h(M)), のＭ＋１個の要素を入力として、それ
ぞれの要素の電力を求めて、通信路インパルスレスポン
スを電力推定ベクトル2,(P(h(0)),P(h(1)), …,P(h
(M))),を出力するＭ＋１個の電力検出回路群と、ｂ）前
記通信路インパルスレスポンス電力推定ベクトル2,(P(h
(0)),P(h(1)), …,P(h(M))),から、全ての連続するＮ＋
１，（Ｎ〈Ｍ）個の要素の組み合わせを入力として、そ
れぞれに入力された前記Ｎ＋１個の要素の和を求めるＭ
−Ｎ＋１個の加算回路群と、ｃ）前記Ｍ−Ｎ＋１個の加
算回路群の出力と第２の発明のトレーニング系列部処理
中を示す制御信号を入力し、前記Ｍ−Ｎ＋１個の加算回
路群の中から選択すべき加算回路を検出し、前記選択す
べき加算回路の識別子を出力する通信路インパルスレス
ポンス設定回路と、ｄ）前記選択すべき加算回路の識別
子を入力し、前記選択された加算回路に信号を供給する
Ｎ＋１個の電力検出回路群を求め、第２の発明の通信路
インパルスレスポンス推定ベクトル２の要素のうち、前
記識別された加算回路に信号を供給するＮ＋１個の電力
検出回路群に入力されるＮ＋１個の要素を選択する制御
信号を出力する制御回路と、ｅ）前記制御信号と第２の
発明の通信路インパルスレスポンス推定ベクトル２のＭ
＋１個の各要素を入力して、前記制御信号に基づいて第
２の発明の通信路インパルスレスポンス推定ベクトル２
のＭ＋１個の要素からＮ＋１個の要素を選択して、第２
の発明の通信路インパルスレスポンス推定ベクトル１と
して出力するスイッチとを有している。
【００１０】本願の第５の発明は、第４の発明の通信路
インパルスレスポンス設定回路において、ａ）第４の発
明のＭ−Ｎ＋１個の加算回路群の出力と第２の発明のト
レーニング系列処理中の制御信号を入力し、トレーニン
グ系列処理中の場合には、第４の発明のＭ−Ｎ＋１個の
加算回路群のそれぞれの出力を積分して出力するＭ−Ｎ
＋１個の積分回路群と、ｂ）第２の発明のトレーニング
系列処理中の制御信号と前記Ｍ−Ｎ＋１個の積分回路群
の出力を入力して、トレーニング系列の処理が終了した
ときに、前記Ｍ−Ｎ＋１個の積分回路群の出力の中の最
大値を求め、第４の発明のＭ−Ｎ＋１個の加算回路群の
中から前記最大値を出力する積分回路に信号を供給する
加算回路の識別子を第４の発明の選択すべき加算回路の
識別子として出力する最大値検出回路とを有している。
インパルスレスポンス設定回路において、ａ）第４の発
明のＭ−Ｎ＋１個の加算回路群の出力と第２の発明のト
レーニング系列処理中の制御信号を入力し、トレーニン
グ系列処理中の場合には、第４の発明のＭ−Ｎ＋１個の
加算回路群のそれぞれの出力を積分して出力するＭ−Ｎ
＋１個の積分回路群と、ｂ）第２の発明のトレーニング
系列処理中の制御信号と前記Ｍ−Ｎ＋１個の積分回路群
の出力を入力して、トレーニング系列の処理が終了した
ときに、前記Ｍ−Ｎ＋１個の積分回路群の出力の中の最
大値を求め、第４の発明のＭ−Ｎ＋１個の加算回路群の
中から前記最大値を出力する積分回路に信号を供給する
加算回路の識別子を第４の発明の選択すべき加算回路の
識別子として出力する最大値検出回路とを有している。
【００１１】
【作用】本発明では、まず、最尤系列推定回路では等化
不能なシンボルからの符号間干渉を生じさせる長さの通
信路インパルスレスポンスを推定する。さらに、推定さ
れた通信路インパルスレスポンスの中から、最尤系列推
定回路で等化可能な符号間干渉成分を生じさせる要素を
選択して、最尤系列推定回路に供給する。このため、等
化不能な符号間干渉成分が、判定誤りを起こさない程度
のレベルであれば、通信路インパルスレスポンスを高精
度で推定することができる。このため、通信路インパル
スレスポンス推定器の動作が不安定にならず、判定誤り
が生じることはない。さらに、最尤系列推定回路の構成
は変更せず、通信路インパルスレスポンス推定回路の変
更で対処できるため、それほど複雑にはならない。ま
た、過去の判定結果を用いることはないので、符号間干
渉成分の時間変動にも十分早く追従することが可能にな
る。
不能なシンボルからの符号間干渉を生じさせる長さの通
信路インパルスレスポンスを推定する。さらに、推定さ
れた通信路インパルスレスポンスの中から、最尤系列推
定回路で等化可能な符号間干渉成分を生じさせる要素を
選択して、最尤系列推定回路に供給する。このため、等
化不能な符号間干渉成分が、判定誤りを起こさない程度
のレベルであれば、通信路インパルスレスポンスを高精
度で推定することができる。このため、通信路インパル
スレスポンス推定器の動作が不安定にならず、判定誤り
が生じることはない。さらに、最尤系列推定回路の構成
は変更せず、通信路インパルスレスポンス推定回路の変
更で対処できるため、それほど複雑にはならない。ま
た、過去の判定結果を用いることはないので、符号間干
渉成分の時間変動にも十分早く追従することが可能にな
る。
【００１２】
【実施例】図１は、本願の第１の発明をＭ＝２，Ｎ＝１
とした場合に適用した系統図である。図において、１０
０は最尤系列推定回路、１０１は通信路インパルスレス
ポンス推定回路、１０２は変換回路、１０３は入力端
子、１０４は出力端子である。
とした場合に適用した系統図である。図において、１０
０は最尤系列推定回路、１０１は通信路インパルスレス
ポンス推定回路、１０２は変換回路、１０３は入力端
子、１０４は出力端子である。
【００１３】入力端子１０４から入力された受信信号
は、最尤系列推定回路１００と通信路インパルスレスポ
ンス推定回路１０１に入力される。ここで、最尤系列推
定回路１００は、１シンボルからの符号間干渉を等化で
きるように構成されている。また、通信路インパルスレ
スポンス推定回路１０１は、２シンボルの符号間干渉を
生じさせる通信路インパルスレスポンス、つまり、長さ
が３の通信路インパルスレスポンスベクトルを推定でき
るように構成されている。
は、最尤系列推定回路１００と通信路インパルスレスポ
ンス推定回路１０１に入力される。ここで、最尤系列推
定回路１００は、１シンボルからの符号間干渉を等化で
きるように構成されている。また、通信路インパルスレ
スポンス推定回路１０１は、２シンボルの符号間干渉を
生じさせる通信路インパルスレスポンス、つまり、長さ
が３の通信路インパルスレスポンスベクトルを推定でき
るように構成されている。
【００１４】図６に示す従来の適応型最尤系列推定器で
は、最尤系列推定回路１０００が１シンボルからの符号
間干渉を等化できるように構成されている場合、通信路
インパルスレスポンス推定回路は１シンボルの符号間干
渉を生じさせる通信路インパルスレスポンス、つまり、
長さが２の通信路インパルスレスポンスベクトルを推定
するように構成される。これらの回路の構成について
は、J.G.Proakis 著,"Digital Communications",New Yo
rk,McGraw-Hill,1983 に詳細に述べられている。
は、最尤系列推定回路１０００が１シンボルからの符号
間干渉を等化できるように構成されている場合、通信路
インパルスレスポンス推定回路は１シンボルの符号間干
渉を生じさせる通信路インパルスレスポンス、つまり、
長さが２の通信路インパルスレスポンスベクトルを推定
するように構成される。これらの回路の構成について
は、J.G.Proakis 著,"Digital Communications",New Yo
rk,McGraw-Hill,1983 に詳細に述べられている。
【００１５】通信路インパルスレスポンス推定回路１０
１は、入力端子１０４からの受信信号と出力端子１０４
からフィードバックされる判定結果を用いて、長さ３の
通信路インパルスレスポンス推定ベクトル：ベクトルh=
(h(0),h(1),h(2))を出力する。この回路は、図６に示す
通信路インパルスレスポンス推定回路１００１を拡張す
ることで容易に構成することができる。さらに、長さ３
の通信路インパルスレスポンス推定ベクトル：ベクトル
ｈは、変換回路１０２に入力される。変換回路１０２
は、長さ３の通信路インパルスレスポンス推定ベクト
ル：ベクトルｈを長さ２の通信路インパルスレスポンス
推定ベクトル：ベクトルＨに変換して、最尤系列推定回
路１００に出力する。最尤系列推定回路１００では、変
換回路１０２から得られる長さ２の通信路インパルスレ
スポンス推定ベクトル：ベクトルＨと入力端子１０３か
らの受信信号を入力し、入力信号を等化して判定結果を
出力端子１０４に出力する。また、変換回路１０２への
入力信号を、例えば、平均化を行なう低減フィルタによ
りフィルタリングすることによって、変換回路１０２の
動作を安定化させることも可能である。
１は、入力端子１０４からの受信信号と出力端子１０４
からフィードバックされる判定結果を用いて、長さ３の
通信路インパルスレスポンス推定ベクトル：ベクトルh=
(h(0),h(1),h(2))を出力する。この回路は、図６に示す
通信路インパルスレスポンス推定回路１００１を拡張す
ることで容易に構成することができる。さらに、長さ３
の通信路インパルスレスポンス推定ベクトル：ベクトル
ｈは、変換回路１０２に入力される。変換回路１０２
は、長さ３の通信路インパルスレスポンス推定ベクト
ル：ベクトルｈを長さ２の通信路インパルスレスポンス
推定ベクトル：ベクトルＨに変換して、最尤系列推定回
路１００に出力する。最尤系列推定回路１００では、変
換回路１０２から得られる長さ２の通信路インパルスレ
スポンス推定ベクトル：ベクトルＨと入力端子１０３か
らの受信信号を入力し、入力信号を等化して判定結果を
出力端子１０４に出力する。また、変換回路１０２への
入力信号を、例えば、平均化を行なう低減フィルタによ
りフィルタリングすることによって、変換回路１０２の
動作を安定化させることも可能である。
【００１６】変換回路１０２は、例えば、図３のように
構成することができる。この図は、Ｍ＝２，Ｎ＝１とし
た場合の例であり、２００〜２０２は入力端子、２０３
〜２０５は電力検出回路、２０６，２０７は加算回路、
２０８は最大値検出回路、２０９は制御回路、２１０は
スイッチ、２１１，２１２は出力端子である。入力端子
２００〜２０２には、通信路インパルスレスポンス推定
回路１０１から出力される通信路インパルスレスポンス
推定ベクトル：ベクトルh=(h(0),h(1),h(2))の各要素、
h(0),h(1),h(2)が入力される。入力端子２００〜２０２
に入力されたそれぞれの信号は、電力検出回路２０３〜
２０５に入力され、それぞれの電力が計算される。この
実施例では、Ｍ＝２，Ｎ＝１と仮定しているので、Ｍ−
Ｎ＋１＝２個の加算回路２０６，２０７を用いる。加算
回路２０６，２０７には、それぞれ、電力検出回路２０
３，２０４の出力、電力検出回路２０４，２０５の出力
が入力される。
構成することができる。この図は、Ｍ＝２，Ｎ＝１とし
た場合の例であり、２００〜２０２は入力端子、２０３
〜２０５は電力検出回路、２０６，２０７は加算回路、
２０８は最大値検出回路、２０９は制御回路、２１０は
スイッチ、２１１，２１２は出力端子である。入力端子
２００〜２０２には、通信路インパルスレスポンス推定
回路１０１から出力される通信路インパルスレスポンス
推定ベクトル：ベクトルh=(h(0),h(1),h(2))の各要素、
h(0),h(1),h(2)が入力される。入力端子２００〜２０２
に入力されたそれぞれの信号は、電力検出回路２０３〜
２０５に入力され、それぞれの電力が計算される。この
実施例では、Ｍ＝２，Ｎ＝１と仮定しているので、Ｍ−
Ｎ＋１＝２個の加算回路２０６，２０７を用いる。加算
回路２０６，２０７には、それぞれ、電力検出回路２０
３，２０４の出力、電力検出回路２０４，２０５の出力
が入力される。
【００１７】一般に、Ｍ＝ｍ，Ｎ＝ｎ，（ｎ〈ｍ）の場
合、変換回路１０２には、ｍ＋１個の要素を有する通信
路インパルスレスポンス推定ベクトル：ベクトルh'=(h
(0)',h(1)',…,h(m)') が入力され、ｍ個の電力検出回
路によってそれぞれの要素の電力が求められる。さら
に、ｍ−ｎ＋１個の加算回路には、それぞれ、通信路イ
ンパルスレスポンス推定ベクトルの連続したｎ個の要
素、h(i)',h(i+1)',…,h(n+i)',(i=0,1,…,m-n),の電力
が入力されることになる。
合、変換回路１０２には、ｍ＋１個の要素を有する通信
路インパルスレスポンス推定ベクトル：ベクトルh'=(h
(0)',h(1)',…,h(m)') が入力され、ｍ個の電力検出回
路によってそれぞれの要素の電力が求められる。さら
に、ｍ−ｎ＋１個の加算回路には、それぞれ、通信路イ
ンパルスレスポンス推定ベクトルの連続したｎ個の要
素、h(i)',h(i+1)',…,h(n+i)',(i=0,1,…,m-n),の電力
が入力されることになる。
【００１８】加算回路２０６，２０７の出力は、最大値
検出回路２０８に入力される。最大値検出回路２０８
は、電力検出回路２０４，２０５からの出力から最大値
を検出し、最大値を出力している電力検出回路の識別子
を出力する。制御回路２０９では、最大値検出回路２０
８からの電力検出回路の識別子を入力し、最大値を与え
る加算回路に接続される電力検出回路群に入力される通
信路インパルスレスポンス推定ベクトル：ベクトルh=(h
(0),h(1),h(2))の要素を示す制御信号をスイッチ２１２
に出力する。さらに、スイッチ２１２は、通信路インパ
ルスレスポンス推定ベクトル：ベクトルh=(h(0),h(1),h
(2))の各要素と制御回路２０９からの制御信号を入力
し、制御信号に基づいて、ベクトルh=(h(0),h(1),h(2))
の中から２つの要素を選択して、変換された通信路イン
パルスレスポンス推定ベクトル：ベクトルＨとして出力
する。
検出回路２０８に入力される。最大値検出回路２０８
は、電力検出回路２０４，２０５からの出力から最大値
を検出し、最大値を出力している電力検出回路の識別子
を出力する。制御回路２０９では、最大値検出回路２０
８からの電力検出回路の識別子を入力し、最大値を与え
る加算回路に接続される電力検出回路群に入力される通
信路インパルスレスポンス推定ベクトル：ベクトルh=(h
(0),h(1),h(2))の要素を示す制御信号をスイッチ２１２
に出力する。さらに、スイッチ２１２は、通信路インパ
ルスレスポンス推定ベクトル：ベクトルh=(h(0),h(1),h
(2))の各要素と制御回路２０９からの制御信号を入力
し、制御信号に基づいて、ベクトルh=(h(0),h(1),h(2))
の中から２つの要素を選択して、変換された通信路イン
パルスレスポンス推定ベクトル：ベクトルＨとして出力
する。
【００１９】一般に、Ｍ＝ｍ，Ｎ＝ｎ（ｎ〈ｍ）の場
合、通信路インパルスレスポンス推定ベクトル：ベクト
ルh'=(h(0)',h(1)',…,h(m)'）はｍ＋１個の要素から構
成されており、スイッチは、制御信号に基づいて、これ
らの要素のうちｎ＋１個の要素を選択し、変換された通
信路インパルスレスポンス推定ベクトル：ベクトルＨに
出力する。さらに最尤系列推定回路１００は、変換回路
１０２から得られる変換された通信路インパルスレスポ
ンス推定ベクトル：ベクトルＨと入力端子１０３からの
受信信号を入力し、受信信号を等化して判定結果を出力
端子１０４に出力する。
合、通信路インパルスレスポンス推定ベクトル：ベクト
ルh'=(h(0)',h(1)',…,h(m)'）はｍ＋１個の要素から構
成されており、スイッチは、制御信号に基づいて、これ
らの要素のうちｎ＋１個の要素を選択し、変換された通
信路インパルスレスポンス推定ベクトル：ベクトルＨに
出力する。さらに最尤系列推定回路１００は、変換回路
１０２から得られる変換された通信路インパルスレスポ
ンス推定ベクトル：ベクトルＨと入力端子１０３からの
受信信号を入力し、受信信号を等化して判定結果を出力
端子１０４に出力する。
【００２０】図２は、本願の第２の発明をＭ＝２，Ｎ＝
１とした場合に適用した系統図である。図において、３
００は最尤系列推定回路、３０１は通信路インパルスレ
スポンス推定回路、３０２は変換回路、３０３は入力端
子、３０４は出力端子、３０５はタイミング制御回路、
３０６はスイッチ、３０７はトレーニング系列発生回路
である。
１とした場合に適用した系統図である。図において、３
００は最尤系列推定回路、３０１は通信路インパルスレ
スポンス推定回路、３０２は変換回路、３０３は入力端
子、３０４は出力端子、３０５はタイミング制御回路、
３０６はスイッチ、３０７はトレーニング系列発生回路
である。
【００２１】本発明は、図７に示すようなＫ個のチャネ
ルを時分割多重されたフォーマットで送信された信号を
受信する場合に適用することができる。図において、６
００はＫ個のチャネルが多重されたフレームであり、６
０１は１つのチャネルを示すバーストの構成である。６
０１に示されるように、１つのバーストはトレーニング
系列部とデータ部から構成される。入力端子３０３に
は、図７の６０１に示すようなバースト状の信号が入力
される。この信号は、最尤系列推定回路３００、通信路
インパルスレスポンス推定回路３０１及びタイミング制
御回路３０５に入力される。タイミング制御回路３０５
は、入力信号のトレーニング系列部を検出し、トレーニ
ング系列部が入力されている間は、トレーニング系列処
理中を示す制御信号を変換回路３０２、スイッチ３０６
及びトレーニング系列発生回路３０７に出力する。トレ
ーニング系列発生回路３０７は、トレーニング系列処理
中を示す制御信号が入力されている間、予めトレーニン
グ系列として定められた送信パターンを出力する。さら
に、スイッチ３０６は、最尤系列推定回路３００から得
られる判定結果とトレーニング系列発生回路３０７から
の出力が入力され、トレーニング系列処理中を示す制御
信号が入力されている間はトレーニング系列発生回路３
０７からの信号を、トレーニング系列処理中を示す制御
信号が入力されないときは最尤系列推定回路３００から
の信号を出力する。
ルを時分割多重されたフォーマットで送信された信号を
受信する場合に適用することができる。図において、６
００はＫ個のチャネルが多重されたフレームであり、６
０１は１つのチャネルを示すバーストの構成である。６
０１に示されるように、１つのバーストはトレーニング
系列部とデータ部から構成される。入力端子３０３に
は、図７の６０１に示すようなバースト状の信号が入力
される。この信号は、最尤系列推定回路３００、通信路
インパルスレスポンス推定回路３０１及びタイミング制
御回路３０５に入力される。タイミング制御回路３０５
は、入力信号のトレーニング系列部を検出し、トレーニ
ング系列部が入力されている間は、トレーニング系列処
理中を示す制御信号を変換回路３０２、スイッチ３０６
及びトレーニング系列発生回路３０７に出力する。トレ
ーニング系列発生回路３０７は、トレーニング系列処理
中を示す制御信号が入力されている間、予めトレーニン
グ系列として定められた送信パターンを出力する。さら
に、スイッチ３０６は、最尤系列推定回路３００から得
られる判定結果とトレーニング系列発生回路３０７から
の出力が入力され、トレーニング系列処理中を示す制御
信号が入力されている間はトレーニング系列発生回路３
０７からの信号を、トレーニング系列処理中を示す制御
信号が入力されないときは最尤系列推定回路３００から
の信号を出力する。
【００２２】また、最尤系列推定回路３００は、入力端
子３０３からの受信信号と変換回路３０２から得られる
長さ２の通信路インパルスレスポンス推定ベクトル：ベ
クトルＨを入力して、図１の最尤系列推定回路１００と
同様に受信信号を復調し、出力端子３０４、スイッチ３
０６に判定結果を出力する。通信路インパルスレスポン
ス推定回路３０１は、入力端子３０３からの受信信号と
スイッチ３０６から入力される予めトレーニング系列と
定められた送信パターンもしくは最尤系列推定回路３０
０で判定された判定結果を入力して、長さ３の通信路イ
ンパルスレスポンス推定ベクトル：ベクトルh=(h(0),h
(1),h(2))を出力する。最尤系列推定回路３００及び通
信路インパルスレスポンス推定回路３０１は、第１に示
す最尤系列推定回路１００及び通信路インパルスレスポ
ンス推定回路１０１と同様に構成することができる。
子３０３からの受信信号と変換回路３０２から得られる
長さ２の通信路インパルスレスポンス推定ベクトル：ベ
クトルＨを入力して、図１の最尤系列推定回路１００と
同様に受信信号を復調し、出力端子３０４、スイッチ３
０６に判定結果を出力する。通信路インパルスレスポン
ス推定回路３０１は、入力端子３０３からの受信信号と
スイッチ３０６から入力される予めトレーニング系列と
定められた送信パターンもしくは最尤系列推定回路３０
０で判定された判定結果を入力して、長さ３の通信路イ
ンパルスレスポンス推定ベクトル：ベクトルh=(h(0),h
(1),h(2))を出力する。最尤系列推定回路３００及び通
信路インパルスレスポンス推定回路３０１は、第１に示
す最尤系列推定回路１００及び通信路インパルスレスポ
ンス推定回路１０１と同様に構成することができる。
【００２３】変換回路３０２は、通信路インパルスレス
ポンス推定回路３０１から得られる長さ３の通信路イン
パルスレスポンス推定ベクトル：ベクトルh=(h(0),h
(1),h(2))とタイミング制御回路３０５からのトレーニ
ング系列処理中を示す制御信号を入力する。変換回路２
０２では、トレーニング系列に対する処理を行なう際
に、通信路インパルスレスポンス推定回路３０１から得
られる長さ３の通信路インパルスレスポンス推定ベクト
ル：ベクトルh=(h(0),h(1),h(2))から長さ２の通信路イ
ンパルスレスポンス推定ベクトル：ベクトルＨに変換す
る変換式を決定し、データ系列部の処理においては、変
換式を変更しない。これは、データ系列を復調する際
に、ベクトルｈ→ベクトルＨへの変換式を変更すると、
判定結果に時間的なずれが生じる可能性がある。バース
ト状の信号を受信する場合には、この時間的なずれが生
じた時点以降のデータは全て誤ってしまう可能性があ
る。連続的に送信される信号の場合は、信号の継続時間
が長いので、符号間干渉の時間変動も大きくなる。この
ため、変換式を変更することによって、時間的なずれが
生じでも一時的に誤りが発生し、データフレームにエラ
ーが生じるが、次のデータフレームでは時間的なずれを
吸収することができるので、全体としてみれば受信特性
は改善されると考えられる。
ポンス推定回路３０１から得られる長さ３の通信路イン
パルスレスポンス推定ベクトル：ベクトルh=(h(0),h
(1),h(2))とタイミング制御回路３０５からのトレーニ
ング系列処理中を示す制御信号を入力する。変換回路２
０２では、トレーニング系列に対する処理を行なう際
に、通信路インパルスレスポンス推定回路３０１から得
られる長さ３の通信路インパルスレスポンス推定ベクト
ル：ベクトルh=(h(0),h(1),h(2))から長さ２の通信路イ
ンパルスレスポンス推定ベクトル：ベクトルＨに変換す
る変換式を決定し、データ系列部の処理においては、変
換式を変更しない。これは、データ系列を復調する際
に、ベクトルｈ→ベクトルＨへの変換式を変更すると、
判定結果に時間的なずれが生じる可能性がある。バース
ト状の信号を受信する場合には、この時間的なずれが生
じた時点以降のデータは全て誤ってしまう可能性があ
る。連続的に送信される信号の場合は、信号の継続時間
が長いので、符号間干渉の時間変動も大きくなる。この
ため、変換式を変更することによって、時間的なずれが
生じでも一時的に誤りが発生し、データフレームにエラ
ーが生じるが、次のデータフレームでは時間的なずれを
吸収することができるので、全体としてみれば受信特性
は改善されると考えられる。
【００２４】変換回路３０２は、例えば、図４のように
構成することができる。図は、Ｍ＝２，Ｎ＝１とした場
合の例であり、４００〜４０２及び４０９は入力端子、
４０３〜４０５は電力検出回路、４０６，４０７は加算
回路、４０８は通信路インパルスレスポンス設定回路、
４１０は制御回路、４１０はスイッチ、４１１，４１２
は出力端子である。
構成することができる。図は、Ｍ＝２，Ｎ＝１とした場
合の例であり、４００〜４０２及び４０９は入力端子、
４０３〜４０５は電力検出回路、４０６，４０７は加算
回路、４０８は通信路インパルスレスポンス設定回路、
４１０は制御回路、４１０はスイッチ、４１１，４１２
は出力端子である。
【００２５】入力端子４００〜４０２には、通信路イン
パルスレスポンス推定回路３０１から出力される通信路
インパルスレスポンス推定ベクトル：ベクトルh=(h(0),
h(1),h(2))の各要素、h(0),h(1),h(2)が入力される。入
力端子４００〜４０２に入力されたそれぞれの信号は、
電力検出回路４０３〜４０５に入力され、それぞれの電
力が計算される。この実施例では、Ｍ＝２，Ｎ＝１と仮
定しているので、Ｍ−Ｎ＋１＝２個の加算回路４０６，
４０７を用いる。加算回路４０６，４０７には、それぞ
れ、電力検出回路４０３，４０４の出力、電力検出回路
４０４，４０５の出力が入力される。
パルスレスポンス推定回路３０１から出力される通信路
インパルスレスポンス推定ベクトル：ベクトルh=(h(0),
h(1),h(2))の各要素、h(0),h(1),h(2)が入力される。入
力端子４００〜４０２に入力されたそれぞれの信号は、
電力検出回路４０３〜４０５に入力され、それぞれの電
力が計算される。この実施例では、Ｍ＝２，Ｎ＝１と仮
定しているので、Ｍ−Ｎ＋１＝２個の加算回路４０６，
４０７を用いる。加算回路４０６，４０７には、それぞ
れ、電力検出回路４０３，４０４の出力、電力検出回路
４０４，４０５の出力が入力される。
【００２６】一般に、Ｍ＝ｍ，Ｎ＝ｎ，（０〈ｎ〈ｍ）
の場合、変換回路３０２には、ｍ＋１個の要素を有する
通信路インパルスレスポンス推定ベクトル：ベクトルh'
=(h(0)',h(1)',…,h(m)') が入力され、ｍ個の電力検出
回路によってそれぞれの要素の電力が求められる。さら
に、ｍ−ｎ＋１個の加算回路には、それぞれ、通信路イ
ンパルスレスポンス推定ベクトルの連続したｎ個の要
素、h(i)',h(i+1)',…,h(n+i)',(i=0,1,…,m-n),の電力
が入力されることになる。
の場合、変換回路３０２には、ｍ＋１個の要素を有する
通信路インパルスレスポンス推定ベクトル：ベクトルh'
=(h(0)',h(1)',…,h(m)') が入力され、ｍ個の電力検出
回路によってそれぞれの要素の電力が求められる。さら
に、ｍ−ｎ＋１個の加算回路には、それぞれ、通信路イ
ンパルスレスポンス推定ベクトルの連続したｎ個の要
素、h(i)',h(i+1)',…,h(n+i)',(i=0,1,…,m-n),の電力
が入力されることになる。
【００２７】加算回路４０６，４０７の出力は、通信路
インパルスレスポンス設定回路２０８に入力される。ま
た、通信路インパルスレスポンス設定回路４０８には、
入力端子４０９を介して、タイミング制御回路３０５か
ら得られるトレーニング系列処理中を示す制御信号が入
力される。通信路インパルスレスポンス設定回路４０８
では、トレーニング系列処理中を示す制御信号が入力さ
れている間に、加算回路４０６，４０７の出力に基づい
て、ベクトルｈ→ベクトルＨへの変換に必要な情報を出
力する。
インパルスレスポンス設定回路２０８に入力される。ま
た、通信路インパルスレスポンス設定回路４０８には、
入力端子４０９を介して、タイミング制御回路３０５か
ら得られるトレーニング系列処理中を示す制御信号が入
力される。通信路インパルスレスポンス設定回路４０８
では、トレーニング系列処理中を示す制御信号が入力さ
れている間に、加算回路４０６，４０７の出力に基づい
て、ベクトルｈ→ベクトルＨへの変換に必要な情報を出
力する。
【００２８】通信路インパルスレスポンス設定回路４０
８は、例えば、図５のように構成することができる。こ
の図は、Ｍ＝２，Ｎ＝１とした場合の例であり、５００
〜５０２は入力端子、５０３は出力端子、５０４は最大
値検出回路、５０５，５０６は積分回路である。積分回
路５０５，５０６には、入力端子５０１，５０２を介し
て、加算回路４０６，４０７からの信号が入力される。
さらに、入力端子５００を介して、タイミング制御回路
３０５から得られるトレーニング系列処理中を示す制御
信号も入力される。積分回路５０５，５０６では、トレ
ーニング系列処理中を示す制御信号が入力される間、加
算回路４０６，４０７からの信号をそれぞれ積分して、
最大値検出回路５０４に出力する。最大値検出回路５０
４は、トレーニング系列処理中を示す制御信号が入力さ
れなくなるとトレーニング系列における処理が終了した
ものと判断し、積分回路５０５，５０６から得られる信
号から最大値を検出し、最大値を出力している積分回路
に信号を供給している加算回路（加算回路４０６もしく
は４０７）の識別子を、ベクトルｈ→ベクトルＨへの変
換に必要な情報として出力する。この実施例は、一般に
Ｍ＝ｍ，Ｎ＝ｎの場合は、ｍ−ｎ＋１個の積分回路群を
用いることによって実現することができる。
８は、例えば、図５のように構成することができる。こ
の図は、Ｍ＝２，Ｎ＝１とした場合の例であり、５００
〜５０２は入力端子、５０３は出力端子、５０４は最大
値検出回路、５０５，５０６は積分回路である。積分回
路５０５，５０６には、入力端子５０１，５０２を介し
て、加算回路４０６，４０７からの信号が入力される。
さらに、入力端子５００を介して、タイミング制御回路
３０５から得られるトレーニング系列処理中を示す制御
信号も入力される。積分回路５０５，５０６では、トレ
ーニング系列処理中を示す制御信号が入力される間、加
算回路４０６，４０７からの信号をそれぞれ積分して、
最大値検出回路５０４に出力する。最大値検出回路５０
４は、トレーニング系列処理中を示す制御信号が入力さ
れなくなるとトレーニング系列における処理が終了した
ものと判断し、積分回路５０５，５０６から得られる信
号から最大値を検出し、最大値を出力している積分回路
に信号を供給している加算回路（加算回路４０６もしく
は４０７）の識別子を、ベクトルｈ→ベクトルＨへの変
換に必要な情報として出力する。この実施例は、一般に
Ｍ＝ｍ，Ｎ＝ｎの場合は、ｍ−ｎ＋１個の積分回路群を
用いることによって実現することができる。
【００２９】制御回路４１３は、通信路インパルスレス
ポンス設定回路４０８からベクトルｈ→ベクトルＨへの
変換に必要な情報として得られる加算回路の識別子を入
力し、識別子によって識別される加算回路に接続される
電力検出回路群に入力される通信路インパルスレスポン
ス推定ベクトル：ベクトルh=(h(0),h(1),h(2))の要素を
示す制御信号をスイッチ４１０に出力する。さらに、ス
イッチ４１０は、通信路インパルスレスポンス推定ベク
トル：ベクトルh=(h(0),h(1),h(2))の各要素と制御回路
４１０からの制御信号を入力し、制御信号に基づいて、
ベクトルh=(h(0),h(1),h(2))の中から２つの要素を選択
して、変換された通信路インパルスレスポンス推定ベク
トル：ベクトルＨとして最尤系列推定回路３００に出力
する。
ポンス設定回路４０８からベクトルｈ→ベクトルＨへの
変換に必要な情報として得られる加算回路の識別子を入
力し、識別子によって識別される加算回路に接続される
電力検出回路群に入力される通信路インパルスレスポン
ス推定ベクトル：ベクトルh=(h(0),h(1),h(2))の要素を
示す制御信号をスイッチ４１０に出力する。さらに、ス
イッチ４１０は、通信路インパルスレスポンス推定ベク
トル：ベクトルh=(h(0),h(1),h(2))の各要素と制御回路
４１０からの制御信号を入力し、制御信号に基づいて、
ベクトルh=(h(0),h(1),h(2))の中から２つの要素を選択
して、変換された通信路インパルスレスポンス推定ベク
トル：ベクトルＨとして最尤系列推定回路３００に出力
する。
【００３０】さらに、バースト状の信号を復調する場合
には、復調するバースト状の信号を一度メモリに記憶し
た後に復調することができる。このような場合には、ま
ず、メモリからトレーニング系列部だけを取り出し、変
換回路３０２でベクトルｈ→ベクトルＨの変換式を求め
る。その後、あらためてメモリからトレーニング系列部
及びデータ系列部を取り出して、復調することも可能で
ある。このような方式を用いる場合には、本実施例にお
ける図４に示す変換回路において、最初に変換式を求め
るときのみ、電力検出回路４０３〜４０５、加算回路４
０６，４０７、通信路インパルスレスポンス設定回路４
０８を動作させる。さらに、求められた変換式を制御回
路４１３に記憶させておけば、変換式が求められた後
は、入力端子４００〜４０２から入力された通信路イン
パルスレスポンス推定ベクトルを、制御回路４１３によ
って制御されるスイッチ４１０によって変換して出力す
ることによって実現することができる。
には、復調するバースト状の信号を一度メモリに記憶し
た後に復調することができる。このような場合には、ま
ず、メモリからトレーニング系列部だけを取り出し、変
換回路３０２でベクトルｈ→ベクトルＨの変換式を求め
る。その後、あらためてメモリからトレーニング系列部
及びデータ系列部を取り出して、復調することも可能で
ある。このような方式を用いる場合には、本実施例にお
ける図４に示す変換回路において、最初に変換式を求め
るときのみ、電力検出回路４０３〜４０５、加算回路４
０６，４０７、通信路インパルスレスポンス設定回路４
０８を動作させる。さらに、求められた変換式を制御回
路４１３に記憶させておけば、変換式が求められた後
は、入力端子４００〜４０２から入力された通信路イン
パルスレスポンス推定ベクトルを、制御回路４１３によ
って制御されるスイッチ４１０によって変換して出力す
ることによって実現することができる。
【００３１】尚、以上の実施例は、ディジタルシグナル
プロセッサ等を用いてソフトウェアで実現することも可
能である。
プロセッサ等を用いてソフトウェアで実現することも可
能である。
【００３２】
【発明の効果】本発明により、時間的に変動する符号間
干渉が生じる通信路を介してデータ伝送を行なう系にお
いて、予め想定された長さよりも長い符号間干渉による
歪が生じても、符号間干渉の時間変動に追従して伝送特
性を劣化させず、さらに構成が簡単な適応型最尤系列推
定器を実現することができる。
干渉が生じる通信路を介してデータ伝送を行なう系にお
いて、予め想定された長さよりも長い符号間干渉による
歪が生じても、符号間干渉の時間変動に追従して伝送特
性を劣化させず、さらに構成が簡単な適応型最尤系列推
定器を実現することができる。
【図１】本願の第１の発明をＭ＝２，Ｎ＝１の場合に適
応した実施例を示す系統図である。
応した実施例を示す系統図である。
【図２】本願の第２の発明をＭ＝２，Ｎ＝１の場合に適
応した実施例を示す系統図である。
応した実施例を示す系統図である。
【図３】本願の第３の発明の変換回路をＭ＝２，Ｎ＝１
の場合に適応した実施例を示す系統図である。
の場合に適応した実施例を示す系統図である。
【図４】本願の第４の発明の変換回路をＭ＝２，Ｎ＝１
の場合に適応した実施例を示す系統図である。
の場合に適応した実施例を示す系統図である。
【図５】本願の第５の発明の通信路インパルスレスポン
ス設定回路をＭ＝２，Ｎ＝１の場合に適応した実施例を
示す系統図である。
ス設定回路をＭ＝２，Ｎ＝１の場合に適応した実施例を
示す系統図である。
【図６】従来の適応型最尤系列推定器を示す系統図であ
る。
る。
【図７】時分割多重された信号のフォーマットを示す図
である。
である。
１００ 最尤系列推定回路 １０１ 通信路インパルスレスポンス推定回路 １０２ 変換回路 １０３ 入力端子 １０４ 出力端子 ２００〜２０２ 入力端子 ２０３〜２０５ 電力検出回路 ２０６，２０７ 加算回路 ２０８ 最大値検出回路 ２０９ 制御回路 ２１０ スイッチ ２１１，２１２ 出力端子 ３００ 最尤系列推定回路 ３０１ 通信路インパルスレスポンス推定回路 ３０２ 変換回路 ３０３ 入力端子 ３０４ 出力端子 ３０５ タイミング制御回路 ３０６ スイッチ ３０７ トレーニング系列発生回路 ４００〜４０２及び４０９ 入力端子 ４０３〜４０５ 電力検出回路 ４０６，４０７ 加算回路 ４０８ 通信路インパルスレスポンス設定回路 ４１０ 制御回路 ４１０ スイッチ ４１１，４１２ 出力端子 ５００〜５０２ 入力端子 ５０３ 出力端子 ５０４ 最大値検出回路 ５０５，５０６ 積分回路 ６００ Ｋ個のチャネルが多重されたフレーム ６０１ 各チャネルの構成である。 １０００ 最尤系列推定回路 １００１ 通信路インパルスレスポンス推定回路 １００２ 入力端子 １００３ 出力端子
Claims (5)
- 【請求項１】 適応型最尤系列推定器において、 ａ）受信信号と長さがＮ＋１の通信路インパルスレスポ
ンスの推定ベクトルである通信路インパルスレスポンス
推定ベクトル１を入力して、前記受信信号を等化して判
定結果を出力する、前記受信信号がＮ個のシンボルから
の符号間干渉による歪が生じることを前提として構成さ
れた最尤系列推定回路と、 ｂ）前記受信信号と前記判定結果を入力として、Ｍ（０
〈Ｎ〈Ｍ）個のシンボルからの符号間干渉成分を生じさ
せる、長さがＭ＋１の通信路インパルスレスポンスの推
定ベクトルである通信路インパルスレスポンス推定ベク
トル２を出力する通信路インパルスレスポンス推定回路
と、 ｃ）前記通信路インパルスレスポンス推定ベクトル２を
入力し、長さがＭ＋１である前記通信路インパルスレス
ポンス推定ベクトル２を、長さがＮ＋１である前記通信
路インパルスレスポンス推定ベクトル１に変換して出力
する変換回路とを有すること特徴とする適応型最尤系列
推定器。 - 【請求項２】 適応型最尤系列推定器において、 ａ）トレーニング系列部とデータ系列部から構成される
バースト上の受信信号と長さがＮ＋１の通信路インパル
スレスポンスの推定ベクトルである通信路インパルスレ
スポンス推定ベクトル１を入力して、前記受信信号を等
化して判定結果を出力する、前記受信信号がＮ個のシン
ボルからの符号間干渉による歪が生じることを前提とし
て構成された最尤系列推定回路と、 ｂ）前記バースト上の受信信号を入力して、前記バース
ト上の受信信号から前記トレーニング系列部の始まりと
前記トレーニング系列部の終了を検出し、前記バースト
上の受信信号のうちトレーニング系列部の処理が行なわ
れている間は、トレーニング系列部処理中を示す制御信
号を出力するタイミング制御回路と、 ｃ）前記トレーニング系列部処理中を示す制御信号を入
力し、前記トレーニング系列処理中の制御信号が入力さ
れている間は、前記トレーニング系列部の送信パターン
を出力するトレーニング系列パターン発生回路と、 ｄ）前記最尤系列推定回路の出力、前記トレーニング系
列パターン発生回路の出力及び前記トレーニング系列処
理中の制御信号を入力し、トレーニング系列処理中は前
記トレーニング系列パターン発生回路からの入力を出力
し、トレーニング系列処理中以外の場合には前記最尤系
列推定回路の入力を出力するスイッチと、 ｅ）前記バースト上の受信信号と前記スイッチの出力を
入力として、Ｍ（０〈Ｎ〈Ｍ）個のシンボルからの符号
間干渉成分を生じさせる、長さがＭ＋１の通信路インパ
ルスレスポンスの推定ベクトルである通信路インパルス
レスポンス推定ベクトル２を出力する通信路インパルス
レスポンス推定回路と、 ｆ）前記通信路インパルスレスポンス推定ベクトル２と
前記トレーニング系列処理中の制御信号を入力し、長さ
がＭ＋１である前記通信路インパルスレスポンス推定ベ
クトル２を、長さがＮ＋１である前記通信路インパルス
レスポンス推定ベクトル１に変換して出力する変換回路
とを有することを特徴とする適応型最尤系列推定器。 - 【請求項３】 請求項１記載の変換回路において、 ａ）請求項１記載の通信路インパルスレスポンス推定ベ
クトル2,(h(0),h(1),…,h(M)), のＭ＋１個の要素を入
力として、それぞれの要素の電力を求めて、通信路イン
パルスレスポンス電力推定ベクトル2,(P(h(0)),P(h
(1)), …,P(h(M))),を出力するＭ＋１個の電力検出回路
群と、 ｂ）前記通信路インパルスレスポンス電力推定ベクトル
2,(P(h(0)),P(h(1)),…,P(h(M))),から、全ての連続す
るＮ＋１，（０〈Ｎ〈Ｍ）個の要素の組み合わせを入力
として、それぞれに入力された前記Ｎ＋１個の要素の和
を求めるＭ−Ｎ＋１個の加算回路群と、 ｃ）前記Ｍ−Ｎ＋１個の加算回路群の出力を入力して最
大値を求め、前記Ｍ−Ｎ＋１個の加算回路群の中から、
前記最大値を与える加算回路の識別子を出力する最大値
検出回路と、 ｄ）前記加算回路の識別子を入力し、前記識別子によっ
て識別された加算回路に信号を供給するＮ＋１個の電力
検出回路群を求め、請求項１記載の通信路インパルスレ
スポンス推定ベクトル２の要素のうち、前記識別された
加算回路に信号を供給するＮ＋１個の電力検出回路群に
入力されるＮ＋１個の要素を選択する制御信号を出力す
る制御回路と、 ｅ）前記制御信号と請求項１記載の通信路インパルスレ
スポンス推定ベクトル２のＭ＋１個の各要素を入力し
て、前記制御信号に基づいて、前記識別された加算回路
に信号を供給するＮ＋１個の電力検出回路群に入力され
るＮ＋１個の要素を選択して、請求項１記載の通信路イ
ンパルスレスポンス推定ベクトル１として出力するスイ
ッチとを有することを特徴とする請求項１記載の適応型
最尤系列推定器。 - 【請求項４】 請求項２記載の変換回路において、 ａ）請求項２記載の通信路インパルスレスポンス推定ベ
クトル2,(h(0),h(1),…,h(M)), のＭ＋１個の要素を入
力として、それぞれの要素の電力を求めて、通信路イン
パルスレスポンスを電力推定ベクトル2,(P(h(0)),P(h
(1)), …,P(h(M))),を出力するＭ＋１個の電力検出回路
群と、 ｂ）前記通信路インパルスレスポンス電力推定ベクトル
2,(P(h(0)),P(h(1)),…,P(h(M))),から、全ての連続す
るＮ＋１，（Ｎ〈Ｍ）個の要素の組み合わせを入力とし
て、それぞれに入力された前記Ｎ＋１個の要素の和を求
めるＭ−Ｎ＋１個の加算回路群と、 ｃ）前記Ｍ−Ｎ＋１個の加算回路群の出力と請求項２記
載のトレーニング系列部処理中を示す制御信号を入力
し、前記Ｍ−Ｎ＋１個の加算回路群の中から選択すべき
加算回路を検出し、前記選択すべき加算回路の識別子を
出力する通信路インパルスレスポンス設定回路と、 ｄ）前記選択すべき加算回路の識別子を入力し、前記選
択された加算回路に信号を供給するＮ＋１個の電力検出
回路群を求め、請求項２記載の通信路インパルスレスポ
ンス推定ベクトル２の要素のうち、前記識別された加算
回路に信号を供給するＮ＋１個の電力検出回路群に入力
されるＮ＋１個の要素を選択する制御信号を出力する制
御回路と、 ｅ）前記制御信号と請求項２記載の通信路インパルスレ
スポンス推定ベクトル２のＭ＋１個の各要素を入力し
て、前記制御信号に基づいて請求項２記載の通信路イン
パルスレスポンス推定ベクトル２のＭ＋１個の要素から
Ｎ＋１個の要素を選択して、請求項２記載の通信路イン
パルスレスポンス推定ベクトル１として出力するスイッ
チとを有することを特徴とする請求項２記載の適応型最
尤系列推定器。 - 【請求項５】 請求項４記載の通信路インパルスレスポ
ンス設定回路において、 ａ）請求項４記載のＭ−Ｎ＋１個の加算回路群の出力と
請求項２記載のトレーニング系列処理中の制御信号を入
力し、トレーニング系列処理中の場合には、請求項４記
載のＭ−Ｎ＋１個の加算回路群のそれぞれの出力を積分
して出力するＭ−Ｎ＋１個の積分回路群と、 ｂ）請求項２記載のトレーニング系列処理中の制御信号
と前記Ｍ−Ｎ＋１個の積分回路群の出力を入力して、ト
レーニング系列の処理が終了したときに、前記Ｍ−Ｎ＋
１個の積分回路群の出力の中の最大値を求め、請求項４
記載のＭ−Ｎ＋１個の加算回路群の中から前記最大値を
出力する積分回路に信号を供給する加算回路の識別子を
請求項４記載の選択すべき加算回路の識別子として出力
する最大値検出回路とを有することを特徴とする請求項
２記載の適応型最尤系列推定器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326657A JP2571008B2 (ja) | 1993-12-24 | 1993-12-24 | 適応型最尤系列推定器 |
| US08/361,184 US5673288A (en) | 1993-12-24 | 1994-12-21 | System and method for adaptive maximum likelihood sequence estimation |
| CA002138697A CA2138697C (en) | 1993-12-24 | 1994-12-21 | System and method for adaptive maximum likelihood sequence estimation |
| AU81685/94A AU684856B2 (en) | 1993-12-24 | 1994-12-22 | System and method for adaptive maximum likelihood sequence estimation |
| EP94309815A EP0660543A3 (en) | 1993-12-24 | 1994-12-23 | Adaptive maximum likelihood sequence estimation system and method. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326657A JP2571008B2 (ja) | 1993-12-24 | 1993-12-24 | 適応型最尤系列推定器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183838A JPH07183838A (ja) | 1995-07-21 |
| JP2571008B2 true JP2571008B2 (ja) | 1997-01-16 |
Family
ID=18190220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5326657A Expired - Lifetime JP2571008B2 (ja) | 1993-12-24 | 1993-12-24 | 適応型最尤系列推定器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5673288A (ja) |
| EP (1) | EP0660543A3 (ja) |
| JP (1) | JP2571008B2 (ja) |
| AU (1) | AU684856B2 (ja) |
| CA (1) | CA2138697C (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19545473C2 (de) * | 1995-12-06 | 1998-03-12 | Kommunikations Elektronik | Verfahren zur digitalen Nachrichtenübertragung über ein elektrisches Kabel |
| EP0792051A3 (de) * | 1996-02-23 | 1999-07-07 | Ascom Tech Ag | Verfahren für die kohärente Demodulation eines Empfangssignals |
| EP0876719B1 (en) * | 1996-11-13 | 2005-03-16 | Nokia Corporation | Method, transmitter and receiver for transmitting training signals in a tdma transmission system |
| US6278744B1 (en) | 1996-11-15 | 2001-08-21 | Conexant Systems, Inc. | System for controlling and shaping the spectrum and redundancy of signal-point limited transmission |
| US6192087B1 (en) | 1996-11-15 | 2001-02-20 | Conexant Systems, Inc. | Method and apparatus for spectral shaping in signal-point limited transmission systems |
| US5933768A (en) * | 1997-02-28 | 1999-08-03 | Telefonaktiebolaget L/M Ericsson | Receiver apparatus, and associated method, for receiving a receive signal transmitted upon a channel susceptible to interference |
| US6628706B1 (en) * | 1999-12-06 | 2003-09-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for transforming a channel estimate |
| US6963546B2 (en) * | 2000-03-15 | 2005-11-08 | Interdigital Technology Corp. | Multi-user detection using an adaptive combination of joint detection and successive interface cancellation |
| US7010069B2 (en) * | 2000-12-04 | 2006-03-07 | Trellisware Technologies, Inc. | Method for co-channel interference identification and mitigation |
| JP4679768B2 (ja) * | 2001-08-31 | 2011-04-27 | 三菱電機株式会社 | 軟判定復号装置及び軟判定復号方法 |
| US8385435B2 (en) * | 2006-02-09 | 2013-02-26 | Broadcom Corporation | Measuring interference and noise power using non-content burst periods |
| JP5003147B2 (ja) * | 2006-12-26 | 2012-08-15 | ソニー株式会社 | 信号処理装置および信号処理方法、並びにプログラム |
| JP5428387B2 (ja) * | 2009-02-26 | 2014-02-26 | Ｋｄｄｉ株式会社 | データ伝送方法及びシステム、並びにデータ受信方法及び装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2545614B2 (ja) * | 1989-09-20 | 1996-10-23 | 富士通株式会社 | 自動等化器のタップ係数保護方式 |
| DE69124413T2 (de) * | 1990-03-30 | 1997-06-05 | Nec Corp | Adaptives System zur Schätzung der Kanalimpulsantwort durch Maximalwahrscheinlichkeitssequenzschätzung |
| JP2551210B2 (ja) * | 1990-07-17 | 1996-11-06 | 日本電気株式会社 | 適応等化装置 |
| JP2621685B2 (ja) * | 1991-05-29 | 1997-06-18 | 日本電気株式会社 | 適応型最尤系列推定装置 |
| US5303263A (en) * | 1991-06-25 | 1994-04-12 | Oki Electric Industry Co., Ltd. | Transmission channel characteristic equalizer |
| US5263026A (en) * | 1991-06-27 | 1993-11-16 | Hughes Aircraft Company | Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver |
| JPH0563605A (ja) * | 1991-08-30 | 1993-03-12 | Nec Corp | 適応型最尤系列推定受信器 |
| JP2605566B2 (ja) * | 1992-12-25 | 1997-04-30 | 日本電気株式会社 | 適応型等化器 |
| JPH07123257B2 (ja) * | 1992-12-25 | 1995-12-25 | 日本電気株式会社 | ディジタルデータ復調装置 |
-
1993
- 1993-12-24 JP JP5326657A patent/JP2571008B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-21 US US08/361,184 patent/US5673288A/en not_active Expired - Fee Related
- 1994-12-21 CA CA002138697A patent/CA2138697C/en not_active Expired - Fee Related
- 1994-12-22 AU AU81685/94A patent/AU684856B2/en not_active Ceased
- 1994-12-23 EP EP94309815A patent/EP0660543A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0660543A2 (en) | 1995-06-28 |
| US5673288A (en) | 1997-09-30 |
| EP0660543A3 (en) | 1996-12-18 |
| AU8168594A (en) | 1995-06-29 |
| CA2138697C (en) | 1999-08-17 |
| AU684856B2 (en) | 1998-01-08 |
| JPH07183838A (ja) | 1995-07-21 |
| CA2138697A1 (en) | 1995-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2571008B2 (ja) | 適応型最尤系列推定器 | |
| JP2795935B2 (ja) | 最尤系列推定装置 | |
| EP0535403B1 (en) | Reception of TDMA digital data signal with compensation for channel variations | |
| US5465276A (en) | Method of forming a channel estimate for a time-varying radio channel | |
| JP4555403B2 (ja) | ディジタル伝送装置の受信機のための状態削減シーケンス推定法によるイコライザ | |
| EP0716513A1 (en) | Diversity receiver in which reception characteristics can be improved | |
| JP3443113B2 (ja) | 無線受信装置及び無線受信方法 | |
| JP3237827B2 (ja) | 無線データ通信端末 | |
| US7133476B2 (en) | Apparatus and methods for suppression of interference among disparately-modulated signals | |
| JP3270289B2 (ja) | 判定帰還形等化器 | |
| JP2000049662A (ja) | Ｃｄｍａ受信装置における復調回路 | |
| JPH0131810B2 (ja) | ||
| US6754291B1 (en) | Method and device of outputting demodulation result in soft-decision decoding and receiver | |
| JP2611557B2 (ja) | 判定帰還形自動等化器 | |
| JPWO2006092830A1 (ja) | 受信装置 | |
| US20020094041A1 (en) | Maximum likelihood detection method using a sequence estimation receiver | |
| US6292510B1 (en) | Automatic equalization method and automatic equalizer | |
| US6956916B1 (en) | Delayed decision feedback sequence estimation diversity receiver | |
| JPH06216806A (ja) | 誤り訂正伝送装置 | |
| TWI463809B (zh) | 通訊系統及執行通訊系統中聯合偵測之方法 | |
| KR20020059848A (ko) | 수신 장치, 기지국 장치, 통신 단말 장치 및 수신 방법 | |
| JP2000022771A (ja) | フォールバックモードにおける受信方法および受信器 | |
| JPH118575A (ja) | 最尤系列推定受信装置 | |
| JP2706481B2 (ja) | データ伝送装置 | |
| JP2518502B2 (ja) | 等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960903 |