JP2551210B2 - 適応等化装置 - Google Patents
適応等化装置Info
- Publication number
- JP2551210B2 JP2551210B2 JP2188320A JP18832090A JP2551210B2 JP 2551210 B2 JP2551210 B2 JP 2551210B2 JP 2188320 A JP2188320 A JP 2188320A JP 18832090 A JP18832090 A JP 18832090A JP 2551210 B2 JP2551210 B2 JP 2551210B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impulse response
- transmission path
- adaptive equalization
- adaptive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、符号間干渉のある伝送路を介してディジタ
ル信号を受信する受信機の適応等化装置に関するもので
ある。
ル信号を受信する受信機の適応等化装置に関するもので
ある。
（従来の技術） 従来、適応等化装置においては、受信信号と適応等化
回路の判定出力との自乗誤差または誤差の最大値が最小
となるように適応等化回路中のトランスバーサルフィル
タのタップ係数を計算し、更新設定していた。以下に従
来の適応等化装置として第７図に判定帰還形等化器（以
下DFEとする）を例にとって説明する。第７図のDFEの主
な構成要素は、（Ｋ＋Ｌ＋１）個のタップ係数乗算器71
0（以下、c1（ｉ＝−K,…,L））を持つ前方等化器702
（以下FEとする）と、Ｍ個のタップ係数乗算器713（以
下、dl（ｌ＝1,…,M））を持つ後方等化器704（以下BE
とする）と、判定器705である。
回路の判定出力との自乗誤差または誤差の最大値が最小
となるように適応等化回路中のトランスバーサルフィル
タのタップ係数を計算し、更新設定していた。以下に従
来の適応等化装置として第７図に判定帰還形等化器（以
下DFEとする）を例にとって説明する。第７図のDFEの主
な構成要素は、（Ｋ＋Ｌ＋１）個のタップ係数乗算器71
0（以下、c1（ｉ＝−K,…,L））を持つ前方等化器702
（以下FEとする）と、Ｍ個のタップ係数乗算器713（以
下、dl（ｌ＝1,…,M））を持つ後方等化器704（以下BE
とする）と、判定器705である。
一般に、伝送路による符号間干渉は伝送路のインパル
ス応答を用いて表現できる。いま、送信シンボル系列を
｛an｝（ｎ＝−∞，…，＋∞）、伝送路のインパルス応
答の離散値を｛hk｝とすると、入力端子701からFE702に
入力する受信信号のサンプル値rnは、式（１）のように
表わせる。ここでは、伝送路インパルス応答系列の各値
が実数の場合について説明するが、複素数の場合も同様
である。
ス応答を用いて表現できる。いま、送信シンボル系列を
｛an｝（ｎ＝−∞，…，＋∞）、伝送路のインパルス応
答の離散値を｛hk｝とすると、入力端子701からFE702に
入力する受信信号のサンプル値rnは、式（１）のように
表わせる。ここでは、伝送路インパルス応答系列の各値
が実数の場合について説明するが、複素数の場合も同様
である。
DFEの判定出力がｎの時は、FE702のセンタータップ
coにはrnが位置し、FE702の各タップ上に入力側から順
に、rn+k,…,ro,…,rn-Lとして受信信号が分布する。し
たがって、判定器705に入力するynは式（２）で示され
る。
coにはrnが位置し、FE702の各タップ上に入力側から順
に、rn+k,…,ro,…,rn-Lとして受信信号が分布する。し
たがって、判定器705に入力するynは式（２）で示され
る。
判定器705の入出力間の誤差信号εｎは式（３）で与
えられる。
えられる。
εｎ＝yn−ｎ …（３） DFEが最小平均自乗誤差（LMSE）性を満たす等化器と
して働くためには、式（３）の誤差信号εｎの自乗平均
値ξ＝Ｅ［εn 2］（Ｅは期待値をとる演算子）が最小と
なるようにFE702およびBE704のタップ係数が設定される
必要がある。したがって、式（４）のように、FE702,BE
704の各タップ係数をそれぞれのタップ係数によるξの
偏微分値が０となるように設定する必要がある。
して働くためには、式（３）の誤差信号εｎの自乗平均
値ξ＝Ｅ［εn 2］（Ｅは期待値をとる演算子）が最小と
なるようにFE702およびBE704のタップ係数が設定される
必要がある。したがって、式（４）のように、FE702,BE
704の各タップ係数をそれぞれのタップ係数によるξの
偏微分値が０となるように設定する必要がある。
送信系列｛an｝は独立かつ同一の確率分布のもと（i.
i.d.）に発生し、理想状態ではDFEの判定出力は送信系
列と一致すると仮定する。このとき、式（４）を行列で
表現した式（５）の方程式は、正規方程式あるいはウィ
ナー・ホップ（Wiener−Hopf）方程式と呼ばれる（コー
ワン、グラント著、アダプティブ フィルターズ，プレ
ンティス・ホール、1985）。
i.d.）に発生し、理想状態ではDFEの判定出力は送信系
列と一致すると仮定する。このとき、式（４）を行列で
表現した式（５）の方程式は、正規方程式あるいはウィ
ナー・ホップ（Wiener−Hopf）方程式と呼ばれる（コー
ワン、グラント著、アダプティブ フィルターズ，プレ
ンティス・ホール、1985）。
ここで、Ｔは転置を示し、タップ係数は次のタップ係
数ベクトルとして示される。
数ベクトルとして示される。
copt T＝［c-K,…,cO,…,c+L］ …（６） dopt T＝［d1,…,dM］ …（７） また、式（５）左辺の小行列Ｒを含む（Ｎ＋Ｍ）×
（Ｎ＋Ｍ）の行列はDFE全体に対する相関行列である。
ここで、 ただし、 Rij＝Ｅ［rn-irn-j］ …（９） HO＝［Ｅ［rn+Kan］…Ｅ［rn-Lan］］Ｔ …（10） とする。
（Ｎ＋Ｍ）の行列はDFE全体に対する相関行列である。
ここで、 ただし、 Rij＝Ｅ［rn-irn-j］ …（９） HO＝［Ｅ［rn+Kan］…Ｅ［rn-Lan］］Ｔ …（10） とする。
従来、適応等化のためのタップ係数の修正は、タップ
係数計算回路707において式（12），（13）で表される
ようなLMS（least mean square）アルゴリズムを用いて
行われることが多い。ここで、時刻nTでのタップ係数セ
ット｛ci（ｎ）｝，｛dl（ｎ）｝は、第７図の判定器70
5の入出力間の差εｎによりシンボル毎に逐次算出して
いるとする。
係数計算回路707において式（12），（13）で表される
ようなLMS（least mean square）アルゴリズムを用いて
行われることが多い。ここで、時刻nTでのタップ係数セ
ット｛ci（ｎ）｝，｛dl（ｎ）｝は、第７図の判定器70
5の入出力間の差εｎによりシンボル毎に逐次算出して
いるとする。
ci（ｎ＋１）＝ci（ｎ）−μεnrn-i （ｉ＝−K,…,0,…，＋Ｌ） …（12） dl（ｎ＋１）＝dl（ｎ）−νεｎ n-l （ｌ＝1,…,M） …（13） ここで、タップ修正係数μおよびνを収束範囲内に設
定することにより、LMSアルゴリズムで得られるタップ
係数は式（５）の正規方程式の解に収束する。収束に要
する時間をtconvとすると、その時間tconvと受信信号の
自己相関関数行列Ｒの固有値の最小値λminとは式（1
4）の関係にある（コーワン、グラント著、アダプティ
ブ フィルターズ，プレンティス・ホール、1985）。
定することにより、LMSアルゴリズムで得られるタップ
係数は式（５）の正規方程式の解に収束する。収束に要
する時間をtconvとすると、その時間tconvと受信信号の
自己相関関数行列Ｒの固有値の最小値λminとは式（1
4）の関係にある（コーワン、グラント著、アダプティ
ブ フィルターズ，プレンティス・ホール、1985）。
（発明が解決しようとする課題） しかしながら、従来の適応等化装置では、伝送路の符
号間干渉の状態により受信信号の自己相関関数行列Ｒの
固有値が小さくなる場合が存在し、そのような場合に適
応等化装置内で用いるトランスバーサルフィルタのタッ
プ係数の収束が式（14）に示されるように、非常に遅く
なるという欠点があった。
号間干渉の状態により受信信号の自己相関関数行列Ｒの
固有値が小さくなる場合が存在し、そのような場合に適
応等化装置内で用いるトランスバーサルフィルタのタッ
プ係数の収束が式（14）に示されるように、非常に遅く
なるという欠点があった。
そこで本発明の目的は、符号間干渉のある伝送路を介
して受信する信号を適応等化する適応等化装置におい
て、伝送路の符号間干渉の状態によらず常に一定の時間
で、適応等化装置内で用いるトランスバーサルフィルタ
のタップ係数を正確に更新設定する適応等化装置を提供
することにある。
して受信する信号を適応等化する適応等化装置におい
て、伝送路の符号間干渉の状態によらず常に一定の時間
で、適応等化装置内で用いるトランスバーサルフィルタ
のタップ係数を正確に更新設定する適応等化装置を提供
することにある。
（課題を解決するための手段） 本発明に係る第１の適応等化装置は、符号間干渉のあ
る伝送路を介して受信する信号を適応等化する適応等化
装置であって、 トランスバーサルフィルタでなり前記受信信号を入力
する適応等化回路と、該適応等化回路の出力信号と前記
受信信号とから前記伝送路のインパルス応答を推定する
伝送路インパルス応答推定回路と、該伝送路インパルス
応答推定回路により推定された伝送路インパルス応答と
前記適応等化回路内の前記トランスバーサルフィルタの
タップ係数で定まる正規方程式で解く正規方程式計算回
路とを有し、 前記適応等化回路内の前記トランスバーサルフィルタ
のタップ係数を前記正規方程式計算回路において求めた
タップ係数の解で更新設定することを特徴とする。
る伝送路を介して受信する信号を適応等化する適応等化
装置であって、 トランスバーサルフィルタでなり前記受信信号を入力
する適応等化回路と、該適応等化回路の出力信号と前記
受信信号とから前記伝送路のインパルス応答を推定する
伝送路インパルス応答推定回路と、該伝送路インパルス
応答推定回路により推定された伝送路インパルス応答と
前記適応等化回路内の前記トランスバーサルフィルタの
タップ係数で定まる正規方程式で解く正規方程式計算回
路とを有し、 前記適応等化回路内の前記トランスバーサルフィルタ
のタップ係数を前記正規方程式計算回路において求めた
タップ係数の解で更新設定することを特徴とする。
また本発明に係る第２の適応等化装置は、符号間干渉
のある伝送路を介して受信する信号を適応等化する適応
等化装置であって、 トランスバーサルフィルタでなり前記受信信号を入力
する適応等化回路と、予め定められたトレーニング系列
を出力するトレーニング系列発生回路と、該トレーニン
グ系列発生回路のトレーニング系列と前記適応等化回路
の出力信号とを入力し、トレーニング中は前記トレーニ
ング系列を、トレーニング終了後は前記適応等化回路の
出力信号を出力するように切り替え制御を行う切り替え
回路と、該切り替え回路の出力信号と前記受信信号とか
ら伝送路のインパルス応答を推定する伝送路インパルス
応答推定回路と、該伝送路インパルス応答推定回路によ
り推定された伝送路インパルス応答と前記適応等化回路
内の前記トランスバーサルフィルタのタップ係数とで定
まる正規方程式を解く正規方程式計算回路とを有し、 前記適応等化回路内の前記トランスバーサルフィルタ
のタップ係数を前記正規方程式計算回路において求めた
タップ係数の解で更新設定することを特徴とする。
のある伝送路を介して受信する信号を適応等化する適応
等化装置であって、 トランスバーサルフィルタでなり前記受信信号を入力
する適応等化回路と、予め定められたトレーニング系列
を出力するトレーニング系列発生回路と、該トレーニン
グ系列発生回路のトレーニング系列と前記適応等化回路
の出力信号とを入力し、トレーニング中は前記トレーニ
ング系列を、トレーニング終了後は前記適応等化回路の
出力信号を出力するように切り替え制御を行う切り替え
回路と、該切り替え回路の出力信号と前記受信信号とか
ら伝送路のインパルス応答を推定する伝送路インパルス
応答推定回路と、該伝送路インパルス応答推定回路によ
り推定された伝送路インパルス応答と前記適応等化回路
内の前記トランスバーサルフィルタのタップ係数とで定
まる正規方程式を解く正規方程式計算回路とを有し、 前記適応等化回路内の前記トランスバーサルフィルタ
のタップ係数を前記正規方程式計算回路において求めた
タップ係数の解で更新設定することを特徴とする。
さらに本発明に係る第３の適応等化装置は、符号間干
渉のある伝送路を介して受信する信号を適応等化する適
応等化装置であって、 トランスバーサルフィルタでなり前記受信信号を入力
する適応等化回路と、予め定められたトレーニング系列
を出力するトレーニング系列発生回路と、該トレーニン
グ系列発生回路のトレーニング系列と前記適応等化回路
の出力信号とを入力し、トレーニング中は前記トレーニ
ング系列を、トレーニング終了後は前記適応等化回路の
出力信号を出力するように切り替え制御を行う切り替え
回路と、該切り替え回路の出力信号と前記受信信号とか
ら伝送路のインパルス応答を推定する伝送路インパルス
応答推定回路と、該伝送路インパルス応答推定回路から
出力される伝送路インパルス応答をシンボル伝送間隔Ｔ
よりも長い時間T1の間隔でサンプルする間引き回路と、
該間引き回路より出力される伝送路インパルス応答と前
記適応等化回路内の前記トランスバーサルフィルタのタ
ップ係数とで定まる正規方程式を前記時間T1以内に解く
正規方程式計算回路とを有し、 前記適応等化回路内の前記トランスバーサルフィルタ
のタップ係数を前記正規方程式計算回路において求めた
タップ係数の解で前記時間T1ごとに更新設定することを
特徴とする。
渉のある伝送路を介して受信する信号を適応等化する適
応等化装置であって、 トランスバーサルフィルタでなり前記受信信号を入力
する適応等化回路と、予め定められたトレーニング系列
を出力するトレーニング系列発生回路と、該トレーニン
グ系列発生回路のトレーニング系列と前記適応等化回路
の出力信号とを入力し、トレーニング中は前記トレーニ
ング系列を、トレーニング終了後は前記適応等化回路の
出力信号を出力するように切り替え制御を行う切り替え
回路と、該切り替え回路の出力信号と前記受信信号とか
ら伝送路のインパルス応答を推定する伝送路インパルス
応答推定回路と、該伝送路インパルス応答推定回路から
出力される伝送路インパルス応答をシンボル伝送間隔Ｔ
よりも長い時間T1の間隔でサンプルする間引き回路と、
該間引き回路より出力される伝送路インパルス応答と前
記適応等化回路内の前記トランスバーサルフィルタのタ
ップ係数とで定まる正規方程式を前記時間T1以内に解く
正規方程式計算回路とを有し、 前記適応等化回路内の前記トランスバーサルフィルタ
のタップ係数を前記正規方程式計算回路において求めた
タップ係数の解で前記時間T1ごとに更新設定することを
特徴とする。
（作用） 本発明に係る第１の適応等化装置は、適応等化回路内
のトランスバーサルフィルタのタップ係数の更新設定
を、従来の適応等化装置のように適応等化回路内の判定
器における誤差信号εに基づいてではなく、正規方程式
の直接解法により求めたタップ係数の解に基づいて行う
ことを特徴とする。また、正規方程式の直接解法の際、
伝送路インパルス応答の推定を介して行うところに特徴
がある。
のトランスバーサルフィルタのタップ係数の更新設定
を、従来の適応等化装置のように適応等化回路内の判定
器における誤差信号εに基づいてではなく、正規方程式
の直接解法により求めたタップ係数の解に基づいて行う
ことを特徴とする。また、正規方程式の直接解法の際、
伝送路インパルス応答の推定を介して行うところに特徴
がある。
いま、受信信号rnを式（１）のように伝送路インパル
ス応答｛hk｝と送信系列anで表現すれば、正規方程式
（５）は式（15）のように変形できる。ここで、適応等
化回路に用いる等化器として第６図のようなDFEを仮定
する。第６図のDFEと第７図のDFEとの本質的な違いは、
判定器の有無、タップ係数計算方法（回路）である。
ス応答｛hk｝と送信系列anで表現すれば、正規方程式
（５）は式（15）のように変形できる。ここで、適応等
化回路に用いる等化器として第６図のようなDFEを仮定
する。第６図のDFEと第７図のDFEとの本質的な違いは、
判定器の有無、タップ係数計算方法（回路）である。
ここで、式（15）に表れる行列A,H,H0は、それぞれ以
下のように伝送路インパルス応答｛hk｝のみで表すこと
ができる。
下のように伝送路インパルス応答｛hk｝のみで表すこと
ができる。
ただし、 H0＝［h+K…h-L］Ｔ …（18） よって、正規方程式（15）は伝送路インパルス応答と
適応等化回路のタップ係数のみで表現できる。したがっ
て、インパルス応答推定回路により伝送路インパルス応
答を推定できれば、正規方程式の直接解法により適応等
化回路のタップ係数を求めることができる。これが本発
明に係る第１の適応等化装置の原理である。
適応等化回路のタップ係数のみで表現できる。したがっ
て、インパルス応答推定回路により伝送路インパルス応
答を推定できれば、正規方程式の直接解法により適応等
化回路のタップ係数を求めることができる。これが本発
明に係る第１の適応等化装置の原理である。
インパルス応答｛hk｝は、受信信号rnと出力信号ｎ
とを用いて、次のような方法により求めることができ
る。
とを用いて、次のような方法により求めることができ
る。
１）受信信号と適応等化回路の出力信号との相関から求
める方法 （送信系列｛an｝が独立かつ同一の確率分布のもと
（i.i.d.）に発生することを利用すると、Ｅ［ri・
ｎ］Ｅ［ri・an］＝h1-n）、 ２）適応等化回路の出力信号を入力とするトランスバー
サルフィルタにより受信信号レプリカを作成し、受信信
号との誤差を求め、その誤差に基づきインパルス応答を
計算する方法、 これら２つの方法は、伝送路インパルス応答推定回路
を具体的に実現する方法である。
める方法 （送信系列｛an｝が独立かつ同一の確率分布のもと
（i.i.d.）に発生することを利用すると、Ｅ［ri・
ｎ］Ｅ［ri・an］＝h1-n）、 ２）適応等化回路の出力信号を入力とするトランスバー
サルフィルタにより受信信号レプリカを作成し、受信信
号との誤差を求め、その誤差に基づきインパルス応答を
計算する方法、 これら２つの方法は、伝送路インパルス応答推定回路
を具体的に実現する方法である。
以上の方法では、、伝送路上の雑音が大きく、判定出
力の誤りが少なくない場合、伝送路インパルス応答推定
回路の推定が正しく行われず、ひいては適応等化回路の
初期引き込みに時間がかかるという欠点がある。これ
は、あらかじめ定めた受信側も既知の固定パターンであ
るトレーニング系列を送出し、そのパターンを送出する
間に初期引き込みを行うようにすれば収束が安定的に行
われて前記欠点が解決される。本発明に係る第２の適応
等化装置は、トレーニング系列発生回路を備えることに
よりこれを実現する。
力の誤りが少なくない場合、伝送路インパルス応答推定
回路の推定が正しく行われず、ひいては適応等化回路の
初期引き込みに時間がかかるという欠点がある。これ
は、あらかじめ定めた受信側も既知の固定パターンであ
るトレーニング系列を送出し、そのパターンを送出する
間に初期引き込みを行うようにすれば収束が安定的に行
われて前記欠点が解決される。本発明に係る第２の適応
等化装置は、トレーニング系列発生回路を備えることに
よりこれを実現する。
また、正規方程式（15）の直接解法を行う場合、従来
の適応等化装置に比べ演算量が大幅に増大するという欠
点がある。そのため、高速伝送時には演算量の問題によ
り正規方程式計算がシンボル伝送間隔以内に終了しない
という問題が生じる。本発明に係る第３の適応等化装置
は、間引き回路を備えることにより伝送路インパルス応
答を時間的に間引き、正規方程式計算をシンボル間隔Ｔ
ではなく、それより長い時間間隔T1で行うことを特徴と
する装置である。これにより、正規方程式計算回路はT1
時間以内に正規方程式の計算を終了すればよいことにな
る。したがって、シンボル伝送時間間隔Ｔ以内に計算す
る場合に比べ、等価的に単位時間当りの演算量をT/T1に
減少させることができる。
の適応等化装置に比べ演算量が大幅に増大するという欠
点がある。そのため、高速伝送時には演算量の問題によ
り正規方程式計算がシンボル伝送間隔以内に終了しない
という問題が生じる。本発明に係る第３の適応等化装置
は、間引き回路を備えることにより伝送路インパルス応
答を時間的に間引き、正規方程式計算をシンボル間隔Ｔ
ではなく、それより長い時間間隔T1で行うことを特徴と
する装置である。これにより、正規方程式計算回路はT1
時間以内に正規方程式の計算を終了すればよいことにな
る。したがって、シンボル伝送時間間隔Ｔ以内に計算す
る場合に比べ、等価的に単位時間当りの演算量をT/T1に
減少させることができる。
（実施例） 第１図は、本発明に係る第１の適応等化装置の一実施
例を示すブロック図である。適応等化回路102は、第６
図に示す等化器でなる。入力端子101に入力する受信信
号は、適応等化回路102と伝送路インパルス応答推定回
路103に供給される。適応等化回路102は、LMSアルゴリ
ズムに代表されるようなあらかじめ定められた適応等化
アルゴリズムにしたがって受信信号の適応等化を行う。
適応等化回路102から出力される信号は出力端子105に出
力されるとともに、伝送路インパルス応答推定回路103
の入力の１つとして供給される。伝送路インパルス応答
推定回路103は、受信信号と適応等化回路102の出力信号
とから伝送路インパルス応答系列を推定する。正規方程
式計算回路104は、この推定された伝送路インパルス応
答に基づき正規方程式（15）を解き、適応等化回路102
のタップ係数を計算する。計算されたタップ係数の値は
適応等化回路102に逐次設定され、安定した適応等化が
行われる。
例を示すブロック図である。適応等化回路102は、第６
図に示す等化器でなる。入力端子101に入力する受信信
号は、適応等化回路102と伝送路インパルス応答推定回
路103に供給される。適応等化回路102は、LMSアルゴリ
ズムに代表されるようなあらかじめ定められた適応等化
アルゴリズムにしたがって受信信号の適応等化を行う。
適応等化回路102から出力される信号は出力端子105に出
力されるとともに、伝送路インパルス応答推定回路103
の入力の１つとして供給される。伝送路インパルス応答
推定回路103は、受信信号と適応等化回路102の出力信号
とから伝送路インパルス応答系列を推定する。正規方程
式計算回路104は、この推定された伝送路インパルス応
答に基づき正規方程式（15）を解き、適応等化回路102
のタップ係数を計算する。計算されたタップ係数の値は
適応等化回路102に逐次設定され、安定した適応等化が
行われる。
第２図は本発明に係る適応等化装置のその他の実施例
を示すブロック図である。本実施例は、第１図の伝送路
インパルス応答推定回路103として相関回路203を用いた
構成となっている。受信信号は適応等化回路202に供給
されるとともに、遅延素子群206に入力される。遅延素
子群206により遅延させられた受信信号r1と、適応等化
回路202の出力信号ｎとの相関を相関器群207により計
算し、電送路インパルス応答系列を推定する。その他の
動作は第１図の実施例と同様である。
を示すブロック図である。本実施例は、第１図の伝送路
インパルス応答推定回路103として相関回路203を用いた
構成となっている。受信信号は適応等化回路202に供給
されるとともに、遅延素子群206に入力される。遅延素
子群206により遅延させられた受信信号r1と、適応等化
回路202の出力信号ｎとの相関を相関器群207により計
算し、電送路インパルス応答系列を推定する。その他の
動作は第１図の実施例と同様である。
第３図は本発明に係る第１の適応等化装置のさらにそ
の他の実施例を示すブロック図である。本実施例と第１
図の実施例との相違は、第１図の伝送路インパルス応答
推定回路103をインパルス応答計算回路303、受信信号レ
プリカ生成回路308、減算器307、遅延回路306とによっ
て構成される回路群で実現していることである。ここ
で、受信信号レプリカ生成回路308は、遅延素子311、タ
ップ係数乗算器310、加算器309によって構成されるトラ
ンスバーサルフィルタである。これは、適応等化回路30
2の出力信号と、インパルス応答計算回路303で求められ
た伝送路インパルス応答推定値系列とタップ係数乗算器
群310で乗算し、乗算結果の総和を加算器309により計算
することで受信信号レプリカを求めている。また、遅延
回路306は、受信信号レプリカ生成回路308の処理時間分
だけ受信信号を遅延させ、受信信号レプリカに時間的に
対応する受信信号を減算器307に供給している。さら
に、インパルス応答計算回路303は、減算器307で求めた
受信信号と受信信号レプリカとの誤差から伝送路インパ
ルス応答推定値を逐次更新し、伝送路インパルス応答を
推定している。
の他の実施例を示すブロック図である。本実施例と第１
図の実施例との相違は、第１図の伝送路インパルス応答
推定回路103をインパルス応答計算回路303、受信信号レ
プリカ生成回路308、減算器307、遅延回路306とによっ
て構成される回路群で実現していることである。ここ
で、受信信号レプリカ生成回路308は、遅延素子311、タ
ップ係数乗算器310、加算器309によって構成されるトラ
ンスバーサルフィルタである。これは、適応等化回路30
2の出力信号と、インパルス応答計算回路303で求められ
た伝送路インパルス応答推定値系列とタップ係数乗算器
群310で乗算し、乗算結果の総和を加算器309により計算
することで受信信号レプリカを求めている。また、遅延
回路306は、受信信号レプリカ生成回路308の処理時間分
だけ受信信号を遅延させ、受信信号レプリカに時間的に
対応する受信信号を減算器307に供給している。さら
に、インパルス応答計算回路303は、減算器307で求めた
受信信号と受信信号レプリカとの誤差から伝送路インパ
ルス応答推定値を逐次更新し、伝送路インパルス応答を
推定している。
第４図は本発明に係る第２の適応等化装置の一実施例
を示すブロック図である。第１図の適応等化装置に、ト
レーニング系列発生回路406と切り替え回路407とを追加
した構成となっている。切り替え回路407は、あらかじ
め定めた期間においてはトレーニング系列発生回路406
から出力されるトレーニング系列を、それ以外のときは
適応等化回路402の出力信号を伝送路インパルス応答推
定回路403に供給するように動作する。トレーニング系
列を使用することで伝送路インパルス応答推定回路403
の正確な推定を保証し、伝送路インパルス応答推定回路
403自身と適応等化回路402の高速初期引き込みを可能と
している。
を示すブロック図である。第１図の適応等化装置に、ト
レーニング系列発生回路406と切り替え回路407とを追加
した構成となっている。切り替え回路407は、あらかじ
め定めた期間においてはトレーニング系列発生回路406
から出力されるトレーニング系列を、それ以外のときは
適応等化回路402の出力信号を伝送路インパルス応答推
定回路403に供給するように動作する。トレーニング系
列を使用することで伝送路インパルス応答推定回路403
の正確な推定を保証し、伝送路インパルス応答推定回路
403自身と適応等化回路402の高速初期引き込みを可能と
している。
第５図は本発明に係る第３の適応等化装置の一実施例
を示すブロック図である。第４図の適応等化装置に、間
引き回路508を正規方程式計算回路504の直前に挿入した
構成となっている。間引き回路508は、伝送路インパル
ス応答推定回路503から出力される伝送路インパルス応
答推定値のうち、シンボル伝送間隔Ｔよりも長い時間間
隔T1ごとの値だけが正規方程式計算回路504に供給され
るように動作する。したがって、正規方程式計算回路50
4は前記時間T1以内に正規方程式計算を終了すればよ
い。適応等化回路502のトランスバーサルフィルタのタ
ップ係数は、正規方程式計算回路504において求めたタ
ップ係数の解で前記時間T1ごとに更新設定される。以上
の実施例では、第１図から第５図に用いる適応等化回路
として、第６図に示すような判定帰還形等化器を用いた
が、これに代えて第６図のFE602のみとするような線形
等化器を用いてもよい。
を示すブロック図である。第４図の適応等化装置に、間
引き回路508を正規方程式計算回路504の直前に挿入した
構成となっている。間引き回路508は、伝送路インパル
ス応答推定回路503から出力される伝送路インパルス応
答推定値のうち、シンボル伝送間隔Ｔよりも長い時間間
隔T1ごとの値だけが正規方程式計算回路504に供給され
るように動作する。したがって、正規方程式計算回路50
4は前記時間T1以内に正規方程式計算を終了すればよ
い。適応等化回路502のトランスバーサルフィルタのタ
ップ係数は、正規方程式計算回路504において求めたタ
ップ係数の解で前記時間T1ごとに更新設定される。以上
の実施例では、第１図から第５図に用いる適応等化回路
として、第６図に示すような判定帰還形等化器を用いた
が、これに代えて第６図のFE602のみとするような線形
等化器を用いてもよい。
（発明の効果） 以上に述べたように、本発明は、符号間干渉のある伝
送路を介して受信する信号を適応等化する適応等化装置
において、伝送路の符号間干渉の状態によらず、常に一
定の時間で適応等化装置内のトランスバーサルフィルタ
のタップ係数を正確に更新設定する適応等化装置を提供
することができる。したがって、本発明は、伝送路変動
の緩やかな地上ディジタルマイクロ波通信において特に
有効である。また、間引き回路を有する構成により、高
速伝送時においても正規方程式直接解法を可能とする適
応等化方式および装置を提供することができる。
送路を介して受信する信号を適応等化する適応等化装置
において、伝送路の符号間干渉の状態によらず、常に一
定の時間で適応等化装置内のトランスバーサルフィルタ
のタップ係数を正確に更新設定する適応等化装置を提供
することができる。したがって、本発明は、伝送路変動
の緩やかな地上ディジタルマイクロ波通信において特に
有効である。また、間引き回路を有する構成により、高
速伝送時においても正規方程式直接解法を可能とする適
応等化方式および装置を提供することができる。
【図面の簡単な説明】 第１図は本発明に係る第１の適応等化装置の一実施例を
示すブロック図、第２図は本発明に係る第１の適応等化
装置のその他の実施例を示すブロック図、第３図は本発
明に係る第１の適応等化装置のさらにその他の実施例を
示すブロック図、第４図は本発明に係る第２の適応等化
装置の一実施例を示すブロック図、第５図は本発明に係
る第３の適応等化装置の一実施例を示すブロック図、第
６図はトランスバーサルフィルタでなる等化器を示すブ
ロック図、第７図は従来の適応等化装置を示すブロック
図である。 101,201,301,401,501,601,701……入力端子、102,202,3
02,402,502……適応等化回路、103,403,503……伝送路
インパルス応答推定回路、104,204,304,404,504……正
規方程式計算回路、105,205,305,405,505,605,708……
出力端子、203……相関回路、207……相関器、206,311,
606,609,709,712……遅延素子、303……インパルス応答
計算回路、306……遅延回路、307,603,703,706……減算
器、309,608,611,711,714……加算器、308……受信信号
レプリカ生成回路、310,607,610,710,713……タップ係
数乗算器、406,506……トレーニング系列発生回路、40
7,507……切り替え回路、508……間引き回路、602,702
……前方等化器（FE）、604,704……後方等化器（B
E）、705……判定器、707……タップ係数計算回路。
示すブロック図、第２図は本発明に係る第１の適応等化
装置のその他の実施例を示すブロック図、第３図は本発
明に係る第１の適応等化装置のさらにその他の実施例を
示すブロック図、第４図は本発明に係る第２の適応等化
装置の一実施例を示すブロック図、第５図は本発明に係
る第３の適応等化装置の一実施例を示すブロック図、第
６図はトランスバーサルフィルタでなる等化器を示すブ
ロック図、第７図は従来の適応等化装置を示すブロック
図である。 101,201,301,401,501,601,701……入力端子、102,202,3
02,402,502……適応等化回路、103,403,503……伝送路
インパルス応答推定回路、104,204,304,404,504……正
規方程式計算回路、105,205,305,405,505,605,708……
出力端子、203……相関回路、207……相関器、206,311,
606,609,709,712……遅延素子、303……インパルス応答
計算回路、306……遅延回路、307,603,703,706……減算
器、309,608,611,711,714……加算器、308……受信信号
レプリカ生成回路、310,607,610,710,713……タップ係
数乗算器、406,506……トレーニング系列発生回路、40
7,507……切り替え回路、508……間引き回路、602,702
……前方等化器（FE）、604,704……後方等化器（B
E）、705……判定器、707……タップ係数計算回路。
Claims (3)
- 【請求項１】符号間干渉のある電送路を介して受信する
信号を適応等化する適応等化装置において、 トランスバーサルフィルタでなり前記受信信号を入力す
る適応等化回路と、該適応等化回路の出力信号と前記受
信信号とから前記伝送路のインパルス応答を推定する伝
送路インパルス応答推定回路と、該伝送路インパルス応
答推定回路により推定された伝送路インパルス応答と前
記適応等化回路内の前記トランスバーサルフィルタのタ
ップ係数とで定まる正規方程式を解く正規方程式計算回
路とを有し、 前記適応等化回路内の前記トランスバーサルフィルタの
タップ係数を前記正規方程式計算回路において求めたタ
ップ係数の解で更新設定することを特徴とする適応等化
装置。 - 【請求項２】符号間干渉のある伝送路を介して受信する
信号を適応等化する適応等化装置において、 トランスバーサルフィルタでなり前記受信信号を入力す
る適応等化回路と、予め定められたトレーニング系列を
出力するトレーニング系列発生回路と、該トレーニング
系列発生回路のトレーニング系列と前記適応等化回路の
出力信号とを入力し、トレーニング中は前記トレーニン
グ系列を、トレーニング終了後は前記適応等化回路の出
力信号を出力するように切り替え制御を行う切り替え回
路と、該切り替え回路の出力信号と前記受信信号とから
伝送路のインパルス応答を推定する伝送路インパルス応
答推定回路と、該伝送路インパルス応答推定回路により
推定された伝送路インパルス応答と前記適応等化回路内
の前記トランスバーサルフィルタのタップ係数とで定ま
る正規方程式を解く正規方程式計算回路とを有し、 前記適応等化回路内の前記トランスバーサルフィルタの
タップ係数を前記正規方程式計算回路において求めたタ
ップ係数の解で更新設定することを特徴とする適応等化
装置。 - 【請求項３】符号間干渉のある伝送路を介して受信する
信号を適応等化する適応等化装置において、 トランスバーサルフィルタでなり前記受信信号を入力す
る適応等化回路と、予め定められたトレーニング系列を
出力するトレーニング系列発生回路と、該トレーニング
系列発生回路のトレーニング系列と前記適応等化回路の
出力信号とを入力し、トレーニング中は前記トレーニン
グ系列を、トレーニング終了後は前記適応等化回路の出
力信号を出力するように切り替え制御を行う切り替え回
路と、該切り替え回路の出力信号と前記受信信号とから
伝送路のインパルス応答を推定する伝送路インパルス応
答推定回路と、該伝送路インパルス応答推定回路から出
力される伝送路インパルス応答をシンボル伝送間隔Ｔよ
りも長い時間T1の間隔でサンプルする間引き回路と、該
間引き回路より出力される伝送路インパルス応答と前記
適応等化回路内の前記トランスバーサルフィルタのタッ
プ係数とで定まる正規方程式を前記時間T1以内に解く正
規方程式計算回路とを有し、 前記適応等化回路内の前記トランスバーサルフィルタの
タップ係数を前記正規方程式計算回路において求めたタ
ップ係数の解で前記時間T1ごとに更新設定することを特
徴とする適応等化装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188320A JP2551210B2 (ja) | 1990-07-17 | 1990-07-17 | 適応等化装置 |
| CA002047164A CA2047164C (en) | 1990-07-17 | 1991-07-16 | Adaptive equalizer with channel impulse response estimation |
| US07/731,480 US5228058A (en) | 1990-07-17 | 1991-07-17 | Adaptive equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188320A JP2551210B2 (ja) | 1990-07-17 | 1990-07-17 | 適応等化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0477107A JPH0477107A (ja) | 1992-03-11 |
| JP2551210B2 true JP2551210B2 (ja) | 1996-11-06 |
Family
ID=16221544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2188320A Expired - Lifetime JP2551210B2 (ja) | 1990-07-17 | 1990-07-17 | 適応等化装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5228058A (ja) |
| JP (1) | JP2551210B2 (ja) |
| CA (1) | CA2047164C (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188788A (ja) * | 1992-12-15 | 1994-07-08 | Canon Inc | 適応形自動等化器 |
| JP2571008B2 (ja) * | 1993-12-24 | 1997-01-16 | 日本電気株式会社 | 適応型最尤系列推定器 |
| GB2287620B (en) * | 1994-03-10 | 1998-12-16 | Roke Manor Research | A digital cellular mobile radio receiver |
| KR970008417B1 (ko) * | 1994-04-12 | 1997-05-23 | 엘지전자 주식회사 | 에이치디티브이(hdtv)용 채널등화기 |
| JPH0879135A (ja) * | 1994-09-06 | 1996-03-22 | Matsushita Electric Ind Co Ltd | デジタル信号誤り低減装置 |
| JP2697648B2 (ja) * | 1994-12-26 | 1998-01-14 | 日本電気株式会社 | 判定帰還形等化器 |
| US5694424A (en) * | 1996-03-15 | 1997-12-02 | Ariyavisitakul; Sirikiat | Pre-cancelling postcursors in decision feedback equalization |
| DE59712515D1 (de) * | 1996-04-04 | 2006-01-19 | Siemens Ag | Verfahren zur Parametrierung einer Empfangseinrichtung, sowie entsprechende Empfangseinrichtung und Funkstation |
| CA2206661C (en) * | 1997-05-29 | 2004-07-20 | Telecommunications Research Laboratories | A duplex decision feedback equalization system |
| US6185251B1 (en) * | 1998-03-27 | 2001-02-06 | Telefonaktiebolaget Lm Ericsson | Equalizer for use in multi-carrier modulation systems |
| JP3560138B2 (ja) * | 1999-12-06 | 2004-09-02 | 松下電器産業株式会社 | 波形等化器とこれを用いた移動局無線装置、基地局無線装置及び移動通信システム |
| US6807227B2 (en) * | 2000-10-26 | 2004-10-19 | Rockwell Scientific Licensing, Llc | Method of reconfiguration of radio parameters for power-aware and adaptive communications |
| US7058147B2 (en) * | 2001-02-28 | 2006-06-06 | At&T Corp. | Efficient reduced complexity windowed optimal time domain equalizer for discrete multitone-based DSL modems |
| US7027499B2 (en) * | 2001-06-20 | 2006-04-11 | Agere Systems Inc. | Detection and correction circuit for blind equalization convergence errors |
| US7099409B2 (en) * | 2002-02-13 | 2006-08-29 | Broadcom Corporation | Channel estimation and/or equalization using repeated adaptation |
| GB2395623B (en) * | 2002-11-19 | 2006-02-22 | Matsushita Electric Ind Co Ltd | Reduced complexity dynamic tap search channel estimator |
| US7545862B2 (en) * | 2004-02-16 | 2009-06-09 | Sony Corporation | Adaptive equalizer, decoding device, and error detecting device |
| US8223827B2 (en) * | 2004-05-05 | 2012-07-17 | Agere Systems Inc. | Method and apparatus for generating filter tap weights and biases for signal dependent branch metric computation |
| US7852912B2 (en) * | 2005-03-25 | 2010-12-14 | Agilent Technologies, Inc. | Direct determination equalizer system |
| EP2706712B1 (en) | 2012-09-10 | 2017-06-07 | Technische Universität Darmstadt | Method and system for improving data transfer integrity |
| US9077534B2 (en) | 2013-06-20 | 2015-07-07 | Crossfield Technology, Llc | Communications circuit including a linear quadratic estimator |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3875515A (en) * | 1973-06-19 | 1975-04-01 | Rixon | Automatic equalizer with decision directed feedback |
| NL8701333A (nl) * | 1987-06-09 | 1989-01-02 | Philips Nv | Inrichting voor het bestrijden van intersymboolinterferentie en ruis. |
| US5020078A (en) * | 1989-08-11 | 1991-05-28 | Bell Communications Research, Inc. | Baudrate timing recovery technique |
-
1990
- 1990-07-17 JP JP2188320A patent/JP2551210B2/ja not_active Expired - Lifetime
-
1991
- 1991-07-16 CA CA002047164A patent/CA2047164C/en not_active Expired - Fee Related
- 1991-07-17 US US07/731,480 patent/US5228058A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2047164C (en) | 1997-01-07 |
| JPH0477107A (ja) | 1992-03-11 |
| CA2047164A1 (en) | 1992-01-18 |
| US5228058A (en) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2551210B2 (ja) | 適応等化装置 | |
| US7203233B2 (en) | Adaptive coefficient signal generator for adaptive signal equalizers with fractionally-spaced feedback | |
| EP1430672B1 (en) | Fast computation of decision feedback equalizer coefficients | |
| EP0426026B1 (en) | Equalizer | |
| US20050190832A1 (en) | Decision feedback equalizer with dynamic feedback control | |
| EP0515761A1 (en) | Adaptive equalization system and method for equalizing a signal into a DCE | |
| KR100577260B1 (ko) | 채널 등화 장치 및 방법 | |
| US10659260B2 (en) | Decision feedback equalization processing device and method | |
| JPH09167983A (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| JPH0362628A (ja) | ディジタル等化器 | |
| CN1977504B (zh) | 为通信接收机中的均衡器计算滤波系数的方法和均衡器 | |
| US7035330B2 (en) | Decision feedback equalizer with dynamic feedback control | |
| US6940898B2 (en) | Adaptive coefficient signal generator for adaptive signal equalizers with fractionally-spaced feedback | |
| US20020027953A1 (en) | Low-complexity blind equalizer | |
| US6349112B1 (en) | Adaptive equalizer compensating signal distortion on transmission path | |
| KR20050086449A (ko) | 변환-영역 샘플 단위의 결정 피드백 등화기 | |
| JP3866049B2 (ja) | 時間空間等化装置及び等化方法 | |
| JP2569903B2 (ja) | 干渉波除去装置 | |
| JP2569901B2 (ja) | 干渉波除去装置 | |
| JP3180240B2 (ja) | 適応等化器 | |
| JP2569902B2 (ja) | 干渉波除去装置 | |
| US9014249B2 (en) | Communications receiver with channel identification using A-priori generated gain vectors and associated methods | |
| JPS59139717A (ja) | 自動等化器 | |
| de Campos et al. | Adaptive Filters | |
| KR20060055924A (ko) | 잡음 제거 장치 및 방법 그리고 채널 등화 시스템 |