KR20050086449A

KR20050086449A - 변환-영역 샘플 단위의 결정 피드백 등화기

Info

Publication number: KR20050086449A
Application number: KR1020057008227A
Authority: KR
Inventors: 대그내츄 비루
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 2002-11-12
Filing date: 2003-11-10
Publication date: 2005-08-30
Also published as: US20060146925A1; ATE354236T1; WO2004045175A3; WO2004045175A2; DE60311862T2; EP1563657B1; DE60311862D1; EP1563657A2; AU2003278467A1; JP2006506929A

Abstract

수신기에서 입력 신호 상의 등화를 수행하는 방법은 입력 신호의 다중 지연된 샘플을 생성하고, 변환된 적응 계수를 이용하여 가중시키기 전에 지연된 입력 샘플 각각을 직교 변환한다. 가중된 직교-변환 지연된 입력 샘플은 피드백 신호와 함께 합산되고, 그 결과는 등화기 출력 신호로서 출력된다. 제 1 예시적인 실시예에서, 피드백 신호는 수신기 결정 신호의 지연된 샘플로부터 형성되고, 상기 결정 신호는 직교 변환되고, 그 다음에 변환된 적응 계수를 이용하여 가중되고, 마지막으로 합산되어 피드백 신호로서 피드백된다. 제 2 예시적인 실시예에서, 피드백 신호는 수신기 결정 신호의 지연된 샘플로부터 형성되고, 상기 결정 신호는 적응 계수를 이용하여 가중되고, 마지막으로 합산되어 피드백 신호로서 피드백된다.

Description

변환-영역 샘플 단위의 결정 피드백 등화기{TRANSFORM-DOMAIN SAMPLE-BY-SAMPLE DECISION FEEDBACK EQUALIZER}

본 발명은 디지털 통신 시스템에서 수신된 디지털 신호를 처리하는 방법 및 장치에 관한 것으로, 더 구체적으로, 잡음 및 심볼간 간섭의 존재시 패킷 기반의 신호를 이용하여 디지털 통신 시스템에서 수신된 디지털 신호를 처리하는 방법 및 장치에 관한 것이다.

적응형 등화기는 다중-경로에 의해 야기된 심볼간 간섭을 완화시키기 위해 디지털 송신 시스템에 종종 사용된다. 적응형 등화기의 많은 변형 중에서, 최소 평균 제곱(LMS: Least Mean Square) 유형의 결정 피드백 등화기가 가장 자주 사용된다. 채널이 동적이거나 빠른 수렴 속도를 필요로 하는 최근의 응용에 있어서, 기존의 LMS-형 등화기는 종종 부적절한 성능을 나타낸다.

기존의 시간-영역 LMS 유형의 적응형 등화기의 수렴 속도는 입력의 자동 상관 행렬의 최대 고유치와 최소 고유치의 비율에 따라 좌우된다. 넓게 확장된 고유치를 갖는 입력을 갖는 필터는 백색 잡음 입력을 갖는 필터보다 종종 더 길게 수렴한다.

이러한 문제에 대한 해결책으로서, 변환 영역 등화기가 개발되었다. 이들 등화기는 입력 신호의 직교화(orthogonalization)에 기초하며, 이것은 종종 주파수-영역 적응형 필터로 언급된다. 그러한 직교화 기술은 선형 (FIR) 적응형 필터에 대해 사용되었다. 그러한 등화기가 대응(counterpart) 시간-영역 LMS 알고리즘에 비해 더 우수한 수렴 특성을 갖는다는 것이 시뮬레이션에서 보여주었다. 공교롭게도, 채널 스펙트럼이 딥 널(dip null)을 포함하거나, 채널의 반전이 선형 등화기의 범위 외부에서 강한 샘플을 갖는 경우, 선형 등화기는 매우 불량하게 수행한다. 그 결과, 선형 등화기는 잡음-증대를 겪거나 적절한 수의 탭의 부족을 겪는다. 다중 경로로 인한 심볼간 간섭(ISI)은 결정 피드백 등화기(DFE)와 같은 비-선형 등화기를 이용하여 효과적으로 거부될 수 있다.

결정 피드백 등화기와 같은 비-선형 등화기 기술은 동일한 수의 탭 및 탭-적응 알고리즘에 기초하여 비교할 때 더 뛰어난 성능을 나타낸다.

심각한 다중 경로 간섭을 제거하기 위한 DFE의 고유 성능 장점으로 인해 DFE은 실질적인 채널 등화 응용에 매우 매력적이 된다. 그럼에도 불구하고, DFE는 탭 적응을 위해 LMS-형 알고리즘과 연계하여 종종 사용된다. 그 결과, LMS 유형 또는 블라인드 등화기의 수렴 속도는 여전히 입력의 고유치 확장에 따라 좌우된다. 대안으로서, 재귀 최소 제곱(RLS: Recursive Least Square) 등과 같은 상이한 기술이 제안되었다. 그러나, 구현의 복잡도는 실질적인 응용에서 그러한 탭 적응 알고리즘의 이용을 방해한다.

도 1은 등화기를 갖는 종래의 수신기를 도시한 도면.

도 2는 본 발명의 하나의 양상에 따라 변환-영역 결정 피드백 등화기(TDDFE)를 수행하기 위한 장치의 예시적인 실시예를 도시한 블록도.

도 3은 본 발명의 다른 양상에 따라 하이브리드 DFE(HDFE)를 수행하기 위한 장치의 예시적인 실시예를 도시한 블록도.

도 4는 본 발명의 또 다른 양상에 따라 재귀 방식으로 시퀀스의 변환을 계산하는 방법의 예시적인 실시예를 도시한 도면.

도 5는 페이퍼 채널, μ₁=20, μ₂=16, LMS(인자 32), 500 심볼에 걸친 평균화에 대해 도 1의 실시예의 시뮬레이션 결과를 도시한 그래프.

그러므로, 본 발명은 구현의 복잡도를 크게 증가시키지 않고도 디지털 채널 등화기의 수렴 속도를 증가시키는 방법 및 장치를 개발하는 문제에 관한 것이다.

본 발명은 계산의 복잡도에서 적당한 증가시 기존의 대응등가물보다 더 빠른 수렴 속도를 갖는 적응 변환-영역 결정 피드백 등화기를 제공함으로써 이들 및 다른 문제를 해결한다.

본 발명의 하나의 양상에 따라, 수신기에서 입력 신호 상에서 등화를 수행하는 방법은, 입력 신호의 다중 지연된 샘플을 생성하고, 변환된 적응 계수를 이용하여 상기 샘플을 가중(weighting)시키기 전에 지연된 입력 샘플 각각을 직교 변환시킨다. 가중된 직교-변환 지연된 입력 샘플은 피드백 신호와 함께 가산되고, 그 결과는 등화기 출력 신호로서 출력된다.

본 발명의 다른 양상에 따라, 피드백 신호는 수신기 결정 신호의 지연된 샘플로부터 형성되며, 상기 신호는 직교 변환되고, 그 다음에 변환된 적응 계수를 이용하여 가중되고, 마지막으로 가산되어 피드백 신호로서 피드백된다.

본 발명의 다른 양상에 따라, 피드백 신호는 수신기 결정 신호의 지연된 샘플로부터 형성되고, 상기 신호는 적응 계수를 이용하여 가중되고, 마지막으로 가산되어 피드백 신호로서 피드백된다.

본 명세서의 등화기의 예시적인 실시예는 홈 네트워크 또는 LAN과 같은 작은 지연 분산을 갖는 응용에 특히 적합하다.

본 명세서에서 "하나의 실시예" 또는 "일실시예"에 대한 임의의 참조는, 실시예와 연관되어 설명된 특정한 특성, 구성 또는 특징이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미하는 것을 주지하기에 족하다. 본 명세서에서 여러 위치에서 "하나의 실시예"라는 어구가 나타나는 것은 모두 동일한 실시예를 언급할 필요는 없다.

도 1을 참조하면, 본 발명의 하나의 양상에 따른 디지털 수신기(10)의 예시적인 실시예가 도시된다. 수신기(10)는 안테나(11), 아날로그 프론트 엔드(예를 들어, 필터, 튜너 등)(12), 아날로그-디지털 변환기(ADC)(13), 타이밍/캐리어 복구 회로(14), 자체 프로세서(18)를 구비한 적응형 등화기(15), 위상-정정기(16), 수신기 결정 디바이스(순방향 에러 정정기 또는 트렐리스 디코더와 같은)(17, 23)를 포함한다.

이러한 예시적인 실시예에서, 적응형 등화기(예를 들어, 20, 30)는 또한 수신기 결정 디바이스(17)에 연결되고, 프로세서(18)를 포함하는데, 상기 프로세서(18)는 디지털 신호의 지연된 버전을 생성하고, 지연된 버전을 직교 변환시키고, 변환된 적응 계수를 이용하여 상기 지연된 버전을 가중시키고, 등화된 출력 신호를 생성시키기 위해 피드백 신호와 함께 디지털 신호의 가중되고 직교-변환되는 지연된 버전을 합산한다. 더욱이, 프로세서는 등화된 출력 신호의 이전 버전을 이용하여 수신기 결정 디바이스에서 이루어진 결정에 기초하여 변환된 적응 계수를 적응적으로 갱신한다. 이러한 갱신은, 적응 계수가 아래에 설명되는 바와 같이 직교 변환된다는 점을 제외하고 종래의 방식으로 수행된다.

본 발명은 수신기의 등화 스테이지에 관한 것이다. 본 발명은 결정-피드백 등화기가 종래의 등화기보다 더 빨리 수렴할 수 있게 한다. 빠른 수렴은 무선 근거리 네트워크(LAN)와 같은 양방향 패킷 기반의 디지털 통신 시스템에서 필수적이다. 따라서, 본 발명은 높은 레벨의 다중 경로에 대해 적절하게 동작할 수 있거나 채널/셀 사이에서 더 빠르게 스위칭할 수 있는 수신기를 가능하게 한다. 본 명세서에서 실시예들은 채널 등화를 필요로 하는 무선 LAN과 같은 임의의 디지털 통신 시스템에 사용될 수 있다.

본 발명의 예시적인 실시예는 변환 영역 결정 피드백 등화기 기술을 제공한다. 더욱이, 본 명세서에 설명은 시뮬레이션을 이용하는 성능 평가를 포함한다. 예시적인 실시예는 기존의 LMS형 DFE에 비해 더 뛰어난 성능을 나타낸다. 구현의 관점으로부터, 이러한 기술은 적은 개수의 탭을 필요로 하는 응용에 매우 적합하다.

본 명세서에서 TDDFE로 언급된 변환-영역 DFE는 순방향 및 피드백 섹션 모두의 입력의 직교 변환을 적용하는 것에 기초한다. 직교 변환은 고속 푸리에 변환(FFT), 이산 코사인 변환(DCT), 또는 다른 유사한 변환일 수 있다. TDDFE의 탭은 직교화 기술을 이용하여 역변환 영역에서 갱신된다. 추가로 진행하기 위해, 종래의 시간-영역 LMS-DFE 관계식을 수정한다:

y(n)=x(n).c ^T(n)+b(n-1).f ^T(n)

e(n)=d(n)-y(n)

c(n+1)=c(n)+μe(n)x(n)^*

f(n+1)=f(n)+μe(n)b(n-1)^*

b(n)=dd[y(n)]

여기서 y(n)은 등화기의 출력이고, x(n)={x(n),x(n+1),...,x(n-M+1)}은 등화기 입력의 샘플로 구성된 벡터이고, b(n)={b(n),b(n+1),...,b(n-N+1)}은 피드백 섹션의 입력 샘플(b(n))로 구성된 벡터이고, c(n)은 등화기의 피드-포워드(feed-forward) 섹션의 계수로 구성된 M-길이 벡터이고, f(n)은 등화기의 피드백 섹션의 계수로 구성된 N-길이 벡터이고, d(n)은 기준 신호 또는 국부적으로 생성된 결정항이고, e(n)은 에러항이고, μ은 적응 단계 크기이고, dd[y(n)]은 결정 디바이스이고, '*'은 복소 공액을 나타내고, '^T'는 이항 연산을 나타낸다. 정방 행렬 포맷(T₁ 및 T₂)에서의 직교 변환 연산을 정의하는데, 여기서 T₁은 M×M 정방 행렬이고, T₂은 N×N 정방 행렬이다. 이들 행렬의 역행렬은 역변환, 즉 T ₁ .T ₁ ^-1 =T ₂ .T ₂ ^-1 =I를 나타내며, 여기서 I는 단위 행렬이다. 이러한 행렬 특성을 이용하여, 수학식 1은 수학식 2로 기재될 수 있다:

y(n)=x(n)T ₁ .T ₁ ^-1 c ^T (n)+b(n-1)T ₂ .T ₂ ^-1 f ^T (n)

변환된 변수{ ,, 및 }를 정의하면, 상기 수학식 2는 수학식 3으로 기재될 수 있다:

수학식 3은, 출력이 변환된 변수를 이용하여 계산되는 TDDFE 등화기의 입력 출력 관계를 설명한다. 수학식 1에서 탭-적응 등식의 양변을 변환 행렬(T ₁ 및 T ₂ )과 곱하고, 단지 T₂=T₂ ^*인 변환 연산만을 고려함으로써, 수학식 4를 쉽게 얻을 수 있다.

상기 수학식들은 변환 영역에서 시간-영역 LMS-형 등화기를 설명하는 단지 대안적인 방식이다. 그 결과, 이러한 등화기의 성능이 시간-영역 대응부의 성능과 다를 것임을 예측할 이유가 없다. 그럼에도 불구하고, 이들 수학식들은 간단한 수단을 제공하는데, 이 수단에 의해 입력의 직교화는 더 빠르게 수렴하고 더 우수한 추적 동작을 나타내는 등화기를 얻기 위해 달성될 수 있다. 직교화는, 변환된 입력의 평균 출력을 측정하고 탭-적응 수학식 4에서 이들 측정값을 이용함으로써 달성된다. 평균값을 수학식 5, 즉

로서 정의하고, 여기서 |ㆍ|²은 단위 크기 연산자이고, λ는 양의 상수이고, Γ _x (n) 및 Γ _b (n)은 각 평균값이고, 그 때 탭-갱신 수학식은 수학식 6으로 변형된다:

여기서 연산자 './'은 단위 벡터 나눗셈이다. 수학식 6에서의 기울기 항은 직교 변환 연산으로 인해 거의 상관되지 않은 변수로 구성된다. 그 결과, 각 빈도수 빈(frequency bin)은 다른 변수에 종속되지 않는 변수만큼 가중된다. 이것은 등화기의 각 탭에 대한 시간-변화 적응 상수를 갖는 것과 유사하다. 탭-적응이 상관되지 않은 변수를 이용하여 이루어지기 때문에, 이러한 등화기의 수렴 속도가 고유치 확장에 상대적으로 영향을 받지 않고, 기존의 시간-영역 LMS 등화기보다 더 빠르게 수렴한다는 것이 예측하는 것은 자연스럽다. 아래에 지적한 바와 같이, 이러한 알고리즘은 사실상 근사 RLS 알고리즘이다. 벡터(Γ _x 및 Γ _b )는 자기 상관 행렬의 대각선 요소이다. 이러한 유형의 RLS형 근사의 결과로서, 표준 RLS 알고리즘의 동작을 감소된 계산 복잡도에서 공유한다.

이러한 변환-영역 DFE의 상부 레벨 구조의 예시적인 실시예(20)는 도 2에 도시된다. 등화기의 입력은 N개의 탭(2-1 내지 2-N)에 공급된다. 탭으로부터의 각 출력은 변환부(24)로 공급된다.

변환부(24)는 탭(2-1 내지 2-N)의 출력 상에서 직교 변환을 수행한다. 불과 소수만이 지칭되는, 고속 푸리에 변환(FFT) 또는 이산 코사인 변환(DCT)과 같은 다양한 유형의 직교 변환이 사용될 수 있다. 도 4는 변환부(24)의 예시적인 실시예를 도시한다.

그런 후에, N개인 변환 출력은 계수만큼 가중되고, 상기 계수는 변환된 필터 계수(c(n))이고, 상기 계수(c(n))는 종래의 결정 피드백 등화기에 사용된 원래 필터 계수이다.

그 다음에, 가중되고 변환된 탭 출력{즉, 합산기(25)의 입력}은 합산기(25)에서 합산되고, 그 결과는 결정 디바이스(26)로 출력된다. 결정 디바이스(26)의 출력은 또한 N개의 탭(7-1 내지 7-N)을 통해 공급되는데, 이들 탭의 출력은 다른 변환부(28)를 통해 공급된다.

변환부(28)는 탭(7-1 내지 7-N)의 출력 상에서 직교 변환을 수행하고, 이것은 변환부(24)에 사용된 것과 유사하다. 그러나, 변환부(24)에 사용된 것과 다른 유형의 직교 변환이 사용될 수 있다. 도 4에 도시된 변환부는 변환부(28)로서 또한 적용될 수 있다.

그 다음에, N개인 변환부(28)의 출력은 변환된 필터 계수(ν(n))만큼 가중되고, 그런 후에 그 가중 결과는 합산기(27)에서 합산되고, 합산기(25)로 피드백된다. 등화기 출력은 수신기 결정 디바이스(26)에 의한 처리를 위해 합산기(25)로부터 출력되고, 상기 디바이스(26)는 전술한 바와 같이 수신기 결정 신호를 탭(7-1 내지 7-N)로 출력한다.

직교 변환부는 입력을 상관되지 않은 변수로 변환한다. 그 결과, 더 빠른 수렴은 대각선화된 탭 적응이 이용되는 경우 예측된다. 그러나, 입력 자체가 상관되지 않는 경우, 변환 영역 연산의 성능에 대한 장점을 적절하게 예측할 이유가 없다. 이러한 원리는 변환 영역 DFE에 필요한 연산을 간략화하는데 사용될 수 있다.

결정-피드백 등화기는, 피드백 필터의 입력 샘플이 정확하면, 즉 이들 샘플이 송신된 샘플과 동일하면 뛰어난 성능을 나타낸다. 결정 디바이스가 정확한 결정을 발생시키면, 피드백 필터의 입력은 자연적으로 상관되지 않는다. 이것은, 송신된 시퀀스가 또한 상관되지 않는다는 가정에 근거한다. 이러한 가정 하에, 변환 영역에서 DFE의 피드백 부분을 동작시킴으로써 성능에 대한 장점을 예측할 이유가 없다. 변환으로 인해 계산을 절감하기 위해, 피드백 부분은 순수한 시간-영역 모드로 동작할 수 있다. 이러한 동작 모드는 이후부터 하이브리드 결정-피드백 등화(HDFE)로 언급된다. HDFE의 입력 출력 및 탭-갱신 관계는 수학식 7로 설명될 수 있다:

도 3은 하이브리드 DFE 구성의 예시적인 실시예(30)를 도시한다. 회로(30)의 피드 포워드 부분은 도 2에 도시된 실시예(20)로부터 변하지 않는 상태로 남아있다. 등화기(30)의 입력은 N개의 탭(2-1 내지 2-N)에 공급된다. 탭(2-1 내지 2-N)으로부터의 각 출력은 변환부(24)에 공급된다.

변환부(24)는 탭(2-1 내지 2-N)의 출력 상에서 직교 변환을 수행한다. 상기 실시예에서와 같이, 불과 소수만이 지칭되는, 고속 푸리에 변환(FFT) 또는 이산 코사인 변환(DCT)과 같은 다양한 유형의 직교 변환이 이용될 수 있다. 도 4에 도시된 변환도 여기에 사용될 수 있다.

N개인 변환 출력은 계수만큼 가중되고, 상기 계수는 변환된 필터 계수(c(n))이고, 상기 계수(c(n))는 종래의 결정 피드백 등화기에 사용된 원래 필터 계수이다.

그 다음에, 가중되고 변환된 탭 출력{즉, 합산기(25)의 입력}은 합산기(25)에서 합산되고, 그 결과는 결정 디바이스(26)로 출력된다. 결정 디바이스(26)의 출력은 또한 N개의 탭(7-1 내지 7-N)을 통해 공급된다. 이것은 2개의 실시예가 서로 다른 경우이다.

그 다음에 N개인 탭 출력은 피드백 필터 계수(f(n))만큼 가중되고, 그런 후에 그 가중 결과는 합산기(27)에서 합산되어 에러 신호로서 합산기(25)로 피드백된다. 그 다음에, 등화기 출력은 수신기 결정 디바이스(26)에 의한 처리를 위해 합산기(25)로부터 출력되며, 상기 디바이스(26)는 전술한 바와 같이 수신기 결정 신호를 탭(7-1 내지 7-N)으로 출력한다.

변환 영역 및 시간-영역 탭 적응을 위한 적응 단계 크기(μ's)가 서로 다르다는 것이 주지된다. 이러한 등화기의 성능은 시뮬레이션을 이용하여 평가되고, 그 결과는 도 5에 도시된다.

전술한 바와 같이, 피드백 결정은, 간섭(예를 들어, 다중 경로 및 잡음)이 심해지는 경우, 및 간단한 슬라이서가 결정 디바이스로서 사용되는 경우 정확하지 않을 것이다. 피드백 결정이 정확하지 않은 경우, DFE는 피드백 경로에서 이들 부정확한 결정 재귀로 인해 성능 저하를 겪을 것이다. 이러한 결과는 공통적으로 에러-전파로 지칭된다. DFE의 에러 전파 동작은 시뮬레이션을 이용하여 잘 관찰되지만, 분석적으로 이해가 되지 않는다. 오히려, 연구자는 에러 전파를 감소시키는 기술을 사용하도록 선택한다. 이들 기술은 신뢰가능한 디바이스의 사용에 집중된다. 신뢰가능한 결정을 얻는 하나의 공통적인 방법은 순방향 에러 정정 유닛의 결과로부터 결정을 형성함으로써 이루어진다.

다른 확률론적 적응형 알고리즘을 통해, 적응 단계 크기는 학습 곡선(learning curve) 및 정상 상태 평균 제곱 에러(MSE) 모두 결정한다. 피드백 필터 및 순방향 필터의 적응 단계 크기는 상이한 값으로 설정될 수 있어서, 더 우수한 성능이 얻어진다. 전력(power) 추정의 평균값은 단계 크기를 얻기 위해 적절한 단서를 제공한다. 시간-영역 DFE의 순방향 및 피드백 섹션의 단계 크기가 동일하다고 가정하면, TDDFE 및 HDFE의 단계 크기가 선택될 수 있어서, 단계 크기의 평균값은 시간-영역 단계 크기와 동일하다. DFT 유형 변환에 대해, 이러한 절차로 인해 다음과 같은 단계 크기의 값이 얻어진다.

TDDFE에 대해: μ₁=pMμ, μ₂=pNμ 및

HDFE에 대해: μ₁=pMμ, μ₂=μ.

여기서, p는 시간-영역 입력 신호의 평균 전력이고, μ는 시간-영역 단계 크기이다. 등화기의 성능은 이들 단계 크기 관계를 이용하여 평가된다.

제안된 등화기의 성능을 평가하기 위해, 등화기, 및 동일한 수의 탭을 갖는 시간-영역 등화기 모두의 예시적인 실시예에 대한 컴퓨터 시뮬레이션이 이루어진다. 32-탭 순방향 및 16-탭 피드백 등화기가 사용된다. 양쪽 등화기에 대한 적응 상수(μ)가 선택되어, 양쪽 등화기의 MSE 곡선은, 주 경로로부터 떨어진 하나의 샘플에서 -6dB의 후치 에코(post echo)를 갖는 채널에 대해 유사한 수렴 성능 및 정상 상태 MSE를 나타낸다. 이 시뮬레이션은 페이퍼 채널, μ₁=20, μ₂=16, LMS(인자 32), 500 심볼에 걸쳐 평균화에 대해 도 5에 도시된다. 이들 시뮬레이션 결과가 표시한 바와 같이, 변환-영역 등화기는 시간-영역 등화기보다 더 빨리 수렴하고, 이것은 예측을 확인한다.

변환-영역 DFE의 예시적인 실시예는 샘플간 방식에 기초하여 변환값의 계산을 필요로 한다. 그 결과, 예시적인 등화기의 계산 복잡도는 종래의 LMS-유형 시간-영역 DFE보다 더 클 수 있다.

샘플마다 변환 연산에 대한 필요성은 지상 방송 응용과 같이 큰 지연 분산을 하는 시스템에 대한 응용에서 등화기의 예시적인 실시예를 이용하는 것을 방지한다. 일반적으로 그러한 시스템은 긴 지연 분산을 갖는 채널의 간섭 효과에 대처하기 위해 긴 필터를 필요로 한다. 그러한 응용에 대해, 블록 주파수 영역 등화기는 계산 복잡도를 감소시키기 위해 선호될 것이다.

그러나, 예시적인 실시예의 계산 복잡도는, 나머지 추가된 복잡도가 성능 장점에 의해 상쇄되도록 어느 정도 감소될 수 있다. 결과적인 등화기는 홈 네트워크 또는 LAN과 같은 작은 지연 분산 시스템에 가장 적합하다.

계산 요구조건은 다음 방식으로 간략화될 수 있다. 먼저, 평균 전력에 의한 나눗셈은 2진 시프트 연산에 의해 근사될 수 있다. 이것은 2^k의 형태인 가장 가까운 값으로 Γ들의 값을 근사함으로써 달성되며, 여기서 k는 정수이다. 두 번째로, 샘플 단위의 변환은 재귀 방식으로 이전 변환 값을 이용함으로써 계산될 수 있다. 이산-푸리에 변환의 경우에, 이러한 계산은 다음과 같이 달성될 수 있다. 시퀀스(x_n-1)의 DFT는 수학식 8에 의해 설명된다.

유사하게, x_n의 DFT는 수학식 9가 된다.

지수(1+i)를 i로 대체하면, 수학식 10이 얻어진다:

이 수학식 10은 또한 수학식 11로서 설명될 수 있다:

W^MK=1이고, 괄호 안의 합산이 X(k,n-1)이기 때문에, 수학식 12가 얻어진다.

각 빈도수 빈에 적용될 때, 이 수학식은 재귀 방식으로 이전에 계산된 값을 이용하여 샘플 단위의 방식에 기초하여 시퀀스의 DFT를 계산한다. 대역 통과 필터를 이용하는 입력 시퀀스를 필터링하는 것과 유사한 이러한 계산의 형태는 샘플 단위의 방식에 기초하여 이루어질 때 FFT 연산과 비교하여 계산상 절감을 제공하는데, 즉 기수-2 FFT 연산은 M/2log₂(M) 복소 배수를 필요로 하는 반면, 예시적인 실시예의 등화기는 M 복소 배수를 필요로 한다.

도 4는 재귀 방식으로 입력 시퀀스의 변환을 계산하는 간략한 방법을 도시한다. 등화기 입력(x(n))이 필터(41)에 공급하는 예시적인 실시예(40)가 도 4에 도시되며, 상기 필터(41)의 출력은 원래 입력으로부터 감산되는 합산기(42)에 연결된다. 합산기(42)의 출력은 k개의 합산기(43-1 내지 43-k)에 공급되며, 상기 합산기의 다른 입력은 피드백 에러 신호를 포함한다. 합산기(43-1 내지 43-k)의 출력은 k개의 필터(44-1 내지 44-k)에 공급된다. 필터(44-1 내지 44-k)의 출력은 X(k,n)의 k개 값을 나타낸다.

재귀 최소 제곱 방법은 비용 함수를 최소화한다:

여기서 e(n)=d(n)-w(n)u(n)^T이다. 비용 함수(J(n))가 최소값을 얻는 탭 가중치 벡터(w(n)=[c(n)f(n)])에 대한 최적값은 다음 수학식 세트에 의해 정의된다:

여기서 (N+M)×(N+M) 상관 행렬은 다음 수학식 15에 의해 정의된다:

u(n)은 순방향 및 피드백 경로의 조합된 입력이다, 즉 u(n)=[x(n)b(n-1)]. 필터 입력과 원하는 응답(d(n)) 사이의 (M+N)×1 교차 상관 벡터(z(n))는 다음 수학식 16에 의해 정의된다:

최소 제곱 추정 탭 가중치 벡터를 갱신하는 재귀 방정식은 다음 수학식 17로서 설명된다:

여기서 ε(n)은 ε(n)=d(n)-w(n-1)u(n)^T.에 의해 정의된 선험적 추정 에러이다. 변환된 변수(u(n))가 (직교 변환 연산으로 인해) 상관되지 않는다는 가정이 이루어지면, 자가-상관 행렬이 대각선인 것을 주지할 수 있다. 그 결과, 수학식 17은 적응 단계 상수가 수학식 6에 사용된다는 점을 제외하고 수학식 6과 동일하다.

하이브리드 DFE는 유사한 방식으로 또한 도출될 수 있다. 결정 디바이스가 정확한 결정을 발생시키면, 피드백 입력의 변환에 대한 평균값은 모든 변환 지점에서 대략 동일할 것이다. 그 결과, Γ_b의 요소의 값은 동일한 것으로 가정될 수 있다. 이러한 간략화는 하이브리드 등화기 탭-갱신 수학식에 기인한다.

에러 전파로 인한 성능 저하는 간단한 결정 디바이스 대신에 더 우수한 결정 디바이스를 이용함으로써 종종 감소된다. 특히, 트렐리스 코딩 변조 시스템은 DFE의 피드백 경로로 피드백될 수 있는 신뢰성있는 결정을 얻기 위해 트렐리스 디코더를 이용할 수 있다.

다양한 실시예가 특히 본 명세서에 예시되고 설명되었지만, 본 발명의 변형 및 변경이 상기 가르침에 의해 커버되고, 본 발명의 사상 및 의도된 범주에서 벗어나지 않고도 첨부된 청구항의 범위 내에 있다는 것이 인식될 것이다. 더욱이, 이들 예는 청구항에 의해 커버된 본 발명의 변형 및 변경을 한정하도록 해석되어서는 안 되고, 가능한 변경을 단지 예시한다.

상술한 바와 같이, 본 발명은 잡음 및 심볼간 간섭의 존재시 패킷 기반의 신호를 이용하여 디지털 통신 시스템에서 수신된 디지털 신호를 처리하는 방법 및 장치 등에 이용된다.

Claims

수신기에서 입력 신호 상의 등화를 수행하는 방법으로서,

상기 입력 신호의 복수의 지연된 샘플을 생성하는 단계와;

복수의 지연된 입력 샘플 각각을 직교 변환하는 단계와;

제 1의 대응하는 복수의 변환된 적응 계수를 이용하여 복수의 직교-변환 지연된 입력 샘플을 가중시키는 단계와;

피드백 신호와 함께 상기 가중된 복수의 직교-변환 지연된 입력 샘플을 합산하고, 상기 합산의 결과를 등화기 출력 신호로서 출력하는 단계를

포함하는, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 1항에 있어서, 상기 피드백 신호는,

수신기 결정 신호의 복수의 지연된 샘플을 생성하고;

상기 복수의 지연된 결정 샘플 각각을 직교 변환하고;

제 2 대응하는 복수의 변환된 적응 계수를 이용하여 상기 복수의 직교-변환 지연된 결정 샘플을 가중시키고;

상기 피드백 신호를 생성하기 위해 상기 가중된 복수의 직교-변환 지연된 결정 샘플을 합산함으로써 형성되는, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 1항에 있어서, 상기 피드백 신호는,

수신기 결정 신호의 복수의 지연된 샘플을 생성하고;

복수의 적응 계수를 이용하여 상기 복수의 지연된 결정 샘플을 가중시키고;

상기 피드백 신호를 생성하기 위해 상기 가중된 복수의 지연된 결정 샘플을 합산함으로써 형성되는, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 1항에 있어서, 상기 직교 변환은 고속 푸리에 변환을 포함하는, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 1항에 있어서, 상기 직교 변환은 이산 코사인 변환을 포함하는, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 1항에 있어서, 상기 등화기 출력 신호를 결정 디바이스에 결합시키는 단계와, 상기 결정 디바이스로부터 수신기 결정 신호를 다시 수신하는 단계를 더 포함하는, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 3항에 있어서, 상기 복수의 적응 계수를 갱신하는 단계를 더 포함하는, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 7항에 있어서, 상기 복수의 적응 계수(f(n))를 갱신하는 단계는 f(n+1)=f(n)+μe(n)b(n-1)^*를 계산하는 단계를 포함하며,

여기서 u는 시간-영역에서 적응 단계 크기이고;

e(n)=b(n)-y(n);

b(n)은 수신기 결정 신호이고, "*"은 복소 공액을 나타내고;

y(n)은 등화기 출력 신호인, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 2항에 있어서, 상기 제 2 대응하는 복수의 변환된 적응 계수를 갱신하는 단계를 더 포함하는, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 9항에 있어서, 상기 제 2 대응하는 복수의 변환된 적응 계수(v(n))를 갱신하는 단계는,

을 계산하는 단계를 포함하며,

여기서 μ₂는 변환-영역에서 적응 단계 크기이고;

e(n)=b(n)-y(n);

b(n)은 수신기 결정 신호이고;

"*"는 복소 공액을 나타내고;

"^T"는 이항 연산을 나타내고;

y(n)은 등화기 출력 신호이고;

T₂는 N×N 직교 변환 행렬이고;

f(n)은 피드백 필터 계수인, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 10항에 있어서, 상기 변환 영역에서의 적응 단계 크기는 μ₂=pNμ로서 계산되며,

여기서 p는 시간-영역에서 입력 신호의 평균 전력이고;

μ는 시간-영역에서의 적응 단계 크기인, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 9항에 있어서, 상기 제 2 대응하는 복수의 변환된 적응 계수(v(n))를 갱신하는 단계는,

을 계산하는 단계를 포함하고,

여기서, Γ_b(n)은 b(n)의 변환의 평균값을 포함하는 벡터이고,

λ는 양의 시간 상수이고,

μ₂는 변환-영역에서 적응 단계 크기이고;

e(n)=b(n)-y(n);

b(n)은 수신기 결정 신호이고;

"*"는 복소 공액이고;

"^T"는 이항 연산이고;

"./"는 단위 벡터 나눗셈을 나타내고;

"||²"는 단위 크기 연산을 나타내고;

y(n)은 등화기 출력 신호이고;

T₂는 N×N 직교 변환 행렬이고;

f(n)은 피드백 필터 계수인, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 12항에 있어서, 상기 변환 영역에서의 적응 단계 크기는 μ₂=pNμ로서 계산되고,

여기서 p는 시간-영역에서 입력 신호의 평균 전력이고;

μ는 시간-영역에서의 적응 단계 크기인, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 1항에 있어서, 상기 제 1 대응하는 복수의 변환된 적응 계수를 갱신하는 단계를 더 포함하는, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 14항에 있어서, 상기 제 1 대응하는 복수의 변환된 적응 계수()를 갱신하는 단계는,

를 계산하는 단계를 포함하고,

여기서,

μ₁은 변환-영역에서 적응 단계 크기이고;

e(n)=b(n)-y(n);

b(n)은 수신기 결정 신호이고;

"*"는 복소 공액이고;

"^T"는 이항 연산이고;

y(n)은 등화기 출력 신호이고;

x(n)은 입력 신호이고;

T₁은 M×M 직교 변환 행렬이고;

c(n)은 피드-포워드(feed-forward) 필터 계수인, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 15항에 있어서, 상기 변환 영역에서의 적응 단계 크기는 μ₁=pNμ로서 계산되고,

여기서 p는 시간-영역에서 입력 신호의 평균 전력이고;

μ는 시간-영역에서의 적응 단계 크기인, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 14항에 있어서, 상기 제 1 대응하는 복수의 변환된 적응 계수()를 갱신하는 단계는,

를 계산하는 단계를 포함하고,

여기서, Γ_x(n)은 x(n)의 변환의 평균값을 포함하는 벡터이고,

λ는 양의 시간 상수이고,

μ는 시간-영역에서 적응 단계 크기이고;

e(n)=b(n)-y(n);

b(n)은 수신기 결정 신호이고;

"*"는 복소 공액이고;

"^T"는 이항 연산이고;

"./"는 단위 벡터 나눗셈을 나타내고;

"||²"는 단위 크기 연산을 나타내고;

y(n)은 등화기 출력 신호이고;

x(n)은 입력 신호이고;

T₁은 N×N 직교 변환 행렬이고;

c(n)은 피드-포워드 필터 계수인, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 17항에 있어서, 상기 변환 영역에서의 적응 단계 크기는 μ₁=pMμ로서 계산되고,

여기서 p는 시간-영역에서 입력 신호의 평균 전력이고;

μ는 시간-영역에서의 적응 단계 크기인, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 1항에 있어서, 상기 직교 변환 단계는, 상기 복수의 지연된 입력 샘플 중 그 다음 샘플의 다음 직교 변환에서 상기 복수의 지연된 입력 샘플의 이전 샘플의 이전 직교 변환을 이용함으로써 재귀 방식으로 상기 복수의 지연된 입력 샘플 각각의 변환을 계산하는 단계를 포함하는, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
제 19항에 있어서, 상기 변환 계산 단계는,

상기 지연된 입력 샘플(x(n)) 중 하나와 상기 지연된 입력 샘플(x(n-M)) 중 상기 하나의 M번째 지연된 버전(version) 사이의 차이를 계산하고;

k번째 피드백 신호를 상기 차이에 가산하고;

상기 가산으로부터의 합을 k번째 계수와 곱하고;

상기 곱한 합을 복수의 직교-변환 지연 입력 샘플 각각(X(k,n))으로서 출력하고;

상기 곱한 합을 지연시키고;

상기 k번째 피드백 신호로서 상기 지연된 곱한 합을 피드백함으로써

복수의 직교-변환 지연된 입력 샘플 각각(X(k,n))을 계산하는 단계를 포함하는, 수신기에서 입력 신호 상의 등화를 수행하는 방법.
수신기에서 등화를 수행하는 방법으로서,

복수의 지연된 입력 샘플 각각을 직교 변환하는 단계와;

제 1 대응하는 복수의 변환된 적응 계수를 이용하여 복수의 직교-변환 지연된 입력 샘플을 가중시키는 단계와;

피드백 신호와 함께 상기 가중된 복수의 직교-변환 지연된 입력 샘플을 합산하고, 등화기 출력 신호로서 상기 합산의 결과를 출력하는 단계와;

등화기 출력 신호의 이전 버전을 이용하여 상기 수신기에서 이루어진 결정에 기초하여 상기 제 1 대응하는 복수의 변환된 적응 계수를 변형시키는 단계를

포함하는, 수신기에서 등화를 수행하는 방법.
디지털 신호를 수신하는 방법으로서,

상기 디지털 신호의 복수의 지연된 버전을 생성하는 단계와;

상기 디지털 신호의 복수의 지연된 버전 각각을 직교 변환하고, 복수의 변환된 적응 계수를 이용하여 상기 지연된 버전을 가중시키는 단계와;

등화된 출력 신호를 생성하기 위해 상기 디지털 신호의 가중된 복수의 직교-변환 지연된 버전을 피드백 신호와 합산하는 단계와;

등화된 출력 신호의 이전 버전을 이용하여 상기 수신기에서 이루어진 결정에 기초하여 상기 복수의 변환된 적응 계수를 적응적으로 갱신하는 단계를

포함하는, 디지털 신호를 수신하는 방법.
디지털 신호를 수신하는 장치(10)로서,

수신기 결정 디바이스와;

상기 수신기 결정 디바이스에 연결된 적응형 등화기로서, 상기 등화기는 프로세서를 포함하는데, 상기 프로세서는,

디지털 신호의 복수의 지연된 버전을 생성하고;

상기 디지털 신호의 복수의 지연된 버전 각각을 직교 변환하고, 복수의 변환된 적응 계수를 이용하여 상기 지연된 버전을 가중시키고;

등화된 출력 신호를 생성하기 위해 상기 디지털 신호의 가중된 복수의 직교-변환 지연된 버전을 피드백 신호와 합산하고;

등화된 출력 신호의 이전 버전을 이용하여 상기 수신기 결정 디바이스에서 이루어진 결정에 기초하여 상기 복수의 변환된 적응 계수를 적응적으로 갱신하는, 적응형 등화기를

포함하는 디지털 신호를 수신하는 장치.