JP2570459B2 - ピン接続構造 - Google Patents
ピン接続構造Info
- Publication number
- JP2570459B2 JP2570459B2 JP2082707A JP8270790A JP2570459B2 JP 2570459 B2 JP2570459 B2 JP 2570459B2 JP 2082707 A JP2082707 A JP 2082707A JP 8270790 A JP8270790 A JP 8270790A JP 2570459 B2 JP2570459 B2 JP 2570459B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer wiring
- wiring board
- ceramic multilayer
- substrate
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はピン接続構造、特にセラミック多層配線基板
の外部接続用のピン接続構造に関する。
の外部接続用のピン接続構造に関する。
従来、この種のピン接続構造は、セラミック基板の表
面に直接ランドを形成し、その上にピンをろう付けなど
により接続させる構造となっている。
面に直接ランドを形成し、その上にピンをろう付けなど
により接続させる構造となっている。
上述した従来のピン構造は、セラミック基板上に直接
にランドを付けているので、ランドあるいはランド上の
ろう材とセラミックとの熱膨張係数の違いにより、ろう
付け部分にストレスが発生し、セラミック基板の表面、
特に窒化アルミ基板、ガラスセラミック基板のような強
度の小さな基板にクラックが入りやすいという欠点があ
る。
にランドを付けているので、ランドあるいはランド上の
ろう材とセラミックとの熱膨張係数の違いにより、ろう
付け部分にストレスが発生し、セラミック基板の表面、
特に窒化アルミ基板、ガラスセラミック基板のような強
度の小さな基板にクラックが入りやすいという欠点があ
る。
本発明のピン接続構造は、セラミック多層配線基板の
表面に露出し、この基板内部の導電パターンに接続して
内部が導電材料で充填されたスルーホールと、このスル
ーホールに接続される位置に外部接続ピンと前記セラミ
ック多層配線基板との間の熱膨張係数を持つ前記セラミ
ック多層配線基板上のポリイミド樹脂層と、このポリイ
ミド樹脂層の表面のヴィアホール上にヴィアホールを覆
って形成されたランドと、このランド上に外部接続ピン
を接続するろう材とを有することにより構成される。
表面に露出し、この基板内部の導電パターンに接続して
内部が導電材料で充填されたスルーホールと、このスル
ーホールに接続される位置に外部接続ピンと前記セラミ
ック多層配線基板との間の熱膨張係数を持つ前記セラミ
ック多層配線基板上のポリイミド樹脂層と、このポリイ
ミド樹脂層の表面のヴィアホール上にヴィアホールを覆
って形成されたランドと、このランド上に外部接続ピン
を接続するろう材とを有することにより構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。１はセ
ラミック多層配線基板で、基板内部の導体パターン２が
LSI実装面と外部接続用ピン７の実装面とを結ぶスルー
ホール３に接続されて、スルーホール３は外部接続用ピ
ン７を実装する基板表面に露出している。セラミック多
層配線基板１の熱膨張係数は4.2×10-6/℃である。スル
ーホール３の直径は100〜300μｍであり、スルーホール
ピッチは2.54mmである。スルーホール３および導体パタ
ーン２の材料はタングステン、モリブデン金、銀−パラ
ジウム等が用いられる。基板表面にはポリイミド樹脂層
４が形成されていて、ポリイミド樹脂層４の厚さは２〜
15μｍであり、熱膨張係数は基板とろう材６との間の値
10×10-6/℃のものを選択してある。この樹脂層はスピ
ンコーティングにより基板表面に塗布され、フォトリそ
グラフィーィ技術によりセラミック多層配線基板１の対
応するスルーホール３の位置にヴィアホールが形成され
ている。このときポリイミド樹脂層４のヴィアホール位
置をすべてセラミック多層配線基盤１のスルーホール３
の位置に合わせるのは、セラミック多層配線基板１の焼
成工程での収縮率のばらつきにより大面積の基板ほど難
しくなるため、１辺が2cm以上の基板ではヴィアホール
を基板面内で分割して形成してゆくか、露光用のガラス
マスクのヴィアホールのピッチを基板の収縮率のばらつ
きに合わせて用意するかのどちらかの方法を取らなけれ
ばならない。ポリイミド樹脂層４の膜厚は、厚いほど熱
膨張係数の違いを吸収しやすいのであるが、ヴィアホー
ル部へのヴィアフィルを行わないのでポリイミド樹脂層
４の表面のランド５との接続を確実にするためにも15μ
ｍ以下がよい。ポリイミド樹脂層４の表面に形成された
ランド５は直径1.3mmとなっている。ランド５はスパッ
タ膜のみ、もしくは通常の薄膜導体パターンの形成法に
より、金、銅、ニッケル等のメッキで形成される。スパ
ッタ膜のみでランドを形成する場合は、クロムを1000
Å、パラジウムを4000〜6000Å付けるのがよい。パラジ
ウムの厚さがこれ以下であるとクロムの拡張が進んだ場
合に、クロムがパラジウムの表面まで出てきて外部接続
用ピン７のろう付け時に、ろう材のぬれが悪くなる恐れ
がある。スパッタ膜をランド５の部分だけに選択的に形
成する方法は、スパッタ膜形成時にメタルマスクで表面
をマスキングし必要部分以外にスパッタが付かないよう
にするか、スパッタ膜を全面につけた後にレジストを塗
布し、フォトリソグラフィーにより形成するかである。
メッキにより形成する場合は、この後即ちスパッタ膜を
ランドの形状に形成した後、ランドに接続しているセラ
ミック多層配線基板１のスルーホール３を利用して基板
の裏側からメッキの電極を取っておこなうか、無電解メ
ッキで行うかである。ろう材６は外部接続用ピン７をラ
ンド５に固着させるためのものである。ろう材料は金／
錫:80/20（wt％）の共晶合金（熱膨張係数18×10-6/
℃）が好ましいが、ポリイミドにダメージを与えない範
囲の温度（400℃以下）に融点を持つろう材料ならば何
でも使用できる。ろう材の量はランドの大きさにより変
える必要があるが、上記のランドでは0.8〜0.9mgであ
る。外部接続用ピン７のネイルヘッド部分の直径は0.7m
m、ピン部分の直径は0.35mmである。
ラミック多層配線基板で、基板内部の導体パターン２が
LSI実装面と外部接続用ピン７の実装面とを結ぶスルー
ホール３に接続されて、スルーホール３は外部接続用ピ
ン７を実装する基板表面に露出している。セラミック多
層配線基板１の熱膨張係数は4.2×10-6/℃である。スル
ーホール３の直径は100〜300μｍであり、スルーホール
ピッチは2.54mmである。スルーホール３および導体パタ
ーン２の材料はタングステン、モリブデン金、銀−パラ
ジウム等が用いられる。基板表面にはポリイミド樹脂層
４が形成されていて、ポリイミド樹脂層４の厚さは２〜
15μｍであり、熱膨張係数は基板とろう材６との間の値
10×10-6/℃のものを選択してある。この樹脂層はスピ
ンコーティングにより基板表面に塗布され、フォトリそ
グラフィーィ技術によりセラミック多層配線基板１の対
応するスルーホール３の位置にヴィアホールが形成され
ている。このときポリイミド樹脂層４のヴィアホール位
置をすべてセラミック多層配線基盤１のスルーホール３
の位置に合わせるのは、セラミック多層配線基板１の焼
成工程での収縮率のばらつきにより大面積の基板ほど難
しくなるため、１辺が2cm以上の基板ではヴィアホール
を基板面内で分割して形成してゆくか、露光用のガラス
マスクのヴィアホールのピッチを基板の収縮率のばらつ
きに合わせて用意するかのどちらかの方法を取らなけれ
ばならない。ポリイミド樹脂層４の膜厚は、厚いほど熱
膨張係数の違いを吸収しやすいのであるが、ヴィアホー
ル部へのヴィアフィルを行わないのでポリイミド樹脂層
４の表面のランド５との接続を確実にするためにも15μ
ｍ以下がよい。ポリイミド樹脂層４の表面に形成された
ランド５は直径1.3mmとなっている。ランド５はスパッ
タ膜のみ、もしくは通常の薄膜導体パターンの形成法に
より、金、銅、ニッケル等のメッキで形成される。スパ
ッタ膜のみでランドを形成する場合は、クロムを1000
Å、パラジウムを4000〜6000Å付けるのがよい。パラジ
ウムの厚さがこれ以下であるとクロムの拡張が進んだ場
合に、クロムがパラジウムの表面まで出てきて外部接続
用ピン７のろう付け時に、ろう材のぬれが悪くなる恐れ
がある。スパッタ膜をランド５の部分だけに選択的に形
成する方法は、スパッタ膜形成時にメタルマスクで表面
をマスキングし必要部分以外にスパッタが付かないよう
にするか、スパッタ膜を全面につけた後にレジストを塗
布し、フォトリソグラフィーにより形成するかである。
メッキにより形成する場合は、この後即ちスパッタ膜を
ランドの形状に形成した後、ランドに接続しているセラ
ミック多層配線基板１のスルーホール３を利用して基板
の裏側からメッキの電極を取っておこなうか、無電解メ
ッキで行うかである。ろう材６は外部接続用ピン７をラ
ンド５に固着させるためのものである。ろう材料は金／
錫:80/20（wt％）の共晶合金（熱膨張係数18×10-6/
℃）が好ましいが、ポリイミドにダメージを与えない範
囲の温度（400℃以下）に融点を持つろう材料ならば何
でも使用できる。ろう材の量はランドの大きさにより変
える必要があるが、上記のランドでは0.8〜0.9mgであ
る。外部接続用ピン７のネイルヘッド部分の直径は0.7m
m、ピン部分の直径は0.35mmである。
なお本実施例ではセラミック多層配線基板１と外部接
続用ピン７とのろう付け部の間に熱膨張係数を調整した
ポリイミド樹脂層４を設け、ろう付け部のストレスを緩
和したのであるが、熱膨張係数をセラミック多層配線基
板１とろう材６との間を必ずしも調整しなくても、ポリ
イミドの持つ弾性によりろう付け部のストレスを少なく
することはできる。
続用ピン７とのろう付け部の間に熱膨張係数を調整した
ポリイミド樹脂層４を設け、ろう付け部のストレスを緩
和したのであるが、熱膨張係数をセラミック多層配線基
板１とろう材６との間を必ずしも調整しなくても、ポリ
イミドの持つ弾性によりろう付け部のストレスを少なく
することはできる。
以上述べたように本発明は、セラミック多層配線基板
と外部接続用ピンとのろう付け部の間にポリイミド層を
設け、しかもその熱膨張係数を調整することによりセラ
ミック多層配線基板とろう付け部との熱膨張係数の差に
よるストレスの発生を緩和させることができ、基板にク
ラックの生じないピン接続構造を提供できる効果があ
る。
と外部接続用ピンとのろう付け部の間にポリイミド層を
設け、しかもその熱膨張係数を調整することによりセラ
ミック多層配線基板とろう付け部との熱膨張係数の差に
よるストレスの発生を緩和させることができ、基板にク
ラックの生じないピン接続構造を提供できる効果があ
る。
第１図は本発明の一実施例の縦断面図である。 １…セラミック多層配線基板、２…導体パターン、３…
スルーホール、４…ポリイミド樹脂層、５…ランド、６
…ろう材、７…外部接続用ピン。
スルーホール、４…ポリイミド樹脂層、５…ランド、６
…ろう材、７…外部接続用ピン。
Claims (1)
- 【請求項１】セラミック多層配線基板の表面に露出し、
この基板内部の導電パターンに接続して内部が導電材料
で充填されたスルーホールと、このスルーホールに接続
される位置にヴィアホールを配した外部接続ピンと前記
セラミック多層配線基板との間の熱膨張係数を持つ前記
セラミック多層配線基板上のポリイミド樹脂層と、この
ポリイミド樹脂層の表面のヴィアホール上にヴィアホー
ルを覆って形成されたランドと、このランド上に外部接
続ピンを接続するろう材とを有することを特徴とするピ
ン接続構造。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082707A JP2570459B2 (ja) | 1990-03-29 | 1990-03-29 | ピン接続構造 |
| CA002036771A CA2036771A1 (en) | 1990-02-22 | 1991-02-20 | Multilayer ceramic wiring substrate and pin connecting structure |
| DE1991612097 DE69112097T2 (de) | 1990-02-22 | 1991-02-21 | Mehrschicht keramisches Verdrahtungssubstrat und Stiftverbindungsstruktur. |
| EP19910102547 EP0443578B1 (en) | 1990-02-22 | 1991-02-21 | Multilayer ceramic wiring substrate and pin connecting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082707A JP2570459B2 (ja) | 1990-03-29 | 1990-03-29 | ピン接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283274A JPH03283274A (ja) | 1991-12-13 |
| JP2570459B2 true JP2570459B2 (ja) | 1997-01-08 |
Family
ID=13781877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082707A Expired - Lifetime JP2570459B2 (ja) | 1990-02-22 | 1990-03-29 | ピン接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570459B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2006231967B2 (en) | 2005-03-31 | 2011-09-15 | Suntory Holdings Limited | Oil-in-water emulsions containing lignan-class compounds and compositions containing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01100958A (ja) * | 1987-10-14 | 1989-04-19 | Hitachi Ltd | 樹脂被覆セラミック配線基板 |
-
1990
- 1990-03-29 JP JP2082707A patent/JP2570459B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03283274A (ja) | 1991-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232212B1 (en) | Flip chip bump bonding | |
| US6251766B1 (en) | Method for improving attachment reliability of semiconductor chips and modules | |
| JPS61188902A (ja) | チツプ抵抗器及びその製造方法 | |
| US4755631A (en) | Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate | |
| US5603981A (en) | Electrical connecting device and method for making same | |
| JP2570459B2 (ja) | ピン接続構造 | |
| JP2001223460A (ja) | 実装回路基板及びその製造方法 | |
| JP2918959B2 (ja) | セラミック多層配線基板 | |
| JP3086081B2 (ja) | 配線基板とその製造方法 | |
| JP2596227B2 (ja) | セラミック多層配線基板 | |
| EP0443578B1 (en) | Multilayer ceramic wiring substrate and pin connecting structure | |
| JP4463940B2 (ja) | 薄膜多層回路基板 | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JP2002231502A (ja) | フィレットレス形チップ抵抗器及びその製造方法 | |
| JPH05136551A (ja) | 半田コートプリント回路基板 | |
| JP2893634B2 (ja) | 電子部品の接続構造 | |
| JPH0228279B2 (ja) | Atsumakuhakumakukonseitasohaisenkibannoseizohoho | |
| JPH03145194A (ja) | 多層配線基板 | |
| JPH0563955B2 (ja) | ||
| JPS6381839A (ja) | ろう付け方法 | |
| JPS63220549A (ja) | 集積回路装置 | |
| JPH01238132A (ja) | 半田接続用電極及び半田接続用電極の製造方法 | |
| JP2717199B2 (ja) | フィルムキャリアにおけるバンプの形成方法 | |
| JPH04132291A (ja) | セラミック多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |