JP2569913B2 - フラットパッケージの製造方法及びフラットパッケージ - Google Patents
フラットパッケージの製造方法及びフラットパッケージInfo
- Publication number
- JP2569913B2 JP2569913B2 JP2185020A JP18502090A JP2569913B2 JP 2569913 B2 JP2569913 B2 JP 2569913B2 JP 2185020 A JP2185020 A JP 2185020A JP 18502090 A JP18502090 A JP 18502090A JP 2569913 B2 JP2569913 B2 JP 2569913B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- corner
- flat package
- electrodes
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法、特に半導体装置用
のフラットパッケージにおける外部リードのろう付け方
法と、フラットパッケージの構造に関する。
のフラットパッケージにおける外部リードのろう付け方
法と、フラットパッケージの構造に関する。
従来の半導体装置用のフラットパッケージについて、
図を用いて説明する。
図を用いて説明する。
第３図は、従来のフラットパッケージにおける外部リ
ードのろう付け方法を説明するための平面図である。
ードのろう付け方法を説明するための平面図である。
第３図において、セラミック基板１上の電極２と外部
リード３とは、ろう付けによって接合されている。
リード３とは、ろう付けによって接合されている。
上記のろう付けは、下記のようにして行う。
先ず、セラミック基板１の面の周辺部に、ペースト状
のタングステンをスクリーン印刷などでパターニング
し、焼成して電極２を形成する。
のタングステンをスクリーン印刷などでパターニング
し、焼成して電極２を形成する。
次に、この電極２の上に、銀−銅合金などからなる、
ろう材としてのプリフォーム４を載せ、更にその上に鉄
−ニッケル−コバルト合金などからなる外部リード３を
載せる。
ろう材としてのプリフォーム４を載せ、更にその上に鉄
−ニッケル−コバルト合金などからなる外部リード３を
載せる。
第３図は、この工程終了後の状態を示す平面図であ
る。
る。
この状態で、全体を850〜900℃の還元雰囲気中で加熱
すると、プリフォーム４が溶融し、電極２と外部リード
３とが接合される。
すると、プリフォーム４が溶融し、電極２と外部リード
３とが接合される。
このとき、溶融したプリフォームはセラミックにはな
じまないので、電極２と外部リード３とからなる対どう
しの間の溶融プリフォームは各電極・外部リード対側に
引き寄せられ、ろう付け終了後には、各電極・外部リー
ド対どうしの間は絶縁される。
じまないので、電極２と外部リード３とからなる対どう
しの間の溶融プリフォームは各電極・外部リード対側に
引き寄せられ、ろう付け終了後には、各電極・外部リー
ド対どうしの間は絶縁される。
上述のろう付け方法においては、プリフォーム４が溶
融する際に、セラミック基板１のコーナー部５の余剰な
プリフォーム４から、このコーナー部５に最も近い電極
2a及び外部リード3aに、ろう材が過剰に供給される。
融する際に、セラミック基板１のコーナー部５の余剰な
プリフォーム４から、このコーナー部５に最も近い電極
2a及び外部リード3aに、ろう材が過剰に供給される。
以後、この、コーナー部５に最も近い電極及び外部リ
ードを、コーナー部最近接電極及びコーナー部最近接外
部リードと呼ぶこととする。
ードを、コーナー部最近接電極及びコーナー部最近接外
部リードと呼ぶこととする。
従来、上記の現象を防止するために、外部リード３と
同一材料、同一形状のダミーリード６を、コーナー部５
とコーナー部最近接外部リード3aとの間に設け、コーナ
ー部５上のプリフォーム４からの過剰なろう材を吸収さ
せていた。
同一材料、同一形状のダミーリード６を、コーナー部５
とコーナー部最近接外部リード3aとの間に設け、コーナ
ー部５上のプリフォーム４からの過剰なろう材を吸収さ
せていた。
上記のダミーリード６は、その下部に電極が設けられ
ていないので、セラミック基板１に固着されることはな
く、ろう付け工程後に取り除かれる。
ていないので、セラミック基板１に固着されることはな
く、ろう付け工程後に取り除かれる。
上述した従来のフラットパッケージの外部リードろう
付け方法では、セラミック基板のコーナー部上のプリフ
ォームからの余剰なろう材が、コーナー部最近接外部リ
ードに付着しないように、ろう材吸収用のダミーリード
を用いている。
付け方法では、セラミック基板のコーナー部上のプリフ
ォームからの余剰なろう材が、コーナー部最近接外部リ
ードに付着しないように、ろう材吸収用のダミーリード
を用いている。
しかし、ダミーリードが吸収できるろう材の量は、セ
ラミック基板上に形成された電極とは異なって少ないた
め、結果的に、コーナー部に最も近い外部リードと電極
の組に供給されるろう材の量が増加してしまう。
ラミック基板上に形成された電極とは異なって少ないた
め、結果的に、コーナー部に最も近い外部リードと電極
の組に供給されるろう材の量が増加してしまう。
ところが、一般に、ろう付けにおいては、ろう材の量
が適量を越えて過剰であると、ろう材による応力が大き
くなるため、ろう付け部の接合強度が低下してしまう。
が適量を越えて過剰であると、ろう材による応力が大き
くなるため、ろう付け部の接合強度が低下してしまう。
すなわち、従来のフラットパッケージの外部リードろ
う付け方法は、コーナー部最近接外部リードの取り付け
強度だけが、他の外部リードの取り付け強度よりも著し
く低くなってしまうという欠点を持っている。
う付け方法は、コーナー部最近接外部リードの取り付け
強度だけが、他の外部リードの取り付け強度よりも著し
く低くなってしまうという欠点を持っている。
本発明のフラットパッケージの製造方法は、セラミッ
ク基板面の周辺部に基板の辺に沿って並ぶ複数の電極を
形成する工程と、前記セラミック基板に前記複数の電極
間に亘るろう材を載置する工程と、前記ろう材の各各の
電極に対応する位置に外部リードを位置合せして載置す
る工程と、前記セラミック基板、前記ろう材及び前記外
部リードを同時に加熱して各各の電極と各各の外部リー
ドとを一斉にろう付けして接合する工程とを含むフラッ
トパッケージの製造方法において、前記複数の電極を形
成するに際して、前記セラミック基板のコーナー部とそ
のコーナー部に最も近い電極との間に、前記複数の電極
と同一材料からなる、前記ろう材に覆われるべきダミー
の電極を、前記複数の電極の形成と同時に形成すること
を特徴とする。
ク基板面の周辺部に基板の辺に沿って並ぶ複数の電極を
形成する工程と、前記セラミック基板に前記複数の電極
間に亘るろう材を載置する工程と、前記ろう材の各各の
電極に対応する位置に外部リードを位置合せして載置す
る工程と、前記セラミック基板、前記ろう材及び前記外
部リードを同時に加熱して各各の電極と各各の外部リー
ドとを一斉にろう付けして接合する工程とを含むフラッ
トパッケージの製造方法において、前記複数の電極を形
成するに際して、前記セラミック基板のコーナー部とそ
のコーナー部に最も近い電極との間に、前記複数の電極
と同一材料からなる、前記ろう材に覆われるべきダミー
の電極を、前記複数の電極の形成と同時に形成すること
を特徴とする。
次に、本発明について、図面を用いて説明する。
第１図は、本発明の第１の実施例を説明するための平
面図である。
面図である。
第１図に示した第１の実施例は、第３図に示す従来の
フラットパッケージにおいて、ダミーリード６を取り除
き、セラミック基板上１にメタライズパターン7aを設け
たものである。
フラットパッケージにおいて、ダミーリード６を取り除
き、セラミック基板上１にメタライズパターン7aを設け
たものである。
メタライズパターン7aを設ける位置は、第３図におい
てダミーリードが設けられていた位置に対応する位置と
する。すなわち、この位置は外部リードから独立した無
関係の位置であって、この位置に設けられたメタライズ
パターン7aには、第１図に示すように、外部リードはろ
う付けされない。その意味で、メタライズパターン7a
は、ダミーの電極と呼ばれるべきものである。
てダミーリードが設けられていた位置に対応する位置と
する。すなわち、この位置は外部リードから独立した無
関係の位置であって、この位置に設けられたメタライズ
パターン7aには、第１図に示すように、外部リードはろ
う付けされない。その意味で、メタライズパターン7a
は、ダミーの電極と呼ばれるべきものである。
ここで、メタライズパターン7aの形状は、他の電極２
の形状と同一とし、又、メタライズパターン7aとコーナ
ー部最近接電極2aとの間の間隔d1と、他の隣接する電極
同志の間の間隔d2とは等しいように設計する。
の形状と同一とし、又、メタライズパターン7aとコーナ
ー部最近接電極2aとの間の間隔d1と、他の隣接する電極
同志の間の間隔d2とは等しいように設計する。
なお、このメタライズパターン7aの形成方法は、電極
２の形成方法と全く同じであり、セラミック基板１上に
電極２を形成する際に、同時に形成する。
２の形成方法と全く同じであり、セラミック基板１上に
電極２を形成する際に、同時に形成する。
上記のような構造のセラミック基板１上の電極２と外
部リード３とをろう付けするには、従来のフラットパッ
ケージにおけるろう付けの手順と同じ手順でろう付けす
る。
部リード３とをろう付けするには、従来のフラットパッ
ケージにおけるろう付けの手順と同じ手順でろう付けす
る。
すなわち、先ず、セラミック基板１の面の周辺部にペ
ースト状のタングステンをスクリーン印刷などでパター
ニングし、焼成して電極２及びメタライズパターン7aを
形成する。次に、この電極２及びメタライズパターン7a
の上に、銀−銅合金などからなるろう材としてのプリフ
ォーム４を載せ、更にその上に鉄−ニッケル−コバルト
合金などからなる外部リード３を載せる。但し、メタラ
イズパターン7aには、外部リードを配置しない。第１図
は、この工程終了後の状態を示す平面図である。この状
態で全体を850〜900℃の還元性雰囲気で加熱し、プリフ
ォーム４を溶融させて、電極２と外部リード３とを接合
する。
ースト状のタングステンをスクリーン印刷などでパター
ニングし、焼成して電極２及びメタライズパターン7aを
形成する。次に、この電極２及びメタライズパターン7a
の上に、銀−銅合金などからなるろう材としてのプリフ
ォーム４を載せ、更にその上に鉄−ニッケル−コバルト
合金などからなる外部リード３を載せる。但し、メタラ
イズパターン7aには、外部リードを配置しない。第１図
は、この工程終了後の状態を示す平面図である。この状
態で全体を850〜900℃の還元性雰囲気で加熱し、プリフ
ォーム４を溶融させて、電極２と外部リード３とを接合
する。
この場合、隣接する電極同志の間の間隔d2と、コーナ
ー部最近接電極2aとメタライズパターン7aとの間の間隔
d1とが等しいので、コーナー部５に最も近い電極2a及び
外部リード3aに供給されるろう材の量と、他の電極２及
び外部リード３に供給されるろう材の量とは等しくな
る。
ー部最近接電極2aとメタライズパターン7aとの間の間隔
d1とが等しいので、コーナー部５に最も近い電極2a及び
外部リード3aに供給されるろう材の量と、他の電極２及
び外部リード３に供給されるろう材の量とは等しくな
る。
従って、本実施例では、ろう付け工程後の外部リード
の取り付け強度は、外部リードがコーナー部に近いか否
かに係わらず、同じ強度になり、コーナー部最近接外部
リードの取り付け強度を、従来のフラットパッケージに
おけるよりも向上させることができる。
の取り付け強度は、外部リードがコーナー部に近いか否
かに係わらず、同じ強度になり、コーナー部最近接外部
リードの取り付け強度を、従来のフラットパッケージに
おけるよりも向上させることができる。
次に、以上のようにして得られるフラットパッケージ
20個について、コーナー部最近接外部リードの、ろう付
け工程後の取り付け強度を測定した。
20個について、コーナー部最近接外部リードの、ろう付
け工程後の取り付け強度を測定した。
その結果、取り付け強度の平均値及び標準偏差は以下
のようであった。
のようであった。
取り付け強度＝570g 標準偏差＝48.3g 一方、従来のフラットパッケージについて、同様に取
り付け強度を測定した結果は以下のようであった。
り付け強度を測定した結果は以下のようであった。
取り付け強度＝535g 標準偏差＝147.5g すなわち、コーナー部最近接外部リードの取り付け強
度は、本実施例における方が、従来のフラットパッケー
ジにおけるよりも、絶対値が大きくしかもばらつきが小
さいという良好な結果が得られた。
度は、本実施例における方が、従来のフラットパッケー
ジにおけるよりも、絶対値が大きくしかもばらつきが小
さいという良好な結果が得られた。
なお、メタライズパターンの形状に関して、本実施例
では、第１図に示すように、電極と同じ孤立した形状と
したが、第２図に示す第２の実施例のように、一つのコ
ーナー部５を挟む二つのメタライズパターンを連続させ
て一つの連続体としたような形状のメタライズパターン
7bであっても、前述したと同様の効果が得られる。
では、第１図に示すように、電極と同じ孤立した形状と
したが、第２図に示す第２の実施例のように、一つのコ
ーナー部５を挟む二つのメタライズパターンを連続させ
て一つの連続体としたような形状のメタライズパターン
7bであっても、前述したと同様の効果が得られる。
この場合にも、メタライズパターン7bとコーナー部最
近接電極2aとの間の間隔d1は、他の電極同志の間の間隔
d2と等しいように設計する。
近接電極2aとの間の間隔d1は、他の電極同志の間の間隔
d2と等しいように設計する。
上記のメタライズパターン7bとしては、吊りピン８を
ろう付けするためのメタライズパターンを流用する。
ろう付けするためのメタライズパターンを流用する。
吊りピン８は、半導体装置の製造プロセス中などにお
いて、半導体装置をハンドリングする際に、この吊りピ
ン８を用いてハンドリングすることによって、外部リー
ドを保護するためのものである。
いて、半導体装置をハンドリングする際に、この吊りピ
ン８を用いてハンドリングすることによって、外部リー
ドを保護するためのものである。
従って、吊りピン８においては、メタライズパターン
の面積を十分大きくとり、外部リードの取り付け強度よ
りも十分大きな取り付け強度を確保している。
の面積を十分大きくとり、外部リードの取り付け強度よ
りも十分大きな取り付け強度を確保している。
このため、ろう材の増減が吊りピン８の取り付け強度
に与える影響は、外部リード３に対する影響よりも軽微
である。
に与える影響は、外部リード３に対する影響よりも軽微
である。
よって、吊りピン８用のメタライズパターンを、コー
ナー部最近接外部リードへ過剰なろう材が供給されるの
を防ぐためのメタライズパターンとして流用しても、フ
ラットパッケージの特性上なんら問題とはならない。
ナー部最近接外部リードへ過剰なろう材が供給されるの
を防ぐためのメタライズパターンとして流用しても、フ
ラットパッケージの特性上なんら問題とはならない。
上述の第２の実施例は、第１の実施例の効果を含み、
更に、吊りピン８をろう付けするためのメタライズパタ
ーンをそのまま流用できるという簡便さも併せ持ってい
る。
更に、吊りピン８をろう付けするためのメタライズパタ
ーンをそのまま流用できるという簡便さも併せ持ってい
る。
以上説明したように、本発明によれば、セラミック基
板のコーナー部とコーナー部最近接電極との間にメタラ
イズパターンを設けることによって、コーナー部にある
余剰なろう材がコーナー部最近接外部リードに付着する
のを防ぐことができる。
板のコーナー部とコーナー部最近接電極との間にメタラ
イズパターンを設けることによって、コーナー部にある
余剰なろう材がコーナー部最近接外部リードに付着する
のを防ぐことができる。
従って、本発明は、コーナー部最近接外部リードの取
り付け強度を、従来のフラットパッケージにおけるより
も大きくすることができ、且つ、そのばらつきも小さく
抑えることができるという効果を有する。
り付け強度を、従来のフラットパッケージにおけるより
も大きくすることができ、且つ、そのばらつきも小さく
抑えることができるという効果を有する。
第１図は、本発明の第１の実施例を説明するための平面
図、第２図は、本発明の第２の実施例を説明するための
平面図、第３図は、従来のフラットパッケージにおける
外部リードのろう付け方法を説明するための平面図であ
る。 １……セラミック基板、２……電極、2a……コーナー部
最近接電極、３……外部リード、3a……コーナ部最近接
外部リード、４……プリフォーム、５……コーナー部、
６……ダミーリード、7a,7b……メタライズパターン、
８……吊りピン。
図、第２図は、本発明の第２の実施例を説明するための
平面図、第３図は、従来のフラットパッケージにおける
外部リードのろう付け方法を説明するための平面図であ
る。 １……セラミック基板、２……電極、2a……コーナー部
最近接電極、３……外部リード、3a……コーナ部最近接
外部リード、４……プリフォーム、５……コーナー部、
６……ダミーリード、7a,7b……メタライズパターン、
８……吊りピン。
Claims (3)
- 【請求項１】セラミック基板面の周辺部に基板の辺に沿
って並ぶ複数の電極を形成する工程と、前記セラミック
基板に前記複数の電極間に亘るろう材を載置する工程
と、前記ろう材の各各の電極に対応する位置に外部リー
ドを位置合せして載置する工程と、前記セラミック基
板、前記ろう材及び前記外部リードを同時に加熱して各
各の電極と各各の外部リードとを一斉にろう付けして接
合する工程とを含むフラットパッケージの製造方法にお
いて、 前記複数の電極を形成するに際して、前記セラミック基
板のコーナー部とそのコーナー部に最も近い電極との間
に、前記複数の電極と同一材料からなる、前記ろう材に
覆われるべきダミーの電極を、前記複数の電極の形成と
同時に形成することを特徴とするフラットパッケージの
製造方法。 - 【請求項２】セラミック基板面の周辺部に基板の辺に沿
って並ぶ複数の電極それぞれに外部リードをろう付けし
てなるフラットパッケージにおいて、 前記セラミック基板が、基板のコーナー部とそのコーナ
ー部に最も近い電極との間に、前記外部リードから独立
して単独の、ダミーの電極を備えることを特徴とするフ
ラットパッケージ。 - 【請求項３】請求項２記載のフラットパッケージにおい
て、 前記ダミーの電極と前記コーナー部に最も近い電極との
間の間隔が、前記コーナー部に最も近い電極とこれに隣
接する直近の電極との間の間隔に等しいことを特徴とす
るフラットパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185020A JP2569913B2 (ja) | 1990-07-12 | 1990-07-12 | フラットパッケージの製造方法及びフラットパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2185020A JP2569913B2 (ja) | 1990-07-12 | 1990-07-12 | フラットパッケージの製造方法及びフラットパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0472648A JPH0472648A (ja) | 1992-03-06 |
| JP2569913B2 true JP2569913B2 (ja) | 1997-01-08 |
Family
ID=16163372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2185020A Expired - Fee Related JP2569913B2 (ja) | 1990-07-12 | 1990-07-12 | フラットパッケージの製造方法及びフラットパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569913B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999039859A1 (en) | 1998-02-05 | 1999-08-12 | Mitsubishi Denki Kabushiki Kaisha | Wire discharge machining apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58188142A (ja) * | 1982-04-28 | 1983-11-02 | Hitachi Ltd | セラミック基板のリードろう接方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01121945U (ja) * | 1988-02-12 | 1989-08-18 |
-
1990
- 1990-07-12 JP JP2185020A patent/JP2569913B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58188142A (ja) * | 1982-04-28 | 1983-11-02 | Hitachi Ltd | セラミック基板のリードろう接方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0472648A (ja) | 1992-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1187674A (en) | Cast solder leads for leadless semiconductor circuits | |
| KR20000057831A (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
| JP2000068414A (ja) | リードレスパッケージの製造方法 | |
| JP2569913B2 (ja) | フラットパッケージの製造方法及びフラットパッケージ | |
| JP2527828B2 (ja) | 半導体パッケ―ジ | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JP2569913C (ja) | ||
| JP2522503B2 (ja) | 半導体装置 | |
| JP2809952B2 (ja) | ハンダバンプ形成方法 | |
| JP2549996B2 (ja) | リードフレームおよびこれを用いた集積回路パッケージの製造方法 | |
| JPS61285740A (ja) | 高密度実装形セラミツクｉｃパツケ−ジ | |
| JPS60194545A (ja) | 半導体装置およびその製造方法 | |
| JPH0669052B2 (ja) | 半導体素子の高密度実装方法 | |
| JP2968375B2 (ja) | セラミック基板の製造方法 | |
| JPH06104558A (ja) | 配線基板に対する電子部品パッケージの取付構造 | |
| JP2730304B2 (ja) | 半導体装置 | |
| JPH0442934Y2 (ja) | ||
| JPH0555406A (ja) | セラミツクパツケージの製造方法 | |
| JPS61269336A (ja) | 半導体装置 | |
| JPS63124557A (ja) | ハイブリツドｉｃ | |
| JPH0342864A (ja) | 高集積度半導体装置 | |
| JPH03268457A (ja) | 半導体装置 | |
| JPH0579174B2 (ja) | ||
| JPH04363055A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |