JP2569552B2

JP2569552B2 - ビデオテ−プレコ−ダ

Info

Publication number: JP2569552B2
Application number: JP62114042A
Authority: JP
Inventors: 浩岡田; 章二根本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1987-05-11
Filing date: 1987-05-11
Publication date: 1997-01-08
Anticipated expiration: 2012-01-08
Also published as: JPS63279683A

Description

【発明の詳細な説明】以下の順序で本発明を説明する。

Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術Ｄ発明が解決しようとする問題点Ｅ問題点を解決するための手段（第１図）Ｆ作用Ｇ実施例 G₁ 一実施例の構成（第１図，第２図） G₂ 一実施例の動作（スロー再生）（第１図〜第３図） G₃ 一実施例の動作（モード切換）（第１図、第２図、
第４図）Ｈ発明の効果Ａ産業上の利用分野本発明は、スロー再生またはスチル再生時にフィール
ドメモリに書き込まれた映像信号を読み出すようにした
ビデオテープレコーダ（VTR）に関する。

Ｂ発明の概要本発明は、スロー再生またはスチル再生時に、フィー
ルドメモリに書き込まれた映像信号を読み出すようにし
たVTRにおいて、書き込みフィールドの長さを水平周期
の整数倍にすることにより、各読み出しフィールドの長
さを等しくして、再生画像のスキュー及び垂直方向の揺
れを防止すると共に、読み出し側アドレスカウンタの内
容に基いて形成した基準位相信号を用いて、フィールド
メモリの読み出し区間内で、回転ドラムの位相サーボ制
御を行なうことにより、スロー再生またはスチル再生か
ら通常再生に切り換えたとき、再生画像の同期の乱れを
防止するようにしたものである。

Ｃ従来の技術従来、ビデオテープを通常速度の1/nの緩速で走行さ
せながら再生するスロー再生や、テープを走行を停止さ
せて静止画を再生するスチル再生においては、第５図に
示すように、テープの走行速度Vtと、隣接２トラックの
始端間のトラック方向の距離αＨとに応じて、磁気ヘッ
ドのトレース軌跡が異なる。

スチル再生の場合、磁気ヘッドはトレース開始位置Gs
から、トラックTkの対角線と一致するトレース軌跡Loに
沿ってトレース終了位置Ｇf₀に達する。同図から明らか
なように、Gs〜Ｇf₀間の距離、換言すれば１フィールド
当りのライン数は No＝262.5＋α …（１）となる。

また、1/nスロー再生の場合、磁気ヘッドはトレース
開始位置Gsから、トラックTkの対角線から、終端でトラ
ックピッチｐの1/nだけ遅れるトレース軌跡Lnに沿って
トレース終了位置Gfnに達する。同図から明らかなよう
に、Gs〜Gfn間の距離、換言すれば１フィールド当りの
ライン数は Nn＝262.5＋α（１−1/n） …（２）となる。

幅が8mmのビデオテープを使用するVTR、所謂「８ミリ
ビデオ」のテープパターンは、NTSC方式の標準モードで
α＝１と定められており、この８ミリビデオで、例えば
1/4スロー再生を行なう場合、１フィールド当りのライ
ン数は、（２）式によってN₄＝262.5＋0.75＝263.25と
なる。

Ｄ発明が解決しようとする問題点ところで、スロー再生時及びスチル再生時に、テープ
からの再生映像信号をフィールドメモリに一旦書き込
み、繰返して読み出すようにして、再生画像のノイズを
除去したVTRが賞用されている。

例えば、８ミリビデオのNTSC方式の標準モードの1/4
スロー再生時、前述のように、１フィールドが263.25ラ
インとなる。そして、第６図Ａに示すようなスイッチン
グパルスに同期して、同図Ｂに示すような再生RF信号が
最高レベルとなる１フィールドの再生映像信号が、同図
Ｃに示すようにメモリに書き込まれる。再生RF信号が低
レベルとなるフィールドでは、メモリから読み出された
映像信号によって、再生画像が補間される。

この場合、263.25Hの１フィールド分をそのままメモ
リに書き込み、繰返して読み出すと、端数の0.25Hだ
け、各フィールドの継ぎ目で水平同期信号が不規則とな
り、再生画像にスキューが生ずる。

従来は、メモリから読み出される映像信号の１フィー
ルドの長さを、第６図Ｄに示すように、４フィールドを
周期として、264H,263H,263H,263Hと循環させることに
より、スキューを生じさせず、また、スイッチングパル
スと、メモリへの書き込みのタイミング（位相）を合わ
せるようにしていた。

同様に、NTSC方式８ミリビデオの標準モードのスチル
再生時、前出（１）式から、１フィールドが263.5Hとな
り、メモリから読み出される映像信号の１フィールドの
長さは、交互に264H及び263Hとされる。

更に、再生休止（ポーズ）直前のフィールドの映像信
号をメモリに書き込み、ポーズ期間にこの映像信号をメ
モリから読み出して、静止画を再生することもあるが、
この場合は１フィールドが正規の262.5Hであるから、メ
モリから読み出される映像信号の１フィールドの長さ
は、交互に263H及び262Hとなる。

ところが、上述のような１ライン未満の端数の調整
は、テープパターン及びテープ速度に応じ、専用のマイ
クロコンピュータを用いて、各フィールドの調整量及び
循環フィールド数を設定する必要があり、構成が複雑に
なるという問題があった。

更に、この様な調整を行なうと、各フィールドの長さ
が異なるため、再生画像が垂直方向に揺れるという問題
があった。

このような問題を解決するために、メモリに書き込む
フィールドの長さを水平周期Ｈの整数（Ｎ）倍として1H
未満の端数の調整を回避１、読み出し時の各フィールド
の長さを等しくNHとすることが考えられる。

ところが、メモリに書き込まれたフィールド長、従っ
て、読み出し時のフィールド長をNHとした場合、実際の
フィールド長、即ち、磁気ヘッドを搭載した回転ドラム
の回転周期（スイッチングパルスSWPの幅）と、メモリ
から読み出されたフィールド長とは、切り捨てた端数が
フィールドごとに累積されて、徐々に垂直同期の位相が
ずれる。

このため、任意の時刻に、スロー再生またはスチル再
生から通常再生に切り換えると、垂直同期のずれの如何
によっては、テレビジョン受像機のチャンネル切換時と
同様に、受像機の再生画像の垂直同期が乱れることがあ
るという問題が生ずる。

かかる点に鑑み、本発明の目的は、メモリを用いたス
ロー再生及びスチル再生時に、テープパターン及びテー
プ速度に応じた複雑な調整を必要とせず、再生画像の揺
れがなく、スロー再生またはスチル再生から通常再生に
切り換えたときに、再生画像の同期が乱れることがない
VTRを提供するところにある。

Ｅ問題点を解決するための手段この発明のビデオテープレコーダは、スロー再生時ま
たはスチル再生時にフィールドメモリに書き込まれた映
像信号を読み出すようになされたビデオテープレコーダ
において、フィールドメモリ（11）に書き込む映像信号
の水平駆動信号（HD）を計数する書き込み側水平アドレ
スカウンタ（31）と、フィールドメモリ（11）に書き込
む映像信号の垂直駆動信号（VD）を計数する書き込み側
垂直アドレスカウンタ（32）と、書き込み側水平アドレ
スカウンタ（31）および書き込み側垂直アドレスカウン
タ（32）のカウント値を書き込みアドレスデータとして
ラッチするラッチ回路（39）と、フィールドメモリ（1
1）の書き込む映像信号の水平駆動信号（HD）を計数
し、プリセット値で書き込み側垂直アドレスカウンタ
（32）をリセットすると共に、水平周期（Ｈ）を単位と
する１フィールドの長さの整数値を書き込みアドレスデ
ータとしてラッチ回路（39）にラッチするプリセットカ
ウンタ（38）と、フィールドメモリ（11）から読み出す
映像信号の水平駆動信号を計数する読み出し側水平アド
レスカウンタ（41）と、フィールドメモリ（11）から読
み出す映像信号の垂直駆動信号を計数する読み出し側垂
直アドレスカウンタ（42）と、読み出し側水平アドレス
カウンタ（41）および読み出し側垂直アドレスカウンタ
（42）のカウント値としての読み出しアドレスデータ
と、ラッチ回路（39）にラッチされた書き込みアドレス
データとを比較して、読み出しアドレスデータと書き込
みアドレスデータとが一致したときに水平周期（Ｈ）を
単位とする１フィールドの長さの整数値を読み出し側水
平アドレスカウンタ（41）および読み出し側垂直アドレ
スカウンタ（42）にロードする比較回路（44）と、読み
出し側垂直アドレスカウンタ（42）のカウント値として
の読み出しアドレスデータに基づいて基準位相信号（VD
mr）を形成するエンコーダ（52）とを設け、書き込み側
垂直アドレスカウンタ（32）によりフィールドメモリ
（11）に書き込まれた映像信号のフィールドの長さを水
平周期（Ｈ）の整数倍すると共に、読み出し側垂直アド
レスカウンタ（42）による各フィールドの長さを等しく
し、かつ水平周期（Ｈ）の整数倍とし、少なくともスロ
ー再生時またはスチル再生時内のフィールドメモリ（1
1）の読み出し区間のフィールド内で、フィールドメモ
リ（11）の読み出し区間の各フィールド毎に、またはス
ロー再生またはスチル再生のモード解除要求信号（▲
▼）とエンコーダ（52）の基準位相
信号（VDmr）とに基づいて、回転ドラム（61）の位相と
読み出し側垂直アドレスカウンタ（42）の位相とが一致
するように位相サーボ制御を行うようにしたものであ
る。

Ｆ作用かかる本発明によれば、各読み出しフィールドの長さ
が、等しく水平周期の整数倍となって、再生画像のスキ
ュー及び垂直方向の揺れが防止されると共に、スロー再
生またはスチル再生から通常再生に切り換えたとき、再
生画像の同期の乱れが防止される。

Ｇ実施例以下、第１図〜第４図を参照しながら、本発明による
ビデオテープレコーダの一実施例について説明する。

G₁ 一実施例の構成本発明の一実施例の構成を第１図に示す。

第１図において、（11）はフィールドメモリであっ
て、本実施例においては、書き込みと読み出しとを独立
に行なえるデュアルポートRAM（以下DPRAMと略称する）
が用いられる。このDPRAM（11）に、入力端子（１）か
らの再生映像信号が、低域フィルタ（図示を省略），ク
ランプ回路（12）及びＡ−Ｄ変換器（13）と、直列・並
列変換用の入力マルチプレクサ（14）とを介して、供給
される。DPRAM（11）の出力は、並列・直列変換用の出
力マルチプレクサ（15）と、Ｄ−Ａ変換器（16）及び低
域フィルタ（図示を省略）とを介して、出力端子（２）
から導出される。また、アドレス・マルチプレクサ（5
1）からのアドレス信号が、DPRAM（11）に供給される。

（21）はDPRAM（11）のための制御回路であって、入
力端子（３）から色副搬送波の周波数fscのクロック
が、1/2逓降器（22）及び３逓倍器（23）をそれぞれ経
て供給される。制御回路（21）からDPRAM（11）へライ
トエネイブル信号WE及びアウトプットエネイブル信号OE
が供給されると共に、３ビットの制御信号が両マルチプ
レクサ（14）及び（15）に供給される。

逓降器（22）からfsc/2のクロックが直接に入力マル
チプレクサ（14）に供給されると共に、インバータ（2
4）を介して出力マルチプレクサ（15）に供給され、逓
倍器（23）から3fscのクロックがＡ−Ｄ及びＤ−Ａ変換
器（13）及び（16）に供給される。

（31）及び（32）は書き込み用の水平及び垂直のアド
レスカウンタであって、カウンタ（31）の端子CKには、
入力端子（３）からのfscのクロックがアンドゲート（3
3）を介して供給される。図示を省略したシステム制御
回路からの書込フィールド制御信号が、入力端子（４）
を介して、Ｄフリップフロップ（以下Ｄ−FF）と略称す
る）（34）に供給され、Ｄ−FF（34）の出力がアンドゲ
ート（33）の他方の入力端子に供給される。入力端子
（３）からのfsc信号をクロックとするＤ−FF（35）
に、入力端子（５）からの水平駆動信号HDが供給され、
このＤ−FF（35）から、fsc信号に同期した水平駆動信
号HD^*がカウンタ（31）のロード端子LDに供給されると
共に、クロックとして、Ｄ−FF（34）及び（36）に共通
に供給される。入力端子（６）及び（７）からのスイッ
チングパルスSWP及び垂直駆動信号VDが切換スイッチ
（８）の再生側接点及び記録側接点にそれぞれ供給さ
れ、スイッチ（８）の出力が単安定マルチバイブレータ
（37）に供給される。単安定マルチバイブレータ（37）
の出力がＤ−FF（36）に供給され、Ｄ−FF（36）から、
fscに同期した垂直駆動信号VD^*がカウンタ（32）のロー
ド端子LDに供給される。カウンタ（31）の出力がカウン
タ（32）のクロック端子CK及びHDカウンタ（38）に共通
に供給され、カウンタ（38）の出力がカウンタ（32）の
リセット端子Ｒに供給されると共に、ラッチ回路（39）
に供給される。このラッチ回路（39）には、両カウンタ
（31）及び（32）からそれぞれ８ビット及び９ビット、
合計17ビットのデータが供給される。

（41）及び（42）は読み出し用の水平及び垂直のアド
レスカウンタであって、カウンタ（41）の端子CKには、
入力端子（３）からのfscのクロックが供給され、この
カウンタ（41）の出力がカウンタ（42）のクロック端子
CKに供給されると共に、オアゲート（43）を介して、カ
ウンタ（41）のロード端子LDに供給される。（44）は比
較器であって、両カウンタ（41）及び（42）からそれぞ
れ８ビット及び９ビット、合成17ビットのデータが供給
され、ラッチ回路（39）を介して供給される書き込み用
のカウンタ（31）及び（32）からの17ビットのデータと
比較される。比較器（44）の出力はカウンタ（42）のロ
ード端子とオアゲート（43）の他方の入力端子とに共通
に供給される。

（51）はアドレス・マルチプレクサであって、書き込
み用並びに読み出し用の水平及び垂直のアドレスカウン
タ（31）及び（32）並びに（41）及び（42）から、それ
ぞれ17ビットのアドレスデータが供給されると共に、逓
降器（22）からfsc/2のクロックが供給され、マルチプ
レクサ（51）の出力がDPRAM（11）に供給される。

読み出し用垂直アドレスカウンタ（42）の９ビットの
垂直アドレスデータがエンコーダ（52）に供給され、こ
のエンコーダ（52）の出力がアンドゲート（53）の一方
の入力端子に供給される。このアンドゲート（53）の他
方の入力端子にはＤ−FF（34）の反転出力が供給され
る。アンドゲート（53）の出力がアンドゲート（54）の
一方の入力端子に供給され、他方の入力端子には、図示
を省略したシステム制御回路からのモード解除信号（▲
▼）が入力端子（９）を介して供
給される。アンドゲート（54）の出力は、回転ドラムの
回転を制御するドラムサーボ系（60）に基準位相信号と
して供給される。

ドラムサーボ系（60）の構成を第２図に示す。

第２図において、（61）は回転ドラムであって、図示
を省略するが１対の磁気ヘッドが搭載され、モータ（6
2）により駆動される。ドラム（61）の回転軸に取り付
けられた周波数発生器（63）と、ドラム（61）の近傍に
配設された磁気ヘッド（64）の各出力が速度サーボ回路
（65）及び位相サーボ回路（66）に供給される。両サー
ボ回路（65）及び（66）の出力は、加算器（67）及び駆
動増幅器（68）を介して、モータ（62）に供給されて、
閉ループが形成される。

（71）はカウンタであって、そのクロック端子CKに水
晶発振器（72）からのfscの周波数の出力が供給され
る。また、切換スイッチ（73）の再生側接点には、前出
第１図のアンドゲート（53）及び（54）を介して、エン
コーダ（52）の出力VDmrが供給されると共に、スイッチ
（73）の記録側接点には、図示を省略した同期分離回路
から、入力映像信号の垂直駆動信号VDvが供給され、ス
イッチ（73）の出力がカウンタ（71）のリセット端子Ｒ
に供給される。

G₂ 一実施例の動作（スロー再生）次に、第３図をも参照しながら、第１図の実施例のス
ロー再生動作について説明する。

例えば、８ミリビデオのNTSC方式の標準モードの1/4
スロー再生時、書き込み用の水平アドレスカウンタ（3
1）は、Ｄ−FF（35）から出力される、fsc信号に同期し
た水平駆動信号HD^*により、〔455/2〕（＝fsc/H）にプ
リセットされる。端子（４）から書き込みフィールド制
御信号SLOW/STILL−WRITEがＤ−FF（34）に供給され、
その出力によってアンドゲート（33）が開くと、端子
（３）からのfsc信号がカウンタ（31）で計数される。
この計数がプリセット値に達すると、カウンタ（31）か
ら１個のパルスが垂直アドレスカウンタ（32）と、〔26
3〕にプリセットされたHDカウンタ（38）とに供給され
る。垂直アドレスカウンタ（32）は、Ｄ−FF（36）から
供給される垂直駆動信号VD^*によって、第３図Ａに示す
ようなスイッチングパルスSWPと同期して計数動作をす
る。

以下、水平駆動信号HD^*の各パルスごとに上述の動作
が繰返されて、カウンタ（31）から263個のパルスが出
力されると、HDカウンタ（38）から１個のパルスが出力
される。このカウンタ（38）の出力パルスによって、書
き込み用垂直アドレスカウンタ（32）がリセットされる
と共に、第３図Ｃに示すように、カウンタ（32）が1,2
‥‥‥263と計数していたリセット直前の垂直アドレス
データ、換言すれば、水平周期Ｈを単位とする１フィー
ルドの長さが整数値でラッチ回路（39）にラッチされ
る。

一方、読み出し用の水平アドレスカウンタ（41）に
は、端子（３）からのfsc信号が直接に供給されている
ので、カウンタ（41）及び（42）は順次計数動作を行な
う。読み出し用カウンタ（41）及び（42）のアドレスデ
ータは、比較器（44）において、ラッチ回路（39）にラ
ッチされている、書き込み用アドレスカウンタ（31）及
び（32）のアドレスデータと比較される。書き込み及び
読み出しの両アドレスデータが一致すると、比較器（4
4）の出力によって、読み出し用のカウンタ（41）及び
（42）がロードされる。これにより、前述のようにして
定まった、書き込み用垂直アドレスカウンタ（32）の１
フィールドの長さ,263Hが読み出し用垂直アドレスカウ
ンタ（42）にラッチされたことになる。第３図Ｄに示す
ように、このカウンタ（42）は、第２フィールド以降、
上述の動作を繰返す。

カウンタ（42）の９ビットのアドレスデータから、エ
ンコーダ（52）において、DPRAM（11）から読み出され
る映像信号の（基準）垂直駆動信号VDmrが形成される。
アンドゲート（53）にはＤ−FF（34）の反転出力（SLOW
/STILL−（▲▼）が供給されており、また、
アンドゲート（54）にはモード解除信号▲
▼が供給されるため、エンコーダ（52）の出力
VDmrはDPRAM（11）の読み出し期間中、モード解除信号
が到来した場合に、ドラムサーボ系（60）に供給され
る。

このエンコーダ（52）の出力VDmrが供給されると、後
述のようにして、回転ドラム（61）がこれに位相ロック
するように、モータ（62）がサーボ制御される。

また、モード解除信号が供給されない通常再生時に
は、水晶発振器（72）の出力をカウンタ（71）で分周し
て形成された垂直駆動信号にドラム（61）が位相にロッ
クするように、モータ（62）がサーボ制御される。

第３図Ｄから明らかなように、読み出しアドレスカウ
ンタ（42）による各フィールドの長さはいずれも等し
く、かつ水平周期Ｈの整数倍であるから、再生画像の垂
直方向の揺れ及びスキューを防止することができる。

なお、８ミリビデオのNTSC方式の長時間モードでは、
隣接トラックの始端間の距離αＨ（第５図参照）は0.5H
と定められているから、前出（２）式から明らかなよう
に、スロー再生の場合、１フィールドの長さは、263H未
満となる。従って、この場合、HDカウンタ（38）は、端
数を切り捨てて、〔262〕にプリセットされる。

また、PAL方式及びSECAM方式の場合、色信号の構成が
ラインごとに交互に変化するため、このHDカウンタ（3
8）のプリセット値は偶数となる。

また、このHDカウンタ（38）は、書き込み用の垂直ア
ドレスカウンタ（32）に比べて、簡単な構成のものが用
いられる。

第３図Ｃ及びＤに示すように、本実施例においては、
書き込み用の垂直アドレスカウンタ（32）の計数動作が
同図Ａに示すようなスイッチングパルスSWPと同期して
いるのに対し、読み出し用の垂直アドレスカウンタ（4
2）の計数動作はこのSWPと同期していない。従って、両
カウンタ（32）及び（42）によって決定される各位相が
徐々にずれて、第８フィールドの終端では両者間に0.25
H×８＝2Hの位相ずれが生ずる。この位相ずれはフィー
ルド数と共に累積される。

そこで、本実施例では、第３図Ｃに示すような書き込
みフィールド信号の期間中、同図に示すように、周波数
がfscの各クロックごとに、読み出しと書き込みとを交
互に行なって、双方の動作が同時に行なわれることを防
止している。

例えば、同図Ｇに示すようなタイミングで、制御回路
（21）からライトエネイブル信号WE及びアウトプットエ
ネイブル信号OEがDPRAM（11）に供給されて、バスライ
ン上で、同図ＥのデータD₀₂のタイミングで、同図Ｊに
示すように、D₀₂〜D₀₇の６サンプル,36ビットのデータ
がDPRAM（11）から読み出される。そして、次のクロッ
クが到来すると、データD₀₅にタイミングで、同図Ｈに
示すように、D₀₀〜D₀₅の６サンプル,36ビットのデータ
がDPRAM（11）に書き込まれる。以下、上述のような読
み出しと書き込みとが非同期で繰り返されて、読み出し
が書き込みを追い越すこともできる。

G₃ 一実施例の動作（モード切換）第１図の実施例のモード切換動作は次のようである。
例えば、VTRのポーズ時に、直前の再生映像信号をDPRAM
（11）に書き込み、これを繰返して読み出して静止画像
を得ているポーズスチル・モードでは、HDカウンタ（3
8）のプリセット値が〔262〕となり、前述したように、
再生映像信号とDPRAM（11）の出力信号との間には、垂
直同期の位相ずれが生ずる。換言すれば、読み出し用の
垂直アドレスカウンタ（42）が１フィールドで回転する
周期と、ドラム（61）の回転周期とは同期していない。

本実施例において、ポーズスチル・モードでは、第４
図Ｆに示すように、VTRが未だ通常再生モードにあるフ
ィールドで、回転ドラム（61）（第２図参照）は同図Ａ
に示すような、正規の１フィールドの長さVo＝262.5Hの
スイッチングパルスが得られるように回転している。前
述と同様に、この第１フィールドの再生映像信号が、同
図Ｃ及びＤに示すように、DPRAM（11）にフィールド長V
m＝262Hで書き込まれ、読み出される。このため、第４
図Ａ及びＤに示すように、第１フィールドの終りで、回
転ドラム（61）と垂直アドレスカウンタ（42）の位相差
はVo−Vm＝0.5H（≡３τ）となる。

第２フィールドで、VTRがポーズスチル・モードに切
り換わって、テープ走行が停止する。同図Ｄに示すよう
に、DPRAM（11）からは映像信号が引続いて読み出され
る。

この段階で、入力端子（９）にモード解除信号▲
▼が供給されると、アンドゲート
（54）が開いて、同図E₄に示すような、エンコーダ（5
2）の出力、即ち、基準垂直同期信号VDmrがドラムサー
ボ系（60）のカウンタ（71）に供給される。このカウン
タ（71）の出力が位相サーボ回路（66）に供給されて、
回転ドラム（61）がエンコーダ（52）の出力VDmrに位相
ロックするように、モータ（62）の回転速度が制御され
る。

例えば、第４図Ａに示すように、第２〜第４の各フィ
ールドにおいて、フィールド長を順次τ時間だけ短縮
し、第４フィールドの長さをVm＝262Hとした場合、この
フィールドでのドラム（61）の回転周期がアドレスカウ
ンタ（42）の周期に等しくなるが、第１〜第３フィール
ドの累積位相差６τは未だ解消されない。このため、更
に、第５〜第10フィールドにおいて、各フィールドの長
さをカウンタ（42）の周期Vmよりもそれぞれτだけ短縮
するように、モータ（62）が制御されて、ドラム（61）
とカウンタ（42）の位相差が徐々に低減され、第10フィ
ールドの終りで両者の位相が一致する。第４図Ｆに示す
ように、この時点でVTRがポーズスチル・モードから通
常再生モードに切り換えられるため、モード切換時の再
生画像の垂直同期の乱れが回避される。

なお、ポーズスチル・モードの場合、上述のような位
相調整を、読み出し区間のすべてで行なっても良く、ま
た、モード解除信号が到来してから位相調整を行ない、
所定時間経過して位相調整が完了した後で、実際にモー
ド解除するようにしてもよい。

また、スロー再生では、書き込み及び読み出しが繰り
返されて、その度にドラム（61）の回転速度が変動する
ため、後者のモード解除手順によれば、技術的に簡単で
あるばかりでなく、水平同期の乱れを回避することもで
きる。

なお、上述の実施例では、モード解除もしくはモード
切換時の垂直同期の乱れを防止するようにしているが、
読み出し用の水平アドレスカウンタ（41）の内容から、
例えば周波数発生器（63）の出力のような、高い周波数
の基準信号を形成し、この基準信号に周波数発生器（6
3）を位相ロックさせることにより、水平同期の乱れを
防止することができる。

また、上述の実施例では、フィールドメモリ（11）と
してデュアルポートRAMを用いたが、シングルポートRAM
を用いることも可能である。この場合、書き込みと読み
出しとを同一フィールド内で行なうことはできないか
ら、第４図Ｃに示すような書き込みフィールドに対し、
同図Ｄに示すような読み出しフィールドを１フィールド
だけ遅らせるようにして、モード解除もしくはモード切
り換え時の位相調整を行なうことにより、水平及び垂直
の同期乱れを防止することもできる。

Ｈ発明の効果以上詳述のように、本発明によれば、スロー再生また
はスチル再生時に、フィールドメモリに書き込まれた映
像信号を読み出すようにしたVTRにおいて、書き込みフ
ィールドの長さを水平周期の整数倍とすることにより、
各読み出しフィールドの長さを等しくし、更に、読み出
し側アドレスカウンタの内容に基いて形成した基準位相
信号を用いて、フィールドメモリの読み出し区間内で、
回転ドラムの位相サーボを行なうことにより、再生画像
のスキュー及び垂直方向の揺れを防止すると共に、スロ
ー再生またはスチル再生から通常再生に切り換えたと
き、再生画像の同期の乱れを防止したビデオテープレコ
ーダが得られる。

【図面の簡単な説明】

第１図は本発明によるビデオテープレコーダの実施例の
構成を示すブロック図、第２図は第１図の実施例の要部
の構成を示すブロック図、第３図及び第４図は第１図の
実施例の動作を説明するためのタイムチャート、第５図
は本発明の説明のための概念図、第６図は従来のビデオ
テープレコーダの動作を説明するためのタイムチャート
である。（11）はデュアルポートRAM（フィールドメモリ）、（2
1）はRAM制御回路、（31），（32），（41），（42）は
アドレスカウンタ、（38）はプリセットカウンタ、（3
9）はラッチ回路、（44）は比較器、（52）はエンコー
ダ、（60）はドラムサーボ系である。

Claims

(57)【特許請求の範囲】

【請求項１】スロー再生時またはスチル再生時にフィー
ルドメモリに書き込まれた映像信号を読み出すようにな
されたビデオテープレコーダにおいて、上記フィールドメモリに書き込む映像信号の水平駆動信
号を計数する書き込み側水平アドレスカウンタと、上記フィールドメモリに書き込む映像信号の垂直駆動信
号を計数する書き込み側垂直アドレスカウンタと、上記書き込み側水平アドレスカウンタおよび上記書き込
み側垂直アドレスカウンタのカウント値を書き込みアド
レスデータとしてラッチするラッチ回路と、上記フィールドメモリに書き込む映像信号の水平駆動信
号を計数し、プリセット値で上記書き込み側垂直アドレ
スカウンタをリセットすると共に、水平周期を単位とす
る１フィールドの長さの整数値を上記書き込みアドレス
データとして上記ラッチ回路にラッチするプリセットカ
ウンタと、上記フィールドメモリから読み出す映像信号の水平駆動
信号を計数する読み出し側水平アドレスカウンタと、上記フィールドメモリから読み出す映像信号の垂直駆動
信号を計数する読み出し側垂直アドレスカウンタと、上記読み出し側水平アドレスカウンタおよび上記読み出
し側垂直アドレスカウンタのカウント値としての読み出
しアドレスデータと、上記ラッチ回路にラッチされた上
記書き込みアドレスデータとを比較して、上記読み出し
アドレスデータと上記書き込みアドレスデータとが一致
したときに水平周期を単位とする１フィールドの長さの
上記整数値を上記読み出し側水平アドレスカウンタおよ
び上記読み出し側垂直アドレスカウンタにロードする比
較回路と、上記読み出し側垂直アドレスカウンタのカウント値とし
ての上記読み出しアドレスデータに基づいて基準位相信
号を形成するエンコーダとを設け、上記書き込み側垂直アドレスカウンタにより上記フィー
ルドメモリに書き込まれた映像信号のフィールドの長さ
を水平周期の整数倍すると共に、上記読み出し側垂直ア
ドレスカウンタによる各フィールドの長さを等しくし、
かつ水平周期の整数倍とし、少なくともフロー再生時またはスチル再生時内の上記フ
ィールドメモリの読み出し区間のフィールド内で、上記
フィールドメモリの読み出し区間の各フィールド毎に、
またはスロー再生またはスチル再生のモード解除要求信
号と上記エンコーダの上記基準位相信号とに基づいて、
回転ドラムの位相と上記読み出し側垂直アドレスカウン
タの位相とが一致するように位相サーボ制御を行うよう
にしたことを特徴とするビデオテープレコーダ。