JP2565281B2 - 並列計算機におけるプロセッサ番号自動設定装置 - Google Patents

並列計算機におけるプロセッサ番号自動設定装置

Info

Publication number
JP2565281B2
JP2565281B2 JP5050274A JP5027493A JP2565281B2 JP 2565281 B2 JP2565281 B2 JP 2565281B2 JP 5050274 A JP5050274 A JP 5050274A JP 5027493 A JP5027493 A JP 5027493A JP 2565281 B2 JP2565281 B2 JP 2565281B2
Authority
JP
Japan
Prior art keywords
processor
temporary
unit
processor number
real
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5050274A
Other languages
English (en)
Other versions
JPH06266674A (ja
Inventor
恒平 撫原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5050274A priority Critical patent/JP2565281B2/ja
Publication of JPH06266674A publication Critical patent/JPH06266674A/ja
Application granted granted Critical
Publication of JP2565281B2 publication Critical patent/JP2565281B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、並列計算機システムを
構成する複数の単位プロセッサへのプロセッサ番号の自
動設定方式に関する。
【0002】
【従来の技術】図3に示す並列計算機システム33で
は、ネットワーク制御部に4個の通信リンクを持つ単位
プロセッサを多数、メッシュ状に接続している。199
2年電子情報通信学会秋期大会予稿集1−102頁に掲
載のJacob Levison、Ichiro Ku
roda および Takao Nishitani
の論文”Communication in a Re
configurableDSP Array usi
ng Routing LSIs”に示されているよう
に、この並列計算機システムにおいては、単位プロセッ
サがルーティング・テーブルを内蔵することで柔軟な通
信機能を提供している。 ルーティング・テーブルにも
とづく通信機能を利用するには、並列計算機システムに
含まれるすべての単位プロセッサの、ルーティング・テ
ーブルを初期化することが必要である。そして、ルーテ
ィング・テーブルを初期化するためには、ある単位プロ
セッサを他の単位プロセッサと区別するために、あらか
じめすべての単位プロセッサに、他の単位プロセッサと
異なるプロセッサ番号が設定されている必要がある。ル
ーティング・テーブルを初期化するまでは、隣接する単
位プロセッサ間でのみ通信が可能である。
【0003】従来、複数の単位プロセッサを含む並列計
算機システムにおいて、すべての単位プロセッサに対
し、他の単位プロセッサと異なるプロセッサ番号を設定
する方式としては、 (1)プロセッサ番号を設定するハードウェア・スイッ
チを各単位プロセッサに設け、おのおのの単位プロセッ
サがその値を読み取る。 (2)各単位プロセッサが持つ読み出し専用メモリに、
各単位プロセッサ固有のプロセッサ番号を記憶させ、お
のおのの単位プロセッサがその値を読み取る。といった
方法があった。
【0004】
【発明が解決しようとする課題】しかし、従来の技術
(1)に書かれた方式では、 (1)すべての単位プロセッサごとに、ハードウェア・
スイッチの設定を行う必要がある。という問題がある。
【0005】また従来の技術(2)に書かれた方式で
は、 (2)すべての単位プロセッサごとに異なる内容の、読
み出し専用メモリを用意する必要がある。という問題が
ある。
【0006】さらに従来の技術(1)、(2) に書か
れた両方式とも (3)単位プロセッサ台数や通信リンクの接続形態の変
更への対応を自動的に行うことができない。 (4)すべての単位プロセッサに正しいプロセッサ番号
が設定されることが必ずしも保証されない。すべての単
位プロセッサに正しいプロセッサ番号が設定されている
ことを、人間が注意深く確認するしかない。という問題
がある。
【0007】本発明は、ハードウェア的あるいはソフト
ウェア的に、単位プロセッサに固有のプロセッサ番号を
記憶させることなく、隣接する単位プロセッサとの通信
のみを用い、並列計算機システムに含まれるプロセッサ
台数や通信リンクの接続形態を並列計算機システムが自
動的に認識することで、並列計算機システムを構成する
初期状態では何らのプロセッサ識別手段を持たないすべ
ての単位プロセッサに、おのおのの単位プロセッサを区
別するための整合性のとれたプロセッサ番号の設定を行
うことを可能にする。
【0008】
【課題を解決するための手段】本発明の第1の並列計算
機におけるプロセッサ番号自動設定装置は、隣接するプ
ロセッサとの通信のための複数の通信リンクを持つ単位
プロセッサを、前記通信リンクによって複数個接続した
並列計算機におけるプロセッサ番号自動設定装置におい
て、前記単位プロセッサが、仮に与えられた仮プロセッ
サ番号を保持する仮プロセッサ番号保持手段と、隣接す
る単位プロセッサから仮プロセッサ番号を受信した時
に、前記仮プロセッサ番号保持手段に仮プロセッサ番号
が未設定であった場合、仮プロセッサ番号を設定する仮
プロセッサ番号設定手段と、前記仮プロセッサ番号保持
手段に保持されている仮プロセッサ番号に通信リンク番
号を付加し出力する複数のリンク番号付加手段とを有
し、前記複数の通信リンクが、前記リンク番号付加手段
の出力を新たな仮プロセッサ番号として隣接する単位プ
ロセッサへ送出し、前記複数の単位プロセッサのうち、
ある単位プロセッサを基準プロセッサとして最初の仮プ
ロセッサ番号を送出することを特徴とする。
【0009】また、本発明の第2の並列計算機における
プロセッサ番号自動設定装置は、前記単位プロセッサ
が、自分あるいは他の単位プロセッサが持つ仮プロセッ
サ番号のコピーを経路情報として、該経路情報が示す経
路に従って該仮プロセッサ番号を経路上で隣接する、前
記基準プロセッサにより近いプロセッサへ伝達する手段
と、前記経路情報を更新及び保持する経路情報保持更新
手段と、前記並列計算機の実使用時に用いられる実プロ
セッサ番号を前記基準プロセッサから該実プロセッサ番
号に対応する仮プロセッサ番号を持つ単位プロセッサへ
前記経路情報が示す経路に従って伝達する手段と、実プ
ロセッサ番号を保持する実プロセッサ番号保持手段と、
自分の仮プロセッサ番号に対応する実プロセッサ番号を
受信した時、受信した実プロセッサ番号を前記実プロセ
ッサ番号保持手段に設定する実プロセッサ番号設定手段
とを備え、前記基準プロセッサが、並列計算機内のすべ
ての単位プロセッサが持つ仮プロセッサ番号をソート
し、仮プロセッサ番号を実プロセッサ番号へ変換する仮
プロセッサ番号ソート手段を備えることを特徴とする。
【0010】
【作用】本発明においては、まず各単位プロセッサが隣
接プロセッサ間通信のみを用いて基準となるプロセッサ
からの相対的な位置を認識し自己の仮プロセッサ番号と
することで、単位プロセッサ台数や通信リンクの接続関
係に依存することなく、重複のないプロセッサ番号を、
各単位プロセッサに自動的に付けることが可能となる。
【0011】基準プロセッサからみた単位プロセッサの
相対的位置の表現には、一般的に複数の表現方法がある
が、ある相対位置の表現に対応する単位プロセッサは唯
一に定まる。すなわち、ある単位プロセッサに付けられ
る可能性がある仮プロセッサ番号は必ずしも唯一ではな
いが、ある仮プロセッサ番号は必ず特定の単位プロセッ
サに与えられる。従って、仮プロセッサ番号は重複せ
ず、並列計算機システム内に同じ仮プロセッサ番号を持
つ単位プロセッサが複数存在することはない。すなわ
ち、重複のない仮プロセッサ番号をそれぞれの単位プロ
セッサに設定することができる。
【0012】次に、この仮プロセッサ番号をソートし、
連続した実プロセッサ番号に変換し、変換された実プロ
セッサ番号を隣接プロセッサ間通信のみを用いて対応す
る仮プロセッサ番号を持つ単位プロセッサへ伝達し、実
際の通信に用いるプロセッサ番号として設定すること
で、すべての単位プロセッサに重複のない連続したプロ
セッサ番号を付けることができる。
【0013】これらの手続きは単位プロセッサ番号設定
のために単位プロセッサごとの、特別なハードウェアあ
るいはソフトウェア的な設定を要求しないため、すべて
の単位プロセッサのハードウェア的およびソフトウェア
的構成を同一とすることができると同時に、個別にプロ
セッサ番号を設定する手間を省くことができる。
【0014】
【実施例】図1に本発明の第1の実施例を示す。図1に
示されるように、単位プロセッサ114は演算装置11
2およびネットワーク制御部113から構成される。ネ
ットワーク制御部113は4個の通信リンク101、1
03、105、107、4個のリンク番号付加手段10
2、104、106、108、仮プロセッサ番号保持手
段109、仮プロセッサ番号設定手段110、仮プロセ
ッサ番号設定済フラグ111より構成される。単位プロ
セッサ114は、通信リンク101を通して、隣接する
単位プロセッサ115との通信を行う。並列計算機シス
テム中には、単位プロセッサ114と同じ内部構成を持
つ複数の単位プロセッサ115、116、117が存在
するが、ホストシステム118と接続された単位プロセ
ッサを特に基準プロセッサ117と呼ぶ。
【0015】並列計算機システムは、図1に示されるよ
うに、多数の単位プロセッサ114、115が通信リン
ク101で接続されることで構成される。並列計算機シ
ステムに含まれる単位プロセッサのうち1個117が、
ホストシステム118と接続され、並列計算機システム
をホストシステム118から制御することを可能にして
いる。
【0016】図4を用いて、図1に示す本発明の第1の
実施例の動作を説明する。図4は、重複のない仮プロセ
ッサ番号を各単位プロセッサに設定するシステムの動作
が示されている。
【0017】まず、隣接する単位プロセッサから仮プロ
セッサ番号を受け取った単位プロセッサ114(図4
42)中の仮プロセッサ番号設定手段110は、仮プロ
セッサ番号設定済フラグ111を調べ(図4 43)、
仮プロセッサ番号保持手段109に仮プロセッサ番号が
未設定であった場合、受け取った仮プロセッサ番号を自
己の仮プロセッサ番号として仮プロセッサ番号保持手段
109に設定し(図444)、仮プロセッサ番号設定済
フラグ111を仮プロセッサ番号未設定から設定済に変
更し(図4 45)、また、その仮プロセッサ番号に送
出通信リンク番号を付加した番号を新しい仮プロセッサ
番号として4個の通信リンク101,103,105,
107それぞれから隣接する単位プロセッサに送出する
(図446)。
【0018】仮プロセッサ番号設定の起点として、基準
プロセッサである単位プロセッサ117の仮プロセッサ
番号は”0”に設定する(図4 47)。基準プロセッ
サ117が持つ仮プロセッサ番号設定手段は、その仮プ
ロセッサ番号”0”を自身の仮プロセッサ番号保持手段
に設定し(図4 44)、自身の仮プロセッサ番号設定
済フラグを未設定から設定済に変更する(図4 4
5)。また、自身が持つ4個の通信リンクそれぞれか
ら、仮プロセッサ保持手段に設定されている自身の仮プ
ロセッサ番号”0”に送出通信リンク番号を付加した仮
プロセッサ番号を送出する(図4 46)。
【0019】ここでそれぞれの単位プロセッサが持つ4
個の通信リンクの位置を北、南、東、西と呼び、北、
南、東、西に位置する通信リンクにはそれぞれ通信リン
ク番号”0”,”1”,”2”,”3”を与えるものと
する。基準プロセッサ117の仮プロセッサ番号は”
0”と設定されたため、基準プロセッサ117は、北側
の通信リンクから”00”,南側の通信リンクから”0
1”,東側の通信リンクから”02”,西側の通信リン
クから”03”なる仮プロセッサ番号を送出する。
【0020】以上の動作を、並列計算機システムに含ま
れるすべての単位プロセッサに行わせると、基準プロセ
ッサ117に近い単位プロセッサから遠い単位プロセッ
サへ順に仮プロセッサ番号が付けられる。図5は、仮プ
ロセッサ番号設定の途中経過をあらわす。仮プロセッサ
番号は、基準プロセッサからの相対的な位置関係を示
す。例えば、仮プロセッサ番号”0303”の単位プロ
セッサは、基準プロセッサから西、北、西の位置にあ
る。
【0021】このようにして、隣接プロセッサ間通信の
みを用いて、重複のない仮プロセッサ番号をそれぞれの
単位プロセッサに設定することができる。
【0022】本発明の第2の実施例では、第1の実施例
で示した方法で各単位プロセッサに付けられた、不連続
かつ可変長の仮プロセッサ番号を、重複のない連続した
実プロセッサ番号に変換し、効率的な処理を可能にす
る。
【0023】図2に本発明の第2の実施例を示す。図2
に示されるように、単位プロセッサ213は演算装置2
11およびネットワーク制御部212から構成される。
ネットワーク制御部212は4個の通信リンク201、
202、203、204、仮プロセッサ番号保持手段2
05、実プロセッサ番号設定手段206、実プロセッサ
番号保持手段207、仮プロセッサ番号伝達手段20
8、経路情報保持更新手段209、実プロセッサ番号伝
達手段210より構成される。ここでは、図1に示した
リンク付加手段102、104、106、108、仮プ
ロセッサ番号設定手段110、仮プロセッサ番号設定済
フラグ111の記載は省略してある。単位プロセッサ2
13は、通信リンク201を通して、隣接する単位プロ
セッサ214との通信を行う。並列計算機システム中に
は、単位プロセッサ213と同じ内部構成を持つ複数の
単位プロセッサ214、215、216が存在するが、
ホストシステム218と接続された単位プロセッサを特
に基準プロセッサ216と呼ぶ。基準プロセッサ216
は、仮プロセッサ番号ソート手段217を持つ。
【0024】並列計算機システムは、図2に示されるよ
うに、多数の単位プロセッサ213、214が通信リン
ク201で接続されることで構成される。並列計算機シ
ステムに含まれる単位プロセッサのうち1個216が、
ホストシステム218と接続され、並列計算機システム
をホストシステム218から制御することを可能にして
いる。
【0025】図6を用いて、本発明の第2の実施例にお
ける各単位プロセッサに実プロセッサ番号を設定する動
作を説明する。
【0026】並列計算機中のプロセッサが持つすべての
仮プロセッサ番号は、その仮プロセッサ番号を持つ単位
プロセッサから基準プロセッサ216までの経路上に存
在する単位プロセッサの、仮プロセッサ番号伝達手段2
08を経由して基準プロセッサ216に集められ(図6
61)、基準プロセッサ216中の仮プロセッサ番号
ソート手段217によって例えば辞書的順序にソートさ
れ、連続した実プロセッサ番号に変換される(図6 6
2)。変換後の実プロセッサ番号は対応する仮プロセッ
サ番号とともに、基準プロセッサ216からその実プロ
セッサ番号に対応する仮プロセッサ番号を持つプロセッ
サまで、途中経由する単位プロセッサの仮プロセッサ番
号伝達手段208と実プロセッサ番号伝達手段210を
使用して転送され(図6 63)、対応する仮プロセッ
サ番号を持つプロセッサ内の実プロセッサ番号設定手段
206によって実プロセッサ番号保持手段207に設定
される。
【0027】仮プロセッサ番号を基準プロセッサ216
へ伝達する、あるいは仮プロセッサ番号と実プロセッサ
番号の組み合わせを基準プロセッサ216から、仮プロ
セッサ番号に対応する単位プロセッサへ伝達する場合、
その伝達経路の経路情報としては仮プロセッサ番号のコ
ピーが用いられる。
【0028】仮プロセッサ番号を基準プロセッサ216
へ伝達する場合、経路情報保持更新手段209は、経路
情報の末尾の数字が”0”なら南側の通信リンク202
に、”1”なら北側の通信リンク201に、”2”なら
西側の通信リンク204に、”3”なら東側の通信リン
ク203に、仮プロセッサ番号および経路情報を転送す
る。このとき経路情報の末尾の数字は削除される。同様
に、実プロセッサ番号を基準プロセッサ216から伝達
する場合、経路情報保持更新手段209は、経路情報の
末尾の数字が”0”なら北側の通信リンク202に、”
1”なら南側通信リンク201に、”2”なら東側の通
信リンク204に、”3”なら西側に実プロセッサ番号
および経路情報を転送する。このとき経路情報の末尾の
数字は削除される。
【0029】例えば、仮プロセッサ番号”0303”の
単位プロセッサは、基準プロセッサから西、北、西の位
置にある。従って、この単位プロセッサから基準プロセ
ッサ216へ仮プロセッサ番号を伝達するには、隣接プ
ロセッサ間通信を東、南、東の順で行えばよい。
【0030】仮プロセッサ番号”0303”の単位プロ
セッサが、自己の仮プロセッサ番号を基準プロセッサ2
16へ伝達するには、まず経路情報保持更新手段209
が仮プロセッサ番号”0303”をコピーして経路情報
とし、末尾の数字”3”を参照する。これは東側に位置
する隣接単位プロセッサに仮プロセッサ番号を送ればよ
いことを示す。実際に東側に位置する仮プロセッサ番号
を送る場合、経路情報として用いている仮プロセッサ番
号のコピーから末尾の数字を削除した”030”を経路
情報として仮プロセッサ番号と共に送る。
【0031】仮プロセッサ番号”0303”、経路情
報”030”を受信した単位プロセッサの経路情報保持
更新手段209は、経路情報の末尾の数字”0”を参照
し、自身の南側に位置する単位プロセッサへ仮プロセッ
サ番号 ”0303”、および末尾の数字を削除した後
の経路情報”03”を送る。仮プロセッサ番号”030
3”、経路情報”03”を受信した単位プロセッサのの
経路情報保持更新手段209は、経路情報の末尾の数
字”3”を参照し、自身の東側に位置する単位プロセッ
サへ仮プロセッサ番号”0303”、および末尾の数字
を削除した後の経路情報”0”を送る。仮プロセッサ番
号”0303”、経路情報 ”0”を受信した単位プロ
セッサの経路情報保持更新手段209は、は基準プロセ
ッサ220である。このようにして仮プロセッサ番号”
0303”が基準プロセッサ216へ伝達される。
【0032】逆に、基準プロセッサ216から仮プロセ
ッサ番号”0303”を持つ単位プロセッサへ実プロセ
ッサ番号を伝達するには、隣接プロセッサ間通信を西、
北、西の順で行えばよい。このようにして隣接プロセッ
サ間通信のみを用いて並列計算機システム中に含まれる
すべての単位プロセッサに実プロセッサ番号を設定する
ことができる。
【0033】図7は、仮プロセッサ番号をソートして作
成された、仮プロセッサ番号と実プロセッサ番号の対応
表の例であり、図8は実プロセッサ番号の設定が完了し
た並列計算機システムの例である。
【0034】図1中の単位プロセッサ114,115,
116、117および図2中の単位プロセッサ213、
214,215,216は、ルーティング・テーブルを
内蔵することで柔軟な通信機能を提供しているが、ルー
ティング・テーブルにもとづく通信機能を利用するに
は、すべての単位プロセッサに、重複のない連続した実
プロセッサ番号を設定し、ルーティング・テーブルを初
期化する必要がある。すべての単位プロセッサに実プロ
セッサ番号を設定し、ルーティング・テーブルを初期化
するまでは、隣接する単位プロセッサ間でのみ通信が可
能である。従って仮プロセッサ番号および実プロセッサ
番号の設定を目的とする本発明の過程においては隣接プ
ロセッサ間通信のみが利用可能であり、本発明の手続き
は隣接プロセッサ間通信のみを利用して行われている。
【0035】本実施例では、通信リンク本数は1単位プ
ロセッサあたり4本であるとして説明したが、1個の単
位プロセッサが2本以上の通信リンクを持っていれば、
本発明の手続きは適用できる。また、本実施例では、単
位プロセッサがメッシュ状に接続されているとして説明
したが、本発明の手続きはリニア・アレイ、トーラスな
ど任意形状の接続形態に適用できる。さらに、本発明の
手続きは非規則的な接続形態に対しても使用できる。す
なわち、2個の隣接する単位プロセッサ間に複数の通信
リンクが存在する、あるいは任意の位置に接続されない
通信リンクが存在しても、本発明の手続きは適用でき
る。
【0036】
【発明の効果】本発明を用いれば、並列計算機に含まれ
る多数の同一構成の単位プロセッサに対し、自動的に重
複のない連続したプロセッサ番号を設定することができ
る。
【0037】従来方式では、あらかじめ各単位プロセッ
サにプロセッサ番号をハードウェア的あるいはソフトウ
ェア的に記憶させているため、ハードウェアあるいはソ
フトウェアを単位プロセッサごとに変更する必要があっ
たが、本発明によれば、すべての単位プロセッサのハー
ドウェアおよびソフトウェアを同一の構成とすることが
できるため、並列計算機の製造および管理が容易にな
る。
【0038】同様に、従来方式では、あらかじめ各単位
プロセッサにプロセッサ番号をハードウェア的あるいは
ソフトウェア的に記憶させているため、単位プロセッサ
台数の変更あるいは単位プロセッサを接続する通信リン
クの接続形態を変更した場合は、ハードウェア的あるい
はソフトウェア的な設定を変更しなければならないが、
本発明によれば、単位プロセッサ台数の変更あるいは単
位プロセッサを接続する通信リンクの接続形態を変更し
た場合でも、ハードウェア的あるいはソフトウェア的な
設定の変更は不要である。
【図面の簡単な説明】
【図1】本発明の第1の実施例におけるシステムの構成
図である。
【図2】本発明の第2の実施例におけるシステムの構成
図である。
【図3】並列計算機全体の構成をあらわす図である。
【図4】本発明の第1の実施例におけるシステムの動作
をあらわすフローチャートである。
【図5】仮プロセッサ番号設定の途中経過を示す図であ
る。
【図6】本発明の第2の実施例におけるシステムの動作
をあらわすフローチャートである。
【図7】仮プロセッサ番号と実プロセッサ番号の対応の
例をあらわす図である。
【図8】実プロセッサ番号の設定が完了した並列計算機
システムを表す図である。
【符号の説明】
31 ホストシステム 32 基準プロセッサ 33 並列計算機システム 101,103,105,107 通信リンク 102,104,106,108 通信リンク番号付加
手段 109 仮プロセッサ番号保持手段 110 仮プロセッサ番号設定手段 111 仮プロセッサ番号設定済フラグ 112 演算装置 113 ネットワーク制御部 114,115,116 単位プロセッサ 117 基準プロセッサ 201,202,203,204 通信リンク 205 仮プロセッサ番号保持手段 206 実プロセッサ番号設定手段 207 実プロセッサ番号保持手段 208 仮プロセッサ番号伝達手段 209 経路情報保持更新手段 210 実プロセッサ番号伝達手段 211 演算装置 212 ネットワーク制御部 213,214,215 単位プロセッサ 216 基準プロセッサ 217 仮プロセッサ番号ソート手段 218 ホストシステム 501 基準プロセッサ 502〜508,510,511,514 仮プロセッ
サ番号が設定された単位プロセッサ 509,512,513,515,516,517 仮
プロセッサ番号が設定されていない単位プロセッサ 801 基準プロセッサ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 隣接するプロセッサとの通信のための複
    数の通信リンクを持つ単位プロセッサを、前記通信リン
    クによって複数個接続した並列計算機におけるプロセッ
    サ番号自動設定装置において、 前記単位プロセッサが、仮に与えられた仮プロセッサ番
    号を保持する仮プロセッサ番号保持手段と、隣接する単
    位プロセッサから仮プロセッサ番号を受信した時に、前
    記仮プロセッサ番号保持手段に仮プロセッサ番号が未設
    定であった場合、仮プロセッサ番号を設定する仮プロセ
    ッサ番号設定手段と、前記仮プロセッサ番号保持手段に
    保持されている仮プロセッサ番号に通信リンク番号を付
    加し出力する複数のリンク番号付加手段とを有し、前記
    複数の通信リンクが、前記リンク番号付加手段の出力を
    新たな仮プロセッサ番号として隣接する単位プロセッサ
    へ送出し、前記複数の単位プロセッサのうち、ある単位
    プロセッサを基準プロセッサとして最初の仮プロセッサ
    番号を送出することを特徴とする並列計算機におけるプ
    ロセッサ番号自動設定装置。
  2. 【請求項2】 前記単位プロセッサが、自分あるいは他
    の単位プロセッサが持つ仮プロセッサ番号のコピーを経
    路情報として、該経路情報が示す経路に従って該仮プロ
    セッサ番号を経路上で隣接する、前記基準プロセッサに
    より近いプロセッサへ伝達する手段と、前記経路情報を
    更新及び保持する経路情報保持更新手段と、前記並列計
    算機の実使用時に用いられる実プロセッサ番号を前記基
    準プロセッサから該実プロセッサ番号に対応する仮プロ
    セッサ番号を持つ単位プロセッサへ前記経路情報が示す
    経路に従って伝達する手段と、実プロセッサ番号を保持
    する実プロセッサ番号保持手段と、自分の仮プロセッサ
    番号に対応する実プロセッサ番号を受信した時、受信し
    た実プロセッサ番号を前記実プロセッサ番号保持手段に
    設定する実プロセッサ番号設定手段とを備え、 前記基準プロセッサが、並列計算機内のすべての単位プ
    ロセッサが持つ仮プロセッサ番号をソートし、仮プロセ
    ッサ番号を実プロセッサ番号へ変換する仮プロセッサ番
    号ソート手段を備えることを特徴とする請求項1に記載
    の並列計算機におけるプロセッサ番号自動設定装置。
JP5050274A 1993-03-11 1993-03-11 並列計算機におけるプロセッサ番号自動設定装置 Expired - Lifetime JP2565281B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5050274A JP2565281B2 (ja) 1993-03-11 1993-03-11 並列計算機におけるプロセッサ番号自動設定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5050274A JP2565281B2 (ja) 1993-03-11 1993-03-11 並列計算機におけるプロセッサ番号自動設定装置

Publications (2)

Publication Number Publication Date
JPH06266674A JPH06266674A (ja) 1994-09-22
JP2565281B2 true JP2565281B2 (ja) 1996-12-18

Family

ID=12854365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5050274A Expired - Lifetime JP2565281B2 (ja) 1993-03-11 1993-03-11 並列計算機におけるプロセッサ番号自動設定装置

Country Status (1)

Country Link
JP (1) JP2565281B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004053711A2 (de) * 2002-12-10 2004-06-24 Infineon Technologies Ag Flächen-verkleidungsmodul, flächen-verkleidungsmodul-anordnung und verfahren zum bestimmen eines abstands von flächen-verkleidungsmodulen der flächen-verkleidungsmodul-anordnung zu mindestens einer referenzposition, prozessor-anordnung, textilgewebestruktur und flächen-verkleidungsstruktur
JP7167687B2 (ja) * 2018-12-18 2022-11-09 富士通株式会社 情報処理装置、情報処理方法および情報処理プログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0329047A (ja) * 1989-06-27 1991-02-07 Mitsubishi Electric Corp マルチプロセッサ及びその初期化方法
JPH04264663A (ja) * 1991-02-19 1992-09-21 Shimadzu Corp 疎結合多重プロセッサ
JPH04273327A (ja) * 1991-02-27 1992-09-29 Shimadzu Corp 静的並列処理用プログラムの作成支援装置

Also Published As

Publication number Publication date
JPH06266674A (ja) 1994-09-22

Similar Documents

Publication Publication Date Title
CA1271821A (en) Information transfer method and arrangement
US6996658B2 (en) Multi-port system and method for routing a data element within an interconnection fabric
CN103003808B (zh) 用于访问PCI Express 兼容设备的资源的系统和方法
US7143176B2 (en) Data communication with a protocol that supports a given logical address range
US4996524A (en) Address information registering/searching system in network system
US6148305A (en) Data processing method for use with a coupling facility
JP2565281B2 (ja) 並列計算機におけるプロセッサ番号自動設定装置
US4977499A (en) Method and apparatus for commanding operations on a computer network
JPS59138151A (ja) ロ−カルエリアネツトワ−クにおける初期化方式
JPH04312152A (ja) ネットワーク用入出力装置
EP1752877A2 (en) A processing module
JP3024345B2 (ja) データリンク方法
CN100483382C (zh) 分布式多处理系统
JP3265026B2 (ja) 入出力データ交換方式
KR100851618B1 (ko) 분산형 다중처리 시스템
JPH01129548A (ja) 通信制御装置
JP2538949B2 (ja) システム間通信制御装置
JP3548948B2 (ja) クロスバスイッチ
JPS5819061A (ja) 制御信号デ−タ拡張法
JPS6029062A (ja) コ−ド変換方式
JPS62192827A (ja) フアイル送信方式
JPH02306353A (ja) 接続データ管理方法
JPS5953743B2 (ja) 通信制御装置
JPH1145216A (ja) データ処理システム及びデータ記憶方法
JPS60219837A (ja) 通信網相互接続制御方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960813