JP2564935B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2564935B2 JP2564935B2 JP1102217A JP10221789A JP2564935B2 JP 2564935 B2 JP2564935 B2 JP 2564935B2 JP 1102217 A JP1102217 A JP 1102217A JP 10221789 A JP10221789 A JP 10221789A JP 2564935 B2 JP2564935 B2 JP 2564935B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel region
- semiconductor device
- source
- crystal defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、絶縁体基板上の半導体層に形成された半
導体装置に関し、特に耐圧が改善されたMOS型電界効果
トランジスタ（以下、「SOI−MOSFET」と略称する）に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device formed on a semiconductor layer on an insulating substrate, and more particularly to a MOS field effect transistor (hereinafter referred to as "SOI- "MOSFET" for short).
第３図を参照して、従来のSOI−MOSFETを説明する。
シリコン基板（１）上に絶縁体層（２）が形成されてお
り、絶縁体層（２）上にシリコン層（３）が形成されて
いる。シリコン層（３）内には、低いｐ型不純物濃度
（例えば、1016〜1017atoms 10/cm3）を有するチャンネ
ル領域（６）が形成されており、該チャンネル領域
（６）の一方の側と他方の側に接して高いｎ型不純物濃
度（例えば、1019〜1021 atoms/cm3）を有するソース領
域（７）とドレイン領域（８）がそれぞれ形成されてい
る。A conventional SOI-MOSFET will be described with reference to FIG.
An insulator layer (2) is formed on a silicon substrate (1), and a silicon layer (3) is formed on the insulator layer (2). A channel region (6) having a low p-type impurity concentration (for example, 10 16 to 10 17 atoms 10 / cm 3 ) is formed in the silicon layer (3), and one of the channel regions (6) is formed. A source region (7) and a drain region (8) having a high n-type impurity concentration (for example, 10 19 to 10 21 atoms / cm 3 ) are formed in contact with one side and the other side, respectively.
チャンネル領域（６）上にはゲート誘電体薄膜（４）
が形成されており、誘電体薄膜（４）上にゲート電極
（５）が形成されている。シリコン層（３）とゲート電
極（５）は層間絶縁膜（１）によって覆われている。層
間絶縁膜（11）にはコンタクトホール（12a）、（12b）
が開けられ、それぞれのコンタクトホールに対応する導
電体（13a）、（13b）が形成されている。A gate dielectric thin film (4) is formed on the channel region (6).
And the gate electrode (5) is formed on the dielectric thin film (4). The silicon layer (3) and the gate electrode (5) are covered with an interlayer insulating film (1). Contact holes (12a), (12b) in the interlayer insulating film (11)
Are opened, and conductors (13a) and (13b) corresponding to the respective contact holes are formed.
以上のように構成されたSOI−MOSFETにおいて、ゲー
ト電極（５）に正の電圧を印加するとき、ｐ型のチャン
ネル領域（６）の上層部にｎ導電型のキャリア（電子）
が誘引され、その上層部はソース領域（７）及びドレイ
ン領域（８）と同じｎ導電型に反転させられる。したが
って、ソース領域（７）とドレイン領域（８）との間で
電流が流れることが可能となる。また、チャンネル領域
（６）の上層部に誘引されるｎ型キャリアの濃度はゲー
ト電圧によって変化するので、チャンネル領域（６）を
流れる電流量をゲート電圧によって制御することができ
る。これがMOSFETの動作原理である。In the SOI-MOSFET configured as described above, when a positive voltage is applied to the gate electrode (5), n-conductivity type carriers (electrons) are present in the upper layer portion of the p-type channel region (6).
Are induced and the upper layer thereof is inverted to the same n conductivity type as the source region (7) and the drain region (8). Therefore, a current can flow between the source region (7) and the drain region (8). Further, since the concentration of n-type carriers attracted to the upper layer portion of the channel region (6) changes depending on the gate voltage, the amount of current flowing through the channel region (6) can be controlled by the gate voltage. This is the operating principle of the MOSFET.
従来の半導体装置は、その特性に影響を与える領域に
アルカリ金属、重金属、結晶欠陥が存在した時、これら
をその領域外に除去する（これをゲッタリングという）
高結晶欠陥密度領域（ゲッタリング源）が存在しないの
で、金属汚染や結晶欠陥等が半導体装置の特性を劣化さ
せるという問題点があった。In a conventional semiconductor device, when an alkali metal, a heavy metal, or a crystal defect exists in a region that affects its characteristics, these are removed to outside the region (this is called gettering).
Since there is no high crystal defect density region (gettering source), there is a problem that metal contamination, crystal defects, etc. deteriorate the characteristics of the semiconductor device.
この発明は、上記のような問題点を解消するためにな
されたものである。The present invention has been made to solve the above problems.
この発明に係る半導体装置は、チャンネル領域の底部
からソース領域の底部に至る領域にゲッタリング源とし
て作用する結晶欠陥領域を形成したものである。In the semiconductor device according to the present invention, a crystal defect region acting as a gettering source is formed in a region from the bottom of the channel region to the bottom of the source region.
上述のように形成された結晶欠陥領域は、半導体装置
の特性を損なうことなく、その特性に悪影響を与える領
域に依存したアルカリ金属、重金属、結晶欠陥を捕獲し
て、上記特性に悪影響を与える領域から除去するゲッタ
リング作用を行なう。また、上記結晶欠陥領域は、ソー
ス領域からチャンネル領域に注入される電子がドレイン
領域に到達する前に、この電子を再結合により消滅させ
る。The crystal defect region formed as described above is a region that adversely affects the above characteristics by capturing alkali metal, heavy metal, and crystal defects that depend on the region that adversely affects the characteristics of the semiconductor device without impairing the characteristics of the semiconductor device. Gettering action to remove from. In the crystal defect region, electrons injected from the source region into the channel region disappear by recombination of the electrons before reaching the drain region.
以下、この発明の半導体装置を図示の実施例について
説明する。The semiconductor device of the present invention will be described below with reference to the illustrated embodiments.
第１図はこの発明の半導体装置の実施例であって、ソ
ース領域（７）の底部からチャンネル領域（６）の底部
に至る領域に結晶欠陥領域（9a）が形成されている点を
除けばその構造は第３図に示す従来の半導体装置と同様
で、同等部分には同じ参照番号を付している。すなわ
ち、シリコン基板（１）上に絶縁体層（２）およびシリ
コン層（３）が形成されており、該シリコン層（３）内
に従来と同程度の低いｐ型不純物濃度（例えば、1016〜
1017 atoms/cm3）を有するチャンネル領域（６）、高い
ｎ型不純物濃度（例えば、1019〜1021 atoms/cm3）を有
するソース領域（７）とドレイン領域（８）がそれぞれ
上記チャンネル領域（６）の一方の側と他方の側に接し
て形成されている。FIG. 1 shows an embodiment of the semiconductor device of the present invention, except that a crystal defect region (9a) is formed in the region from the bottom of the source region (7) to the bottom of the channel region (6). The structure is similar to that of the conventional semiconductor device shown in FIG. 3, and the same reference numerals are given to the same parts. That is, the insulator layer (2) and the silicon layer (3) are formed on the silicon substrate (1), and the p-type impurity concentration in the silicon layer (3) is as low as the conventional one (eg, 10 16 ~
The channel region (6) having 10 17 atoms / cm 3 ), the source region (7) having a high n-type impurity concentration (for example, 10 19 to 10 21 atoms / cm 3 ) and the drain region (8) are the above-mentioned channels, respectively. It is formed in contact with one side and the other side of the region (6).
第１図の半導体装置では、上述のように、ソース領域
（７）の底部からチャンネル領域（６）の底部に至る領
域に結晶欠陥領域（9a）が形成されている。この結晶欠
陥領域（9a）は、酸素イオン注入、シリコンイオン注
入、ヒ素イオン注入等のイオン注入法、FIB（Focused I
on Beam）法、電子ビーム法、レーザーアニール法等に
より形成される。（４）はゲート誘電体薄膜、（５）は
ゲート電極、（11）は層間絶縁膜、（12a）、（12b）は
層間絶縁膜（11）に形成されたコンタクトホール、（13
a）はソース領域（７）に接触した導電体、（13b）はド
レイン領域（８）に接触した導電体である。In the semiconductor device of FIG. 1, as described above, the crystal defect region (9a) is formed in the region from the bottom of the source region (7) to the bottom of the channel region (6). This crystal defect region (9a) is formed by an ion implantation method such as oxygen ion implantation, silicon ion implantation, arsenic ion implantation, or FIB (Focused I
on beam) method, electron beam method, laser annealing method, etc. (4) is a gate dielectric thin film, (5) is a gate electrode, (11) is an interlayer insulating film, (12a) and (12b) are contact holes formed in the interlayer insulating film (11), (13)
a) is a conductor in contact with the source region (7), and (13b) is a conductor in contact with the drain region (8).
結晶欠陥領域（9a）は、MOSFETの閾値電圧等を不安定
化させるナトリウム、カリウム等のアルカリイオン金
属、リーク電流の増大や耐圧低下をもたらす重金属、リ
ーク電流を増大させる結晶欠陥を上記結晶欠陥領域（9
a）内に捕獲して安定化することにより素子の特性を改
善するゲッタリング源として作用する。また、結晶欠陥
領域（9a）がソース領域（７）の底部からチャンネル領
域（６）の底部に至る領域にまたがって形成されている
ことにより、キャリアのライフタイムが短縮し、ソース
−ドレイン間に耐圧近くの高い電圧を印加したときで
も、ソース領域（７）から注入される電子がドレイン領
域（８）に到達する前に、この電子を再結合により消滅
させることができるので、キャリアのライフタイムの短
縮により耐圧を向上させることができる。The crystal defect region (9a) is an alkali ion metal such as sodium and potassium that destabilizes the threshold voltage of the MOSFET, a heavy metal that causes an increase in leak current and a decrease in breakdown voltage, and a crystal defect that increases the leak current is the crystal defect region (9a). (9
It acts as a gettering source that improves the characteristics of the device by capturing and stabilizing it in a). In addition, since the crystal defect region (9a) is formed over the region from the bottom of the source region (7) to the bottom of the channel region (6), the carrier lifetime is shortened and the source-drain region is shortened. Even when a high voltage close to the breakdown voltage is applied, the electrons injected from the source region (7) can be extinguished by recombination before reaching the drain region (8). The breakdown voltage can be improved by shortening.
結晶欠陥領域（9a）をチャンネル領域（６）の表面に
形成してはならない。なぜならば、チャンネル領域
（６）の表面はキャリアの通り道であるから、結晶欠陥
が存在するとキャリアの移動度が低下し、MOSFETの性能
が低下するからである。The crystal defect region (9a) must not be formed on the surface of the channel region (6). This is because the surface of the channel region (6) is a path for carriers, and if crystal defects are present, the mobility of carriers decreases and the performance of the MOSFET deteriorates.
また、結晶欠陥領域（9a）をチャンネル領域（６）と
ドレイン領域（８）との界面あるいはチャンネル領域
（６）からドレイン領域（８）内に至る領域に形成して
はならない。その理由は、チャンネル領域（６）とドレ
イン領域（８）との間には大きな電位差がかゝり、結晶
欠陥が存在するとキャリアの発生、再結合によるリーク
電流が著しく増大するからである。Further, the crystal defect region (9a) must not be formed at the interface between the channel region (6) and the drain region (8) or in the region extending from the channel region (6) to the drain region (8). The reason is that there is a large potential difference between the channel region (6) and the drain region (8), and the presence of crystal defects significantly increases the leakage current due to generation of carriers and recombination.
以上のように、この発明によれば、ソース領域の底部
からチャンネル領域の底部に至る領域に設けられた結晶
欠陥領域が、閾値電圧の不安定化の原因となるアルカリ
金属、リーク電流の増大や耐圧低下の原因となる重金
属、さらにリーク電流を増大させる原因となる結晶欠陥
を捕獲して、半導体装置の特性に悪影響を与える領域か
らこれらを除去するゲッタリング効果を有しているか
ら、閾値電圧を安定化、リーク電流の低減、耐圧向上の
効果が得られ、さらに耐圧近くでソース領域から注入さ
れる電子がドレイン領域に到達する前に、この電子を再
結合して消滅させる作用があり、この点からも一層の耐
圧向上の効果が得られる。As described above, according to the present invention, the crystal defect region provided in the region from the bottom of the source region to the bottom of the channel region is an alkali metal that causes instability of the threshold voltage, and an increase in leak current. Since it has a gettering effect of trapping heavy metals that cause a decrease in breakdown voltage and crystal defects that cause an increase in leak current and removing them from a region that adversely affects the characteristics of the semiconductor device, the threshold voltage Has the effect of stabilizing, reducing the leak current, and improving the withstand voltage, and further has the action of recombining and extinguishing the electrons injected from the source region near the withstand voltage before reaching the drain region, Also from this point, the effect of further improving the breakdown voltage can be obtained.
第１図はこの発明の半導体装置の一実施例の断面図、第
２図は従来の半導体装置の例を示す断面図である。 （２）……絶縁体基板、（３）……半導体層、（４）…
…ゲート誘電体薄膜、（５）……ゲート電極、（６）…
…チャンネル領域、（７）……ソース領域、（８）……
ドレイン領域、（9a）……結晶欠陥領域。FIG. 1 is a sectional view of an embodiment of a semiconductor device of the present invention, and FIG. 2 is a sectional view showing an example of a conventional semiconductor device. (2) ... Insulator substrate, (3) ... Semiconductor layer, (4) ...
… Gate dielectric thin film, (5) …… Gate electrode, (6)…
… Channel area, (7) …… Source area, (8) ……
Drain region (9a) ... Crystal defect region.
Claims (1)
と、 上記半導体層内で上記チャンネル領域の一方の側に接し
て形成された第２導電型のソース領域と、 上記半導体層内で上記チャンネル領域の他方の側に接し
て形成された第２導電型のドレイン領域と、 上記チャンネル領域の底部からソース領域の底部に至る
領域に上記チャンネル領域とソース領域とにまたがって
形成された結晶欠陥領域と、 上記チャンネル領域上に形成されたゲート誘電体膜と、 上記ゲート誘電体膜上に形成されたゲート電極と、 からなる半導体装置。1. A semiconductor layer formed on an insulating substrate, a first conductivity type channel region formed in the semiconductor layer, and formed in contact with one side of the channel region in the semiconductor layer. A second conductivity type source region, a second conductivity type drain region formed in contact with the other side of the channel region in the semiconductor layer, and a region from the bottom of the channel region to the bottom of the source region. A semiconductor device comprising a crystal defect region formed over the channel region and the source region, a gate dielectric film formed on the channel region, and a gate electrode formed on the gate dielectric film. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102217A JP2564935B2 (en) | 1989-04-20 | 1989-04-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102217A JP2564935B2 (en) | 1989-04-20 | 1989-04-20 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02280380A JPH02280380A (en) | 1990-11-16 |
| JP2564935B2 true JP2564935B2 (en) | 1996-12-18 |
Family
ID=14321499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1102217A Expired - Fee Related JP2564935B2 (en) | 1989-04-20 | 1989-04-20 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564935B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| JP2901475B2 (en) * | 1993-12-27 | 1999-06-07 | 日本電気株式会社 | Field effect transistor and manufacturing method |
| KR101478813B1 (en) * | 2007-06-20 | 2015-01-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method of manufacturing semiconductor device |
| WO2008156119A1 (en) * | 2007-06-21 | 2008-12-24 | Yuyama Mfg. Co., Ltd. | Tablet filler device |
| US7795111B2 (en) | 2007-06-27 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
| KR101002666B1 (en) * | 2008-07-14 | 2010-12-21 | 삼성모바일디스플레이주식회사 | Thin film transistor, fabricating methode of the same, and organic lighting emitting diode display device comprising the same |
| JP6789177B2 (en) | 2017-06-02 | 2020-11-25 | 株式会社東芝 | Semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127382A (en) * | 1982-01-26 | 1983-07-29 | Seiko Epson Corp | Semiconductor device |
| JPS61222173A (en) * | 1985-03-27 | 1986-10-02 | Mitsubishi Electric Corp | Manufacture of semiconductor element |
| JPS6425573A (en) * | 1987-07-22 | 1989-01-27 | Hitachi Ltd | Thin film transistor |
| JPS6447076A (en) * | 1987-08-18 | 1989-02-21 | Ricoh Kk | Manufacture of mos type thin film transistor |
-
1989
- 1989-04-20 JP JP1102217A patent/JP2564935B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02280380A (en) | 1990-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2510710B2 (en) | MOS field effect transistor formed in semiconductor layer on insulator substrate | |
| JP2001267570A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US3602782A (en) | Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer | |
| JP2009194392A (en) | Field effect transistor | |
| JP2000332239A (en) | Field effect transistor | |
| JPH08274335A (en) | Silicon carbide mosfet | |
| JP2564935B2 (en) | Semiconductor device | |
| KR940004269B1 (en) | Mos fet and manufacturing method thereof | |
| US4764796A (en) | Heterojunction field effect transistor with two-dimensional electron layer | |
| JP4894171B2 (en) | Field effect transistor and manufacturing method thereof | |
| KR100198309B1 (en) | Semiconductor device with schottky junction | |
| JP2897736B2 (en) | Compound semiconductor field effect transistor | |
| JP3371836B2 (en) | Semiconductor device | |
| JPH11195784A (en) | Insulated-gate semiconductor element | |
| JPS6115369A (en) | Semiconductor device and manufacture thereof | |
| JPH0715018A (en) | Field-effect transistor | |
| JPH0851198A (en) | Semiconductor device | |
| JPH01108774A (en) | Semiconductor device | |
| JPH0131314B2 (en) | ||
| JPH03240243A (en) | Manufacture of field effect type transistor | |
| JP3140949B2 (en) | Semiconductor device | |
| JPS6080279A (en) | Insulated gate type transistor | |
| JPS6045070A (en) | Field effect transistor | |
| JPH0644575B2 (en) | Field effect transistor | |
| JPS63124471A (en) | Field-effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |