JP2562266B2 - 信号位相調整装置とその方法 - Google Patents

信号位相調整装置とその方法

Info

Publication number
JP2562266B2
JP2562266B2 JP4310808A JP31080892A JP2562266B2 JP 2562266 B2 JP2562266 B2 JP 2562266B2 JP 4310808 A JP4310808 A JP 4310808A JP 31080892 A JP31080892 A JP 31080892A JP 2562266 B2 JP2562266 B2 JP 2562266B2
Authority
JP
Japan
Prior art keywords
signal
communication device
device group
communication
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4310808A
Other languages
English (en)
Other versions
JPH06291751A (ja
Inventor
ジョー グリムス ゲリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH06291751A publication Critical patent/JPH06291751A/ja
Application granted granted Critical
Publication of JP2562266B2 publication Critical patent/JP2562266B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はクロックシステムに関
し、特に２つのクロック回路により生成されるクロック
信号の位相を整合するための装置と方法に関する。
【０００２】
【従来の技術】従来のクロックシステムとしては、図１
に示すようなデジタルクロックシステム（ＤＣＳ）があ
る。このＤＣＳは、クロック回路１２０と１２１とを有
する。このうち、一方のクロック回路は動作モードで、
他方のクロック回路はスタンバイモードである。クロッ
クコントローラ１０１と１１１はケーブル１１０を介し
て通信し、何れのクロック回路が動作中であるかを決定
する。クロック回路１２０が動作中の場合、このクロッ
ク回路１２０は位相ロックループ１０２により生成され
たクロック信号によりクロックバス１０８、１１８を駆
動する。クロックコントローラ１１１はゲート１１５、
１１６、１１７を制御し、その結果、ケーブル１０９上
のクロック情報はクロックバス１１８を駆動するのに使
用される。位相ロックループ１１２はケーブル１０９を
介して受信されたこの情報を利用して、位相ロックルー
プ１０２の出力に周波数と位相の両方を一致させる。
【０００３】クロックバス１０８と１１８の間の位相を
同期させるために、位相ロックループ１０２からクロッ
クバス１０８への出力は、遅延線１０４により遅延し
て、ゲート１０３、１１７、ケーブル１０９を介して、
クロックバス１１８に至る公称遅延を補償する。クロッ
ク回路１２１が動作中の場合には、同様な遅延の補償が
行われる。すなわち、位相ロックループ１１２からクロ
ックバス１１８への出力は、遅延線１１４により遅延し
て、ゲート１１３、１０７、ケーブル１１９を介して、
クロックバス１０８に至る公称遅延を補償する。
【０００４】
【発明が解決しようとする課題】しかし、ゲート１０
３、１０６、１１７のような半導体素子を介した遅延を
補償するために、遅延線を用いることは問題である。ま
ず、半導体素子は、それが同一のパッケージ内にない場
合には、幅広く変化する伝播遅延を有する。また、遅延
線には、半導体素子、ケーブル、および遅延線そのもの
内における伝播遅延を温度補償する機能はない。さら
に、遅延線は、周知のように、信頼性のない素子であ
る。
【０００５】クロック回路１２０と１２１のようなクロ
ック回路を用いると、二重のデジタルスイッチングシス
テムに厳しい制限を課すことになる。このような制限
は、たとえば、クロック回路を互いに極めて近接して配
置しなければならないという制限であり、ある場合に
は、同一装置内に配置しなければならないという制限で
ある。
【０００６】さらに、このようなクロックシステムの採
用は、二重デジタルスイッチングシステムの構成に制限
を設けることになる。このクロックシステムにおいて
は、一般的に、二重化されたデータ信号間のエラーフリ
ーの切り替えを、デジタルスイッチングシステムの入力
点と出力点に存在する比較的低速度のインターフェース
でのみ行っている。しかし、このクロックシステムにお
いては、二重デジタルスイッチングシステムの高速度の
部分で、エラーフリーに切り替えることはできない。こ
のため、より信頼性の高いデジタルスイッチングシステ
ムを形成することができない。さらに、デジタルスイッ
チングシステムが、その入力点と出力点で高速度データ
を切り替えるには、その入力点で高速バッファを必要と
し、それにより、二重クロック回路からのクロック信号
の歪みを補償する必要がある。このような高速バッファ
を入力点で使用することは、そのようなシステムにおけ
るコスト、パワー、および遅延時間を増加させる。
【０００７】本発明の目的は、二つのクロック回路が数
百メートル離れていても、これらのクロック回路で生成
されるクロック信号の位相を数ナノ秒のレベルまで高精
度に整合可能な信号位相調整装置とその方法を提供する
ことである。
【０００８】
【課題を解決するための手段】本発明の装置と方法にお
いては、動作クロック回路（第１信号源）からのクロッ
ク信号を、スタンバイクロック回路（第２信号源）の第
２通信装置群と、２つのクロック回路を接続する２つの
通信リンク（第１、第２サブリンク）と、動作クロック
回路の第１通信装置群とを通る第１の通信ラインを介し
て、動作クロック回路の局部タイミングバス（第１信号
バス）に通信する。本発明においてはまた、動作クロッ
ク回路からのクロック信号を、動作クロック回路の第１
通信装置群と、前記２つの通信リンクの各々の長さの約
２倍の長さを有する通信リンク（第３サブリンク）と、
スタンバイクロック回路の第２通信装置群とを通る第２
の通信ラインを介して、スタンバイクロック回路のタイ
ミングバス（第２信号バス）に通信する。
【０００９】市販のトランシーバが、２つのクロック回
路内における第１と第２の通信ラインの一部として用い
られる。このトランシーバの伝播時間の変化に起因する
遅延が、２つの通信ラインに対して同一となるように、
各クロック回路内における各通信ラインには、等しい数
のトランシーバが用いられる。さらに、温度変化、ドー
ピングレベルに起因する伝播遅延の変化を減少させるた
めに、各通信ラインのトランシーバは、各クロック回路
内の集積回路の同一のモノリシック基板上に形成され
る。温度変化に起因する通信リンク内の遅延変化を減少
させるために、この通信リンクは互いに近接して配置さ
れ、同一の温度となるように構成される。スタンバイク
ロック回路が動作状態になる場合には、スタンバイクロ
ック回路は、その局部タイミングバスに通信される信号
を用いて、スタンバイクロック回路自身の信号源（第２
信号源）により生成されるクロック信号の位相を調整し
て、動作クロック回路の信号源により生成されるクロッ
ク信号の位相に合わせる。
【００１０】
【実施例】図２は、本発明の一実施例を示す図で、同図
において、クロック回路２０１、２２４はそれぞれ集積
回路２０２、２２１と位相ロックループ２０３、２２２
とクロックコントローラ２０４、２２３とを有する。集
積回路２０２と２２１は、各々、同一の基板上にパッケ
ージされた集積回路素子であるトランシーバ２４１〜２
４８と２５１〜２５８を有する。これにより、同一の基
板上のすべてのトランシーバが、同一のドーピングレベ
ルを有するように構成できるので、同一の基板上での伝
播速度の変化は少ない。しかしながら、異なる基板上の
集積回路間で素子のドーピングレベルを正確に整合させ
ることは困難であり、場合によっては、伝播遅延のばら
つきは３倍以上になる。これに対し、本実施例において
は、２つの集積回路２０２、２２１が伝播遅延に関して
互いに整合していなくても、各通信ラインの各集積回路
内に同数のトランシーバを配置することにより、以下に
説明するようにして、この不整合の影響を取り除くこと
ができる。本実施例においては、各二重化クロック信号
は、各モノリシックパッケージ内の同数のトランシーバ
を通って伝播する。さらに、二重化クロック信号は、一
つの通信ラインで通過するトランシーバの各々に対し
て、他の通信ライン内の対応するトランシーバを通過す
る。
【００１１】各クロック信号は、相互接続ケーブル内で
同一の時間遅延で進行するように保証される。この保証
は、クロックバス内のクロック信号の時間遅延を測定
し、ケーブルの長さを、２つのパスを通る遅延時間が正
確に整合するように調整することで実現される。他のパ
スに対し、２倍の長さを有するパスの遅延時間は、この
パスに予測される付加的なケーブル損失と分散を補償す
るために短くされる。
【００１２】クロックコントローラ２２３と２０４は、
定常状態では、一方のクロック回路が動作クロック回路
となり、クロックバス２２７と２２８に対してクロック
信号を提供するように相互に通信する。位相ロックルー
プ２０３と２２２はクロック信号を生成する。クロック
バスにクロック信号を提供している動作クロック回路の
位相ロックループは、外部基準発信器から入力を受信
し、このバスにクロック信号を提供していないスタンバ
イクロック回路の位相ロックループは、他のクロック回
路のクロック信号をその入力信号として利用し、この入
力信号の位相に合わせるように、その出力信号の位相を
調整する。この位相整合を行うことのできる位相形成能
力を有する位相ロックループは、米国特許第４６５１２
０３号と第４６７２２９９号に開示されている。
【００１３】図２の回路は、以上のような位相整合機能
を有する。この回路の機能は、位相ロックループ２０３
によってクロックバス２２７、２２８に提供されるクロ
ック信号をたどることにより、明かである。位相ロック
ループ２０３からのこのクロック信号は、クロック回路
２０１の集積回路２０２の２個のトランシーバと、クロ
ック回路２２４の集積回路２２１の２個のトランシーバ
と、２Ｌの長さのケーブル（ケーブル２０６と２０８）
とを介して、クロックバス２２８に転送される。ここ
で、Ｌは２個のクロック回路の間の距離である。集積回
路２０２と２２１のトランシーバは３個の状態出力を有
する。イネーブル導体は、特定のトランシーバに対して
は図示されていないが、そのトランシーバはクロックコ
ントローラによってイネーブルされる。たとえば、イネ
ーブル導体は、トランシーバ２４１に対しては図示され
ていないが、このトランシーバ２４１はクロックコント
ローラ２０４によってイネーブルされる。また、位相ロ
ックループ２０３からのクロック信号は、集積回路２０
２の２個のトランシーバと、集積回路２２１の２個のト
ランシーバと、全長が約２Ｌ（ケーブル２１１）の長さ
のケーブルを介して、クロックバス２２７に転送され
る。さらに、ケーブル２０６、２０８、ケーブル２１１
は、温度補償をするために束ねられている。
【００１４】以下に、クロック回路２０１が動作クロッ
ク回路であり、クロック回路２２４がスタンバイクロッ
ク回路である場合について説明する。この場合、位相ロ
ックループ２０３は、２つのクロックバスに対する信号
源であり、クロック信号を導体２０５に伝送する。導体
２０５上のクロック信号は、トランシーバ２４１と２４
３に分配される。
【００１５】まず、クロック信号をクロックバス２２８
に提供するパスについて考察する。トランシーバ２４１
は、長さＬのケーブル２０６を介して、クロック信号を
クロック回路２２４に転送する。このクロック信号は、
クロック回路２２４内のトランシーバ２５３によって受
信され、導体２０７を介して、トランシーバ２５４に転
送される。トランシーバ２５４は、長さＬのケーブル２
０８を介して、クロック回路２０１内のトランシーバ２
４２にクロック信号を転送する。トランシーバ２４２
は、導体２３１を介して、クロックコントローラ２０４
によってイネーブルされ、導体２０９を介してクロック
バス２２８にクロック信号を転送する。要するに、位相
ロックループ２０３からのクロック信号は、クロック回
路２０１の集積回路２０２の２個のトランシーバと、ク
ロック回路２２４の集積回路２２１の２個のトランシー
バと、全長が２Ｌのケーブル（ケーブル２０６、２０
８）とを介して、クロックバス２２８に転送される。
【００１６】次に、位相ロックループ２０３からのクロ
ック信号をクロックバス２２７に提供するパスについて
考察する。クロック信号は、導体２０５を介して、クロ
ック回路２０１のトランシーバ２４３によって受信さ
れ、トランシーバ２４３により導体２１０を介してトラ
ンシーバ２４４に転送される。トランシーバ２４４は、
クロック信号を、ケーブル２１１を介して、クロック回
路２２４のトランシーバ２５１に転送する。ケーブル２
１１は、遅延補償のために、約２Ｌの長さを有する。ケ
ーブル２１１は適当な長さのループを有し、このループ
とケーブル２１１の残りの部分とケーブル２０６、２０
８とは、近接配置する形でパッケージされ、すべての部
分が同じ温度となるように構成されている。ケーブル２
１１のループ部分は、必ずしもケーブル２０６、２０８
の温度環境と同じではない。というのは、そのループは
配線の全長にわたって配置されるものではないからであ
る。しかし、交換局内においては、温度は極めて一定で
ある。
【００１７】トランシーバ２４４からのクロック信号に
応答して、トランシーバ２５１は、導体２１２を介して
トランシーバ２５２にクロック信号を転送し、このトラ
ンシーバ２５２は、クロックコントローラ２２３によ
り、導体２２９、インバータ２２５、導体２３０を介し
てイネーブルされ、導体２１３を介してクロックバス２
２７にクロック信号を転送する。このパスは同一の長さ
のケーブルを用いて補償される。何れのパスにおいて
も、クロック信号は、集積回路２０２、２２１内で同数
のトランシーバを通過する。さらに、各信号は、トラン
シーバ２４１〜２４４、トランシーバ２５１〜２５４を
一回ずつ通過する。トランシーバ２４１〜２４４は、単
一素子で、同一の集積回路内に形成され、その遅延時間
はほぼ同一とされており、これらの素子は、同一のパッ
ケージ内に入れられて、同じ温度に保たれる。同様に、
トランシーバ２５１から２５４も同一の集積回路内のモ
ノリシック素子内に形成され、それらの遅延時間は、極
めて同じで、同一のパッケージ内に封入されることによ
り、同一の温度となる。
【００１８】以上の説明とは逆に、クロック回路２２４
が動作クロック回路である場合には、位相ロックループ
２２２からのクロック信号が、最初に導体２１４を介し
て提供され、集積回路２０２と２２１の残りのトランシ
ーバ２４５〜２４８とトランシーバ２５５〜２５８、ケ
ーブル２１９、２１７、２１５が、前述のクロック回路
２０１における対応するトランシーバおよびケーブルと
同様な方法で使用される。
【００１９】クロックコントローラ２０４と２２３は、
導体２０５、２１４上のクロック信号の位相をそれぞれ
調べ、導体２３１、２２９を介して通信される制御信号
を介してスイッチ動作を行うことによって、二重化クロ
ック信号を切り替える。スタンバイクロック回路の位相
ロックループは、動作クロック回路の位相ロックループ
の位相を極めて正確に追跡するので、一つのクロック回
路から他のクロック回路に切り替えたときでも、位相の
乱れがない。さらに、ある一定の位相遅延がクロック信
号間に提供され、回路の切り替えは、その切り替えがク
ロックバス２２７、２２８に提供される動作クロック信
号に干渉しないときに行われる。この機能を与える回路
は公知である。インバータ２２６と２２５は、一時期に
一個のトランシーバのみにクロックバス２２８、２２７
を駆動させるために使用される。集積回路２０２、２２
１は、非反転回路として示されているが、代わりに、反
転回路を同様に使用することもできる。
【００２０】さらに、３状態ゲート２３６と２３８が付
加されており、保守時、また故障時に相互接続ケーブル
を介して信号伝送が遮断された場合にも、クロック回路
は局部クロック信号を提供できる。その場合、クロック
回路２２４を介してクロックバス２２８を駆動すること
はできず、クロックコントローラ２０４がクロック回路
２２４からのクロック信号のロスを検知することによっ
てこの状態を検知し、３状態ゲート２３８を導体２３９
でイネーブルし、位相ロックループ２０３からの導体２
０５上のクロック信号をクロックバス２２８に転送す
る。同様に、クロックバス２２７を通常の手段によって
駆動することができない場合には、クロックコントロー
ラ２２３が、３状態ゲート２３６を導体２３７によりイ
ネーブルして、位相ロックループ２２２からの導体２１
４上のクロック信号をクロックバス２２７に転送する。
【００２１】なお、本発明に使用する素子は、上記のよ
うな電気素子に限定されるものではない。当業者であれ
ば、集積回路２０２、２２１の代わりに、光送信器、光
受信器を用いることができる。電気ケーブルの代わり
に、光ケーブルを用いることができる。さらに、本発明
の伝送部分はシステムの部分間で位相を整合させなけれ
ばならないデータ信号の伝送にも適用できる。
【００２２】図３は、１クロックサイクルに対し、図２
の通信ライン上の点２５９〜２７０における信号を表す
タイミング図である。図３の点線は同一タイミングを表
す。ライン２６５と２７０のクロック信号は、図２のク
ロックバス２２７と２２８に対応するが、クロック信号
の分配の際の三次効果により若干ずれている。ライン２
５９から２７０を解析すると、トランシーバとそれに関
連する短い導体を介した遅延は相互接続ケーブルを介し
た遅延よりもはるかに少ないことがわかる。
【００２３】
【発明の効果】以上述べたように、本発明の信号位相調
整装置と方法によれば、２つのクロック回路で生成され
るクロック信号の位相を数ナノ秒のレベルまで高精度に
整合することができる。
【図面の簡単な説明】
【図１】２つのクロック回路により生成されたクロック
信号の位相を整合させる従来のクロックシステムを示す
ブロック図である。
【図２】本発明のクロックシステムの一実施例を示すブ
ロック図である。
【図３】図２のクロックシステムのタイミングを表す図
である。
【符号の説明】
１０１、１１１ クロックコントローラ １０２、１１２ 位相ロックループ １０３、１０６ ゲート １０４、１１４ 遅延線 １０８、１１８ クロックバス １０９、１１０ ケーブル １１５、１１６、１１７ ゲート １２０、１２１ クロック回路 ２０１、２２４ クロック回路 ２０２、２２１ 集積回路 ２０３、２２２ 位相ロックループ ２０４、２２３ クロックコントローラ ２０５、２０７、２０９、２１０、２１２〜２１４、２
１６、２１８ 導体 ２０６、２０８、２１１、２１５、２１７、２１９ ケ
ーブル ２２５、２２６ インバータ ２２７、２２８ クロックバス ２２９〜２３２、２３７、２３９ 導体 ２３６、２３８ ３状態ゲート ２４１〜２４８、２５１〜２５８ トランシーバ

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 （Ａ） 第１のモノシリック基板上に形
    成された第１信号源（２０３）と第１通信装置群（２４
    １−２４８）と第１信号バス（２２８）とを有する第１
    回路（２０１）と、 前記第１信号源（２０３）は第１通信装置群（２４１−
    ２４８）を介して第１信号バス（２２８）に接続され 、（Ｂ） 第２のモノシリック基板上に形成された 第２信
    号源（２２２）と第２通信装置群（２５１−２５８）と
    第２信号バス（２２７）とを有する第２回路（２２４）
    と、 前記第２信号源（２２２）は第２通信装置群（２５１−
    ２５８）を介して第２信号バス（２２７）に接続され、 （Ｃ） 前記第１通信装置群（２４１−２４８）と前記
    第２通信装置群（２５１−２５８）と接続する第１，
    ２，３の通信リンク（２０６，２０８，２１１）と、前記第１通信リンク（２０６）と第２通信リンク（２０
    ８）との合計長さは、前記第３通信リンク（２１１）の
    長さに等しく、 （Ｄ） 前記第１信号源（２０３）からの信号を、前記
    第１通信装置群（２４１−２４８）と、前記第１通信リ
    ンク（２０６）と、前記第２通信装置群（２５１−２５
    ８）と、前記第２通信リンク（２０８）と、前記第１通
    信装置群（２４１−２４８）とをこの順に介して、前記
    第１信号バス（２２８）へ通信する第１通信手段と、 （Ｅ） 前記第１信号源（２０３）からの信号を、前記
    第１通信装置群（２４１−２４８）と、前記第３通信リ
    ンク（２１１）と、前記第２通信装置群（２５１−２５
    ８）とをこの順に介して、前記第２信号バス（２２７）
    へ通信する第２通信手段と からなる２本の信号バス（２２７，２２８）上の信号位
    相を調整する装置において、前記第１通信手段に含まれる前記第１通信装置群（２４
    １−２４８）の構成要素の数と第２通信装置群（２５１
    −２５８）の構成要素の数は等しく 前記第２通信手段に
    含まれる前記第１通信装置群（２４１−２４８）の構成
    要素の数と第２通信装置群（２５１−２５８）の構成要
    素の数は等しい ことを特徴とする２本の信号バス（２２
    ７，２２８）上の信号位相を調整する信号位相調整装
    置。
  2. 【請求項２】 前記第１、２、３の通信リンクは、ケー
    ブル束であり、前記ケーブル束のケーブルは近接して配
    置されることを特徴とする請求項１の装置。
  3. 【請求項３】 前記第２信号源（２２２）は、前記第２
    信号バス（２２７）に通信される信号に応答して、この
    通信された信号の位相に整合させるために、前記第２信
    号源（２２２）自身により生成する別の信号を調整する
    ように構成されることを特徴とする請求項１の装置。
  4. 【請求項４】 前記第２信号源（２２２）は、通信され
    る信号の不在に応答して、前記第２信号源（２２２）に
    より生成された別の信号を前記第２信号バス（２２７）
    に供給する手段をさらに有することを特徴とする請求項
    １の装置。
  5. 【請求項５】 前記信号はクロック信号であることを特
    徴とする請求項１の装置。
  6. 【請求項６】 前記信号はデータ信号であることを特徴
    とする請求項１の装置。
  7. 【請求項７】 第１のモノシリック基板上に形成された
    第１信号源（２０３）と第１通信装置群（２４１−２４
    ８）と第１信号バス（２２８）とを有する第１回路（２
    ０１）と、 前記第１信号源（２０３）は第１通信装置群（２４１−
    ２４８）を介して第１信号バス（２２８）に接続され 、第２のモノシリック基板上に形成された 第２信号源（２
    ２２）と第２通信装置群（２５１−２５８）と第２信号
    バス（２２７）とを有する第２回路（２０１）と、 前記第２信号源（２２２）は第２通信装置群（２５１−
    ２５８）を介して第２信号バス（２２７）に接続され、 前記第１通信装置群（２４１−２４８）と前記 第２通信
    装置群（２５１−２５８）と接続する第１，２，３の通
    信リンク（２０６，２０８，２１１）と、前記第１通信リンク（２０６）と第２通信リンク（２０
    ８）との合計長さは、前記第３通信リンク（２１１）の
    長さに等しく、 からなる２本の信号バス（２２７，２２８）上の信号位
    相を調整する信号位相調整方法において、 （Ａ） 前記第１信号源（２０３）からの信号を、前記
    第１通信装置群（２４１−２４８）と、前記第１通信リ
    ンク（２０６）と、前記第２通信装置群（２５１−２５
    ８）と、前記第２通信リンク（２０８）と、前記第１通
    信装置群（２４１−２４８）とをこの順に介して、前記
    第１信号バス（２２８）へ通信するステップと、 （Ｂ） 前記第１信号源（２０３）からの信号を、前記
    第１通信装置群（２４１−２４８）と、前記第３通信リ
    ンク（２１１）と、前記第２通信装置群（２５１−２５
    ８）とをこの順に介して、前記第２信号バス（２２７）
    へ通信するステップと、 からなり、前記（Ａ）のステップで信号が通過する前記第１通信装
    置群（２４１−２４８）の構成要素の数と第２通信装置
    群（２５１−２５８）の構成要素の数は等しく 前記
    （Ｂ）ステップで信号が通過する第２通信手段に含まれ
    る前記第１通信装置群（２４１−２４８）の構成要素の
    数と第２通信装置群（２５１−２５８）の構成要素の数
    は等しい ことを特徴とする２本の信号バス（２２７，２
    ２８）上の信号位相を調整する信号位相調整方法。
JP4310808A 1991-11-05 1992-10-27 信号位相調整装置とその方法 Expired - Fee Related JP2562266B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US788077 1991-11-05
US07/788,077 US5239562A (en) 1991-11-05 1991-11-05 Matching the clock phase of duplicated clock circuits

Publications (2)

Publication Number Publication Date
JPH06291751A JPH06291751A (ja) 1994-10-18
JP2562266B2 true JP2562266B2 (ja) 1996-12-11

Family

ID=25143388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4310808A Expired - Fee Related JP2562266B2 (ja) 1991-11-05 1992-10-27 信号位相調整装置とその方法

Country Status (5)

Country Link
US (1) US5239562A (ja)
EP (1) EP0541301B1 (ja)
JP (1) JP2562266B2 (ja)
KR (1) KR930011419A (ja)
DE (1) DE69210176T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347227A (en) * 1992-12-10 1994-09-13 At&T Bell Laboratories Clock phase adjustment between duplicated clock circuits
US5568474A (en) * 1995-01-30 1996-10-22 Tempo Research Corporation Ping-pong communication method and apparatus
DE10331092B4 (de) * 2003-07-09 2007-10-31 Rohde & Schwarz Gmbh & Co. Kg Anordnung zur Phasensynchronisation von mehreren zu einem Meßsystem zusammengefaßten elektronischen Meßgeräten
US7536666B1 (en) * 2004-11-19 2009-05-19 Xilinx, Inc. Integrated circuit and method of routing a clock signal in an integrated circuit
EP2775655B1 (en) * 2013-03-08 2020-10-28 Pro Design Electronic GmbH Method of distributing a clock signal, a clock distributing system and an electronic system comprising a clock distributing system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3803568A (en) * 1973-04-06 1974-04-09 Gte Automatic Electric Lab Inc System clock for electronic communication systems
US4494211A (en) * 1982-11-24 1985-01-15 The United States Of America As Represented By The Secretary Of The Navy Balanced system for ranging and synchronization between satellite pairs
JPH06103880B2 (ja) * 1988-07-05 1994-12-14 シャープ株式会社 シリアルデータ通信装置
EP0389662B1 (de) * 1989-03-31 1993-11-03 Siemens Aktiengesellschaft Verfahren zum Synchronisieren der Phase von Taktsignalen zweier Taktgeneratoren in Kommunikationsnetzen
US5249206A (en) * 1989-08-11 1993-09-28 International Business Machines Corporation Fault-tolerant clock for multicomputer complex

Also Published As

Publication number Publication date
EP0541301B1 (en) 1996-04-24
EP0541301A1 (en) 1993-05-12
DE69210176T2 (de) 1996-11-28
US5239562A (en) 1993-08-24
JPH06291751A (ja) 1994-10-18
KR930011419A (ko) 1993-06-24
DE69210176D1 (de) 1996-05-30

Similar Documents

Publication Publication Date Title
JP4073836B2 (ja) 同期メモリ装置
KR100806447B1 (ko) 단방향 링크를 가지는 메모리 채널
KR100806446B1 (ko) 비트 레인 장애극복을 가지는 메모리 채널
KR100806445B1 (ko) 핫 추가/제거 기능을 갖춘 메모리 채널
US4943984A (en) Data processing system parallel data bus having a single oscillator clocking apparatus
EP0862119B1 (en) A method and apparatus for generating and distributing clock signals with minimal skew
JP2001251283A (ja) インターフェース回路
US20040250153A1 (en) Data signal redrive with dynamic sampling adjustment
US7516349B2 (en) Synchronized memory channels with unidirectional links
JP2007503630A (ja) 高速通信用の周期的インターフェース較正
US4811364A (en) Method and apparatus for stabilized data transmission
US6341142B2 (en) Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method
KR20060029221A (ko) 치환 상태 패턴을 이용하는 메모리 채널
US7983374B2 (en) Methods and systems for providing variable clock rates and data rates for a SERDES
JPH02201567A (ja) 別々にクロック動作されるデータ転送用のモノリシックスキユ減少計画
JP2562266B2 (ja) 信号位相調整装置とその方法
US5347227A (en) Clock phase adjustment between duplicated clock circuits
JP3409739B2 (ja) 自動スキュー調整装置
US7000149B1 (en) External loopback test mode
JP3413894B2 (ja) シリアル伝送装置
Weiwei et al. The Effect Analysis of Signal Skew on the ARINC659 Bus Bridging and Synchronization
JP2002374235A (ja) クロック分配回路及び分配方法並びにクロック供給回路
JP2001274849A (ja) インターフェイス回路
JPH04246757A (ja) 高速バス転送方式
JPH0548537A (ja) 並列光伝送装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees