JP2559937B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2559937B2 JP2559937B2 JP3357107A JP35710791A JP2559937B2 JP 2559937 B2 JP2559937 B2 JP 2559937B2 JP 3357107 A JP3357107 A JP 3357107A JP 35710791 A JP35710791 A JP 35710791A JP 2559937 B2 JP2559937 B2 JP 2559937B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lead electrode
- semiconductor device
- lead
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、電力用半導体装置の
リード電極でのインダクタンスを低減させるようなリー
ド電極の構造を有する半導体装置に関するものである。
リード電極でのインダクタンスを低減させるようなリー
ド電極の構造を有する半導体装置に関するものである。
【０００２】
【従来の技術】近年、電力変換装置の急速な応用範囲の
拡大に伴ない、装置の小型軽量化及び低コスト化、高速
化が進んできた。その中でＭＯＳＦＥＴ、ＩＧＢＴの電
力用半導体素子が登場したが、スイッチング速度が速
く、かつ大電流を扱うので従来のバイポーラ素子では、
無視でき得る範囲であったリード電極の有するインダク
タンスが無視できない問題となってきた。すなわち、電
源電圧の種類が限られることの多い電力用装置について
大電力容量に対応するために、電力用半導体素子は主に
電流容量を拡大してきたが、使用する電流、電圧の比率
をインピーダンスとして換算すると、現状１オーム程度
のレベルまで低下してきている。一方、電力用半導体の
高速化により、動作周波数成分は１０ＭＨｚ程度まで上
方拡大している。このため、数センチメートル長の電極
端子が通常有する数１０ｎＨの浮遊インダクタンスのイ
ンピーダンスは１オーム近くまで増加してきており、動
作を十分阻害するレベルとなっている。このため、大電
流かつ高速な電力用半導体装置において、リード電極の
インダクタンスの低下は装置を構成する上で極めて重要
な要求となっている。
拡大に伴ない、装置の小型軽量化及び低コスト化、高速
化が進んできた。その中でＭＯＳＦＥＴ、ＩＧＢＴの電
力用半導体素子が登場したが、スイッチング速度が速
く、かつ大電流を扱うので従来のバイポーラ素子では、
無視でき得る範囲であったリード電極の有するインダク
タンスが無視できない問題となってきた。すなわち、電
源電圧の種類が限られることの多い電力用装置について
大電力容量に対応するために、電力用半導体素子は主に
電流容量を拡大してきたが、使用する電流、電圧の比率
をインピーダンスとして換算すると、現状１オーム程度
のレベルまで低下してきている。一方、電力用半導体の
高速化により、動作周波数成分は１０ＭＨｚ程度まで上
方拡大している。このため、数センチメートル長の電極
端子が通常有する数１０ｎＨの浮遊インダクタンスのイ
ンピーダンスは１オーム近くまで増加してきており、動
作を十分阻害するレベルとなっている。このため、大電
流かつ高速な電力用半導体装置において、リード電極の
インダクタンスの低下は装置を構成する上で極めて重要
な要求となっている。
【０００３】図４は従来の半導体装置（パワートランジ
スタ）の断面図を示すもので、放熱板１上面に絶縁基板
２が固着され、この絶縁基板２上にベース電極３ａ、エ
ミッタ電極４ａ、コレクタ電極５ａが固着され、該コレ
クタ電極５ａの上にさらに半導体素子６が固着され、上
記コレクタ電極５ａ上面に直状のコレクタ電極端子５ｂ
が固着され、ベース電極３ａ、エミッタ電極４ａに各々
接続したベース電極端子３ｂ、エミッタ電極端子４ｂが
固着している。半導体素子５ａとエミッタ電極４ａ、ベ
ース電極３ｂとの間はＡｌワイヤ１０１、１０２等で接
続される。放熱板１の周囲にはケース７が接続されてお
り、さらにケース内部には、下部に柔らかいゲル状樹脂
８が、上方には硬度な樹脂９などが充填されている。図
５は図４のリード電極に加わる応力を緩和するためにＳ
状の導体としたＳベンドリード電極１０を示している。
スタ）の断面図を示すもので、放熱板１上面に絶縁基板
２が固着され、この絶縁基板２上にベース電極３ａ、エ
ミッタ電極４ａ、コレクタ電極５ａが固着され、該コレ
クタ電極５ａの上にさらに半導体素子６が固着され、上
記コレクタ電極５ａ上面に直状のコレクタ電極端子５ｂ
が固着され、ベース電極３ａ、エミッタ電極４ａに各々
接続したベース電極端子３ｂ、エミッタ電極端子４ｂが
固着している。半導体素子５ａとエミッタ電極４ａ、ベ
ース電極３ｂとの間はＡｌワイヤ１０１、１０２等で接
続される。放熱板１の周囲にはケース７が接続されてお
り、さらにケース内部には、下部に柔らかいゲル状樹脂
８が、上方には硬度な樹脂９などが充填されている。図
５は図４のリード電極に加わる応力を緩和するためにＳ
状の導体としたＳベンドリード電極１０を示している。
【０００４】従来、図４のリード電極３ｂ、４ｂ、５ｂ
を使用していたが、ケースの熱膨張収縮による機械的ス
トレスの問題から、図５のようなＳ状の導体からなるＳ
ベンド電極１０を採用している。このＳベンド電極１０
のダンパー部１７は、ゲル状樹脂８の熱膨張による応力
を低減するために設けられたものである。しかしながら
電力用半導体では、扱う電流が数十〜千アンペアと大き
く、この電流を損失なく流すために、このリード電極は
大きな断面積を必要とする（例えば２００Ａでは４mm2
程度）ので、リード電極に可撓性をもたせるには、Ｓベ
ンド部を充分にとり、リードを長くする必要があった。
したがって、図４のリード電極３ｂ、４ｂ、５ｂは直状
な導体であり、上記Ｓベンド電極１０と図４のリード電
極３ｂ、４ｂ、５ｂの電極長１８は同じであることか
ら、上記Ｓベンド電極１０のダンパー部１７の分だけリ
ード電極の長さが大きくなる。そしてこのリード電極の
長さが長くなるということは、リード電極のインダクタ
ンスが増加するということを示す。
を使用していたが、ケースの熱膨張収縮による機械的ス
トレスの問題から、図５のようなＳ状の導体からなるＳ
ベンド電極１０を採用している。このＳベンド電極１０
のダンパー部１７は、ゲル状樹脂８の熱膨張による応力
を低減するために設けられたものである。しかしながら
電力用半導体では、扱う電流が数十〜千アンペアと大き
く、この電流を損失なく流すために、このリード電極は
大きな断面積を必要とする（例えば２００Ａでは４mm2
程度）ので、リード電極に可撓性をもたせるには、Ｓベ
ンド部を充分にとり、リードを長くする必要があった。
したがって、図４のリード電極３ｂ、４ｂ、５ｂは直状
な導体であり、上記Ｓベンド電極１０と図４のリード電
極３ｂ、４ｂ、５ｂの電極長１８は同じであることか
ら、上記Ｓベンド電極１０のダンパー部１７の分だけリ
ード電極の長さが大きくなる。そしてこのリード電極の
長さが長くなるということは、リード電極のインダクタ
ンスが増加するということを示す。
【０００５】
【発明が解決しようとする課題】従来の半導体装置のリ
ード電極は以上のように構成されているので、Ｓベンド
リード電極では、インダクタンスが増大し、ターンオフ
時のサージ電圧の増大、また素子のスイッチング時間遅
延などの問題点があった。
ード電極は以上のように構成されているので、Ｓベンド
リード電極では、インダクタンスが増大し、ターンオフ
時のサージ電圧の増大、また素子のスイッチング時間遅
延などの問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、大電流、高周波化によるスイッ
チング速度の高速化及びターンオフ時のサージ電圧の低
下を実現するために、リード電極のインダクタンスの低
減を目的とする。
ためになされたもので、大電流、高周波化によるスイッ
チング速度の高速化及びターンオフ時のサージ電圧の低
下を実現するために、リード電極のインダクタンスの低
減を目的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置は、低周波インピーダンスの低いＳベンド構造の主リ
ード電極と並列に、高周波インピーダンスの低い補助リ
ード電極を設けて、総合的なインピーダンスを低減する
ものである。
置は、低周波インピーダンスの低いＳベンド構造の主リ
ード電極と並列に、高周波インピーダンスの低い補助リ
ード電極を設けて、総合的なインピーダンスを低減する
ものである。
【０００８】また、上記と同一目的を達成するため、並
列に取り付けられる各々の補助リード電極を絶縁板を介
して近接させて配置するようにしたものである。
列に取り付けられる各々の補助リード電極を絶縁板を介
して近接させて配置するようにしたものである。
【０００９】
【作用】この発明において主リード電極に補助リード電
極を取り付けることは、高周波電流のバイパスの役割を
果たし、主リード電極の高周波インピーダンスを低減で
きる。
極を取り付けることは、高周波電流のバイパスの役割を
果たし、主リード電極の高周波インピーダンスを低減で
きる。
【００１０】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１は本発明の一実施例による半導体
装置のリード電極を示す。図において、１０はコレクタ
電極端子、エミッタ電極端子によるＳベンドの主リード
電極であり、１１はこのＳベンド電極１０と並列に薄く
て広い箔を取り付けた補助リード電極である。この補助
リード電極１１は、インダクタンス増加原因のＳベンド
電極１０のダンパー部１７の上部１０ａから絶縁基板と
接する１０ｂまで、Ｓ状部を覆うように取り付ける。
ついて説明する。図１は本発明の一実施例による半導体
装置のリード電極を示す。図において、１０はコレクタ
電極端子、エミッタ電極端子によるＳベンドの主リード
電極であり、１１はこのＳベンド電極１０と並列に薄く
て広い箔を取り付けた補助リード電極である。この補助
リード電極１１は、インダクタンス増加原因のＳベンド
電極１０のダンパー部１７の上部１０ａから絶縁基板と
接する１０ｂまで、Ｓ状部を覆うように取り付ける。
【００１１】図１の等価回路を図２に示す。Ｓベンド電
極１０の抵抗１２、インダクタンス１３及び補助リード
電極１１の抵抗１４、インダクタンス１５が存在する。
補助リード電極１１はＳベンド電極１０よりも薄いた
め、補助リード電極１１の抵抗１４の方が大きくなる
が、インダクタンスはＳベンド電極１０のインダクタン
ス１３の方が長さが長く、幅が狭いため、直流電流はＳ
ベンド電極１０を流れ、高周波電流は補助リード電極１
１の方を流れるため、インダクタンスの低減を実現で
き、高周波化に適する。このように本実施例では、Ｓベ
ンド電極１０に補助リード電極１１を並列に取り付けた
ものであり、構造は簡単である。補助リード電極１１は
厚さを薄くすることで機械的には柔軟性があり、主リー
ドのＳベンド電極１０の柔軟性に対し妨げにはならない
ようにすることができる。また補助リード電極１１のイ
ンダクタンスは厚さにほぼ無関係で、長さ／幅の比率で
決まるので、Ｓベンド電極１０を覆うように配置すれ
ば、この比率を充分に小さくでき、インダクタンスの低
減が容易である。１実験例をあげると、高さが約２６mm
で断面積が５mm2のＳベンドの主リード１対によるイン
ダクタンスは約３４ｎＨであったが、これに３５μm
ｔ、長さ２２mm、幅１５mmの補助リードを付けるとイン
ダクタンスは約４０％減の２１ｎＨに減少した。
極１０の抵抗１２、インダクタンス１３及び補助リード
電極１１の抵抗１４、インダクタンス１５が存在する。
補助リード電極１１はＳベンド電極１０よりも薄いた
め、補助リード電極１１の抵抗１４の方が大きくなる
が、インダクタンスはＳベンド電極１０のインダクタン
ス１３の方が長さが長く、幅が狭いため、直流電流はＳ
ベンド電極１０を流れ、高周波電流は補助リード電極１
１の方を流れるため、インダクタンスの低減を実現で
き、高周波化に適する。このように本実施例では、Ｓベ
ンド電極１０に補助リード電極１１を並列に取り付けた
ものであり、構造は簡単である。補助リード電極１１は
厚さを薄くすることで機械的には柔軟性があり、主リー
ドのＳベンド電極１０の柔軟性に対し妨げにはならない
ようにすることができる。また補助リード電極１１のイ
ンダクタンスは厚さにほぼ無関係で、長さ／幅の比率で
決まるので、Ｓベンド電極１０を覆うように配置すれ
ば、この比率を充分に小さくでき、インダクタンスの低
減が容易である。１実験例をあげると、高さが約２６mm
で断面積が５mm2のＳベンドの主リード１対によるイン
ダクタンスは約３４ｎＨであったが、これに３５μm
ｔ、長さ２２mm、幅１５mmの補助リードを付けるとイン
ダクタンスは約４０％減の２１ｎＨに減少した。
【００１２】実施例２．なお、上記実施例では、Ｓベン
ド電極１０と並列に補助リード電極１１を付着したもの
を示したが、図３は２つの補助リード電極１１を絶縁板
を介して近接させたものを示す。図２の電流Ｉのように
一方のリード電極に電流Ｉを流すと、他方のリード電極
に逆向きの電流が生じる。よって電流Ｉにより発生する
磁束は、２つのリード電極間で増えて強め合い、インダ
クタンス増加の原因となる。この磁束をおさえることに
より、インダクタンスを減少させることができる。そこ
で、リード電極２電極間の距離を狭めると、２電極間の
磁束は小さくなり、インダクタンスを低減することがで
きるので、図３のように互いに他方のＳベンド電極１０
に向け２電極間の距離を狭くするように補助リード電極
１１を接続した。上記補助リード電極１１間に耐圧強化
のため絶縁物１６をはさみ込む。これにより、２枚の補
助リード電極１１間の間隔を安定に狭めることができ、
インダクタンスを更に減少することができる。補助リー
ド電極１１の間隔は、主リードの厚さの１／４程度以下
に薄く、かつ、その幅が主リードの幅より広ければ充分
な効果が得られる。この場合、長さは実施例１より長く
ても効果が失なわれにくいので、補助リードを比較的任
意の位置に配置することができる利点がある。ここで、
１実験例をあげると、１００μmｔ、長さ５０mm、幅１
０mmの補助リード２枚を２mm間隔で配置すると、インダ
クタンスは約１１ｎＨとなり、前述のＳベンド主リード
１対のインダクタンスは約１／３に低減できた。
ド電極１０と並列に補助リード電極１１を付着したもの
を示したが、図３は２つの補助リード電極１１を絶縁板
を介して近接させたものを示す。図２の電流Ｉのように
一方のリード電極に電流Ｉを流すと、他方のリード電極
に逆向きの電流が生じる。よって電流Ｉにより発生する
磁束は、２つのリード電極間で増えて強め合い、インダ
クタンス増加の原因となる。この磁束をおさえることに
より、インダクタンスを減少させることができる。そこ
で、リード電極２電極間の距離を狭めると、２電極間の
磁束は小さくなり、インダクタンスを低減することがで
きるので、図３のように互いに他方のＳベンド電極１０
に向け２電極間の距離を狭くするように補助リード電極
１１を接続した。上記補助リード電極１１間に耐圧強化
のため絶縁物１６をはさみ込む。これにより、２枚の補
助リード電極１１間の間隔を安定に狭めることができ、
インダクタンスを更に減少することができる。補助リー
ド電極１１の間隔は、主リードの厚さの１／４程度以下
に薄く、かつ、その幅が主リードの幅より広ければ充分
な効果が得られる。この場合、長さは実施例１より長く
ても効果が失なわれにくいので、補助リードを比較的任
意の位置に配置することができる利点がある。ここで、
１実験例をあげると、１００μmｔ、長さ５０mm、幅１
０mmの補助リード２枚を２mm間隔で配置すると、インダ
クタンスは約１１ｎＨとなり、前述のＳベンド主リード
１対のインダクタンスは約１／３に低減できた。
【００１３】なお、補助リードの断面積が小さくてもよ
い理由は次の通りである。ＩＧＢＴ等をスイッチング用
途で使った場合、キャリヤ周期は７０μｓ程度である
が、電流が変化する期間は約１００ｎｓと極めて短い。
従って、電流変化期間の電流パルスのデューティ比率は
１００ｎｓ×２／７０μｓ≒１／３００であるので、ピ
ーク値が同じとすると、このパルス電流の実効値は基本
波の約１／１７になる。従って、補助リードにこの電流
変化期間中の電流のみ流す場合には、その断面積は主リ
ードの１／１０程度であっても充分な効果があることに
なる。
い理由は次の通りである。ＩＧＢＴ等をスイッチング用
途で使った場合、キャリヤ周期は７０μｓ程度である
が、電流が変化する期間は約１００ｎｓと極めて短い。
従って、電流変化期間の電流パルスのデューティ比率は
１００ｎｓ×２／７０μｓ≒１／３００であるので、ピ
ーク値が同じとすると、このパルス電流の実効値は基本
波の約１／１７になる。従って、補助リードにこの電流
変化期間中の電流のみ流す場合には、その断面積は主リ
ードの１／１０程度であっても充分な効果があることに
なる。
【００１４】
【発明の効果】以上のように、この発明によれば、Ｓベ
ンド構造をもつ主リード電極と並列に薄い金属箔による
補助リード電極を設けたため、リードの柔軟性を失うこ
となしにインダクタンスが低減でき、大電流の高速スイ
ッチング時のサージ電圧を大幅に低減することができ
る。また、これにより半導体装置をより高速でスイッチ
ングできるようになり、インバータ等の低損失化、小形
軽量化が実現できるなどの効果が得られる。
ンド構造をもつ主リード電極と並列に薄い金属箔による
補助リード電極を設けたため、リードの柔軟性を失うこ
となしにインダクタンスが低減でき、大電流の高速スイ
ッチング時のサージ電圧を大幅に低減することができ
る。また、これにより半導体装置をより高速でスイッチ
ングできるようになり、インバータ等の低損失化、小形
軽量化が実現できるなどの効果が得られる。
【図１】この発明の一実施例による半導体装置のリード
電極の斜視図である。
電極の斜視図である。
【図２】図１の等価回路図である。
【図３】この発明の他の実施例を示す斜視図である。
【図４】従来の半導体装置の正面断面図である。
【図５】Ｓベンド電極を示す正面図である。
１ 放熱板 ２ 絶縁基板 3a ベース電極 4a エミッタ電極 5a コレクタ電極 ６ 半導体素子 ７ ケース 10 主リード電極（Ｓベンド電極） 11 補助リード電極 16 絶縁板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−139051（ＪＰ，Ａ) 特開 昭62−23140（ＪＰ，Ａ) 特開 平４−125957（ＪＰ，Ａ) 特開 平４−336454（ＪＰ，Ａ) 特開 平５−21674（ＪＰ，Ａ) 実開 平２−26259（ＪＰ，Ｕ)
Claims (3)
- 【請求項１】 放熱板上に固着された絶縁基板と、この
絶縁基板上に固着された電極と、さらに該電極の上面に
固着された半導体素子と、これらをとり囲むように上記
放熱板上に接着されたケースと、上記電極に接続され、
ケースの上方に取り出された主リード電極とを備えた半
導体装置において、高周波によるインダクタンスを低減
するため、上記主リード電極と並列に、厚さが主リード
電極の厚さの１／４以下の箔状の補助リード電極を接続
したことを特徴とする半導体装置。 - 【請求項２】 一対の主リード電極が間隔をおいて配置
すると共に、夫々の主リード電極に並列に接続された箔
状の補助リード電極を設け、この補助リード電極が互い
に絶縁され、且つ互いに隣接するようにしたことを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 補助リード電極と接続される主リード電
極がＳ字形バネ形状であるＳベンド構造を有しているこ
とを特徴とする請求項１または２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3357107A JP2559937B2 (ja) | 1991-12-24 | 1991-12-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3357107A JP2559937B2 (ja) | 1991-12-24 | 1991-12-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175385A JPH05175385A (ja) | 1993-07-13 |
| JP2559937B2 true JP2559937B2 (ja) | 1996-12-04 |
Family
ID=18452420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3357107A Expired - Lifetime JP2559937B2 (ja) | 1991-12-24 | 1991-12-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2559937B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507080A (ja) * | 2003-08-22 | 2007-03-22 | アーベーベー・シュバイツ・アーゲー | 電力半導体モジュールの中の接触構造のための圧力接触バネ |
-
1991
- 1991-12-24 JP JP3357107A patent/JP2559937B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507080A (ja) * | 2003-08-22 | 2007-03-22 | アーベーベー・シュバイツ・アーゲー | 電力半導体モジュールの中の接触構造のための圧力接触バネ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175385A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532512A (en) | Direct stacked and flip chip power semiconductor device structures | |
| JP3796529B2 (ja) | 低インダクタンスの回路装置 | |
| JP3941728B2 (ja) | 電力用半導体装置 | |
| US10535577B2 (en) | Semiconductor device | |
| US11532600B2 (en) | Semiconductor module | |
| JP3677519B2 (ja) | 電力用半導体モジュール | |
| JP2001274322A (ja) | パワー半導体モジュール | |
| JP3344552B2 (ja) | 圧接型半導体装置 | |
| US5366932A (en) | Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads | |
| JPH05243305A (ja) | 電子回路装置 | |
| US11996344B2 (en) | Semiconductor device | |
| WO2020229114A1 (en) | Semiconductor module | |
| JPH088269B2 (ja) | 半導体デバイス | |
| JPH06225545A (ja) | 半導体電力変換装置 | |
| US5617293A (en) | Bridge module | |
| JP2000049281A (ja) | 半導体装置 | |
| JP6331543B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
| JPH0878620A (ja) | 電力用半導体装置 | |
| JP3787037B2 (ja) | 半導体モジュール | |
| JP2559937B2 (ja) | 半導体装置 | |
| JP3226088B2 (ja) | 半導体装置 | |
| JP4243043B2 (ja) | 半導体モジュール | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| EP3772750A1 (en) | Semiconductor module arrangement | |
| JP3644161B2 (ja) | パワー半導体モジュール |