JP2555917B2 - 半導体装置用フィルムキャリア - Google Patents
半導体装置用フィルムキャリアInfo
- Publication number
- JP2555917B2 JP2555917B2 JP3162912A JP16291291A JP2555917B2 JP 2555917 B2 JP2555917 B2 JP 2555917B2 JP 3162912 A JP3162912 A JP 3162912A JP 16291291 A JP16291291 A JP 16291291A JP 2555917 B2 JP2555917 B2 JP 2555917B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- lead
- layer
- thickness
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
Landscapes
- Chemically Coating (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Wire Bonding (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体装置用フィルムキ
ャリア、特にリードめっきを改善したものに関する。
ャリア、特にリードめっきを改善したものに関する。
【0002】
【従来の技術】半導体装置用フィルムキャリア(以下、
TABテープキャリアという)は、例えば図3に示すよ
うに、チップウインド16を四方から取り囲むように、
多数本のリード12が絶縁ベースフィルム15上に配列
されたものである。リード12の内側に位置するインナ
ーリード12aは半導体チップ18上に形成された半導
体素子電極(バンプ)と接合される。リード12の外側
に位置するアウターリード12bは基板にハンダ付けさ
れる。このため、リード12の全面または一部にめっき
が施される。
TABテープキャリアという)は、例えば図3に示すよ
うに、チップウインド16を四方から取り囲むように、
多数本のリード12が絶縁ベースフィルム15上に配列
されたものである。リード12の内側に位置するインナ
ーリード12aは半導体チップ18上に形成された半導
体素子電極(バンプ)と接合される。リード12の外側
に位置するアウターリード12bは基板にハンダ付けさ
れる。このため、リード12の全面または一部にめっき
が施される。
【0003】従来、このリードへのめっきには、無電解
めっきや電気めっき方式が採用され、Snめっき、半田
めっき、Auめっき等の単層のめっき皮膜をリード上に
形成していた。各めっきには、それぞれ表1のような特
徴がある。
めっきや電気めっき方式が採用され、Snめっき、半田
めっき、Auめっき等の単層のめっき皮膜をリード上に
形成していた。各めっきには、それぞれ表1のような特
徴がある。
【0004】
【表1】
【0005】Snめっきは主に無電解方式で行っている
ため、リード全面において一様なめっき厚をした皮膜に
なり、ウィスカが発生しやすい。また、無電解方式のた
め差厚めっきが困難である。なお、電気めっき方式では
差厚めっきは可能であるが、無電解方式と比較して作業
が困難であり、かつウィスカが発生しやすい。これに対
して、半田めっきやAuめっきは主に電気めっき方式
で、マスクやリードの形状により各部の電流密度を調整
することができるため、インナーリードとアウターリー
ドのめっき厚に差がでる差厚めっき皮膜を形成すること
ができる。また、めっき面の光沢は、Snめっきよりも
半田めっきがより光沢度が高い等の特徴がある。
ため、リード全面において一様なめっき厚をした皮膜に
なり、ウィスカが発生しやすい。また、無電解方式のた
め差厚めっきが困難である。なお、電気めっき方式では
差厚めっきは可能であるが、無電解方式と比較して作業
が困難であり、かつウィスカが発生しやすい。これに対
して、半田めっきやAuめっきは主に電気めっき方式
で、マスクやリードの形状により各部の電流密度を調整
することができるため、インナーリードとアウターリー
ドのめっき厚に差がでる差厚めっき皮膜を形成すること
ができる。また、めっき面の光沢は、Snめっきよりも
半田めっきがより光沢度が高い等の特徴がある。
【0006】
【発明が解決しようとする課題】ところで、最近要求さ
れているTABテープキャリアの特性は、実装時に、バ
ンプと接合するインナーリードのめっき厚は、Au−S
nボールや半田ボールが発生しやすいために、0.5〜
1.2μmが最適とされている。また、基板と接合する
アウターリードのめっき厚は半田付性から1.0〜3.
0μmが望まれている。すなわち、差厚めっきが要求さ
れている。
れているTABテープキャリアの特性は、実装時に、バ
ンプと接合するインナーリードのめっき厚は、Au−S
nボールや半田ボールが発生しやすいために、0.5〜
1.2μmが最適とされている。また、基板と接合する
アウターリードのめっき厚は半田付性から1.0〜3.
0μmが望まれている。すなわち、差厚めっきが要求さ
れている。
【0007】また、インナーリードの位置を2値化認識
してバンプ接合の自動化を図っているが、リード表面
(めっき皮膜)の光沢度が高いと2値化できず、不都合
が生じやすい。このような不都合をなくすには、光沢度
の低いSnめっきが望ましい。さらに、Auめっきはコ
スト高となり、民生用のTABテープキャリアとしては
好ましくない。
してバンプ接合の自動化を図っているが、リード表面
(めっき皮膜)の光沢度が高いと2値化できず、不都合
が生じやすい。このような不都合をなくすには、光沢度
の低いSnめっきが望ましい。さらに、Auめっきはコ
スト高となり、民生用のTABテープキャリアとしては
好ましくない。
【0008】このように、各々のめっき皮膜にはそれぞ
れ長短があるが、ウィスカが発生せず、差厚めっきがで
きて、2値化認識を可能とする光沢度をもち、さらにコ
ストも比較的安いという、全ての要求を満たすことがで
きるTABテープキャリアを実現するには、従来なされ
てきた単層めっきでは無理がある。
れ長短があるが、ウィスカが発生せず、差厚めっきがで
きて、2値化認識を可能とする光沢度をもち、さらにコ
ストも比較的安いという、全ての要求を満たすことがで
きるTABテープキャリアを実現するには、従来なされ
てきた単層めっきでは無理がある。
【0009】そこで、本発明の目的は、、多層めっきを
導入することによって、前記した従来技術の欠点を解消
し、高品質の半導体装置用フィルムキャリアを提供する
ことにある。
導入することによって、前記した従来技術の欠点を解消
し、高品質の半導体装置用フィルムキャリアを提供する
ことにある。
【0010】
【課題を解決するための手段】本発明は、絶縁フィルム
上に設けた金属箔からなるリードを備えた半導体装置用
フィルムキャリアにおいて、リードに、そのインナーリ
ード部とアウターリード部とで差厚が生じるように、電
気めっき方式による半田めっき層を設け、さらにその上
に無電解方式によるSnめっき層を半田めっき層厚より
も薄く設けるようにしたものである。
上に設けた金属箔からなるリードを備えた半導体装置用
フィルムキャリアにおいて、リードに、そのインナーリ
ード部とアウターリード部とで差厚が生じるように、電
気めっき方式による半田めっき層を設け、さらにその上
に無電解方式によるSnめっき層を半田めっき層厚より
も薄く設けるようにしたものである。
【0011】
【作用】第1層目のめっきに電気めっき方式による半田
めっきを設けることで、リード面の差厚めっきが可能と
なる。また、その上に第2層目のSnめっきを無電解方
式により薄く設けることで、Snめっきに起因するウィ
スカの発生を有効に防止し、かつ主めっきが半田めっき
でありながら、2値化認識の可能な光沢を得ている。こ
のように各めっきの特徴を生かした多層めっきを施した
ことにより、TABテープキャリアの品質を大幅に向上
させることができる。
めっきを設けることで、リード面の差厚めっきが可能と
なる。また、その上に第2層目のSnめっきを無電解方
式により薄く設けることで、Snめっきに起因するウィ
スカの発生を有効に防止し、かつ主めっきが半田めっき
でありながら、2値化認識の可能な光沢を得ている。こ
のように各めっきの特徴を生かした多層めっきを施した
ことにより、TABテープキャリアの品質を大幅に向上
させることができる。
【0012】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【0013】本発明のTABテープキャリアは、金属箔
と絶縁ベースフィルムを貼り合わせた後、フォトエッチ
ング法等によりリードパターンを形成したTABテープ
キャリアにおいて、金属箔リードに電気めっき方式によ
る半田めっきを設けてから、さらに無電解方式によるS
nめっきを施したものである。
と絶縁ベースフィルムを貼り合わせた後、フォトエッチ
ング法等によりリードパターンを形成したTABテープ
キャリアにおいて、金属箔リードに電気めっき方式によ
る半田めっきを設けてから、さらに無電解方式によるS
nめっきを施したものである。
【0014】図2は本実施例のTABテープキャリアの
平面図を示す。TABテープキャリア1は、絶縁ベース
フィルム5に開口したチップウインド16を四方から取
り囲むように、銅箔から形成された多数本のリードパタ
ーン2がベースフィルム5上に配列され、この配列がフ
ィルム5の長手方向に繰り返し形成されたものである。
全ての銅箔リードパターン2は、電気めっきを可能にす
るため、同じく銅箔より形成した電気めっき用給電リー
ドパターン6と連結されている。
平面図を示す。TABテープキャリア1は、絶縁ベース
フィルム5に開口したチップウインド16を四方から取
り囲むように、銅箔から形成された多数本のリードパタ
ーン2がベースフィルム5上に配列され、この配列がフ
ィルム5の長手方向に繰り返し形成されたものである。
全ての銅箔リードパターン2は、電気めっきを可能にす
るため、同じく銅箔より形成した電気めっき用給電リー
ドパターン6と連結されている。
【0015】銅箔リードパターン2には、図1に示すよ
うに、めっきが2層設けられる。リード2表面上に直接
設けられる第1層は半田めっき層3で、この半田めっき
層3はインナーリード2aで0.3〜0.8μm、アウ
ターリード2bで2.0〜3.0μmとなるように差厚
をもって施される。そのあと、第2層となるSnめっき
層4が設けられ、これはリードパターン2全面に非常に
薄く0.03〜0.08μm施される。このように薄く
するのはSnめっきによるウィスカの発生を防止するた
めである。
うに、めっきが2層設けられる。リード2表面上に直接
設けられる第1層は半田めっき層3で、この半田めっき
層3はインナーリード2aで0.3〜0.8μm、アウ
ターリード2bで2.0〜3.0μmとなるように差厚
をもって施される。そのあと、第2層となるSnめっき
層4が設けられ、これはリードパターン2全面に非常に
薄く0.03〜0.08μm施される。このように薄く
するのはSnめっきによるウィスカの発生を防止するた
めである。
【0016】このようなTABテープキャリア1の製造
方法は、フォトエッチング等によりリードパターン2を
形成することによりTABテープキャリア1を構成して
から、脱脂及び酸洗により前処理を行った後、まず、半
田めっきを行う。このときの半田めっきはホウフッ化浴
に光沢剤を入れた光沢半田めっきで、電流密度を調整す
ることによりインナーリード及びアウターリードめっき
厚を前述した範囲に納める。半田めっき組成は、Pb9
5%、Sn5%である。
方法は、フォトエッチング等によりリードパターン2を
形成することによりTABテープキャリア1を構成して
から、脱脂及び酸洗により前処理を行った後、まず、半
田めっきを行う。このときの半田めっきはホウフッ化浴
に光沢剤を入れた光沢半田めっきで、電流密度を調整す
ることによりインナーリード及びアウターリードめっき
厚を前述した範囲に納める。半田めっき組成は、Pb9
5%、Sn5%である。
【0017】次いで、水洗いをしてからアルカノールス
ルホン酸浴による無電解Snめっきをリードパターン2
全面に0.03〜0.08μm施し、その後、水洗、乾
燥して製品とする。Snめっき組成はSn80〜95
%、Pb5〜10%である。また全めっき厚(Snめっ
き+半田めっき)は、インナーリードで0.33〜0.
88μm、アウターリードで2.03〜3.08μmに
なり、これらの値は既述した要望値の範囲に入ってい
る。
ルホン酸浴による無電解Snめっきをリードパターン2
全面に0.03〜0.08μm施し、その後、水洗、乾
燥して製品とする。Snめっき組成はSn80〜95
%、Pb5〜10%である。また全めっき厚(Snめっ
き+半田めっき)は、インナーリードで0.33〜0.
88μm、アウターリードで2.03〜3.08μmに
なり、これらの値は既述した要望値の範囲に入ってい
る。
【0018】以上述べたように本実施例によれば、めっ
きを2層として、第1層目を差厚めっきの可能な電気め
っき方式による半田めっきとし、第2層目を無電解方式
で2値化認識の可能な薄層のSnめっきとしたので、差
厚めっきができ、ウィスカが発生せず、2値化認識を可
能とする光沢度をもち、さらにコストも比較的安いとい
う、最近要求されているTABテープキャリアの特性の
全ての要求を満たすことができる。
きを2層として、第1層目を差厚めっきの可能な電気め
っき方式による半田めっきとし、第2層目を無電解方式
で2値化認識の可能な薄層のSnめっきとしたので、差
厚めっきができ、ウィスカが発生せず、2値化認識を可
能とする光沢度をもち、さらにコストも比較的安いとい
う、最近要求されているTABテープキャリアの特性の
全ての要求を満たすことができる。
【0019】
【発明の効果】本発明によれば、電気めっき方式による
半田めっきと無電解方式によるSnめっきとの2層から
なるめっき層を形成するようにしたので、次のような優
れた効果を発揮する。
半田めっきと無電解方式によるSnめっきとの2層から
なるめっき層を形成するようにしたので、次のような優
れた効果を発揮する。
【0020】(1)無電解方式によるSnめっき層が薄
いためウィスカの発生を防止できる。
いためウィスカの発生を防止できる。
【0021】(2)電気めっき方式による半田めっきに
よりインナーリードとアウターリードのめっき厚が異な
る差厚めっきが容易に得られるため実装時の半田付性が
高い。
よりインナーリードとアウターリードのめっき厚が異な
る差厚めっきが容易に得られるため実装時の半田付性が
高い。
【0022】(3)表面にSnめっきを施すため、2値
化認識の容易な光沢になる。
化認識の容易な光沢になる。
【0023】(4)Snめっき+半田めっきの2段階の
めっきになるがAuめっきよりコストを低くできる。
めっきになるがAuめっきよりコストを低くできる。
【図1】図1のTABテープキャリアの一部断面図。
【図2】本発明の実施例による半田めっきの上にSnめ
っきを施したTABテープキャリアの平面図。
っきを施したTABテープキャリアの平面図。
【図3】従来のSnめっきしたTABテープキャリアの
平面図。
平面図。
1 TABテープキャリア 2 リードパターン 2a インナーリード 2b アウターリード 3 半田めっき 4 Snめっき 5 絶縁ベースフィルム 6 電気めっき用給電リード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−142644(JP,A) 特開 昭54−152961(JP,A) 特開 平3−93245(JP,A) 特開 平3−237735(JP,A) 特開 平4−84449(JP,A)
Claims (1)
- 【請求項1】絶縁フィルム上に設けた金属箔からなるリ
ードを備えた半導体装置用フィルムキャリアにおいて、
前記リードに電気めっき方式による半田めっき層を設
け、その上に無電解方式によるSnめっき層を前記半田
めっき層よりも薄く設けたことを特徴とする半導体装置
用フィルムキャリア。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3162912A JP2555917B2 (ja) | 1991-07-03 | 1991-07-03 | 半導体装置用フィルムキャリア |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3162912A JP2555917B2 (ja) | 1991-07-03 | 1991-07-03 | 半導体装置用フィルムキャリア |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0513513A JPH0513513A (ja) | 1993-01-22 |
JP2555917B2 true JP2555917B2 (ja) | 1996-11-20 |
Family
ID=15763592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3162912A Expired - Lifetime JP2555917B2 (ja) | 1991-07-03 | 1991-07-03 | 半導体装置用フィルムキャリア |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2555917B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100448265B1 (ko) * | 2002-04-24 | 2004-09-10 | 스템코 주식회사 | 테이프 캐리어필름 및 cof의 제조방법 |
-
1991
- 1991-07-03 JP JP3162912A patent/JP2555917B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0513513A (ja) | 1993-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0373241B1 (en) | Film carrier and method of manufacturing same | |
US3781596A (en) | Semiconductor chip carriers and strips thereof | |
US7180006B2 (en) | Tape substrate and method for fabricating the same | |
US6576540B2 (en) | Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads | |
US4675243A (en) | Ceramic package for semiconductor devices | |
US20060030147A1 (en) | Selectively coating bond pads | |
JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
JP2555917B2 (ja) | 半導体装置用フィルムキャリア | |
US20030164303A1 (en) | Method of metal electro-plating for IC package substrate | |
JPS6056073A (ja) | セラミツク基板への部分厚付け金被覆方法 | |
JP2799465B2 (ja) | 磁性合金層被覆回路基板 | |
KR100495932B1 (ko) | 필름 캐리어 테이프 및 그 제조방법 | |
JPS62154658A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
JPS63168043A (ja) | リ−ドフレ−ム | |
JPS60187090A (ja) | セラミツク基板への部分厚付け金被覆方法 | |
JPH02250364A (ja) | リードフレーム及びその製造方法 | |
JPS5632748A (en) | Ic with bump and manufacture thereof | |
JPH0760843B2 (ja) | フィルムキャリアテープ | |
JPH04212443A (ja) | リードフレーム | |
JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 | |
JP2003249587A (ja) | チップパッケージ基板のコンタクトパッドのニッケル/金電気めっき方法と構造 | |
JPH0555729A (ja) | パツドの半田コーテイング方法 | |
JPH0691177B2 (ja) | 半導体装置の製造方法 | |
JPS6210039B2 (ja) | ||
JPH0287538A (ja) | テープキャリアモジュール |