JP2554881B2 - ロ−ドセル - Google Patents
ロ−ドセルInfo
- Publication number
- JP2554881B2 JP2554881B2 JP62120732A JP12073287A JP2554881B2 JP 2554881 B2 JP2554881 B2 JP 2554881B2 JP 62120732 A JP62120732 A JP 62120732A JP 12073287 A JP12073287 A JP 12073287A JP 2554881 B2 JP2554881 B2 JP 2554881B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- pattern
- resistance value
- bridge
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Force In General (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は重量計測用の電子秤に使用するロードセルに
関する。
関する。
（従来の技術） 重量の計測装置として薄膜抵抗体よりなる歪みゲージ
を起歪体に被着せしめ、この歪みゲージの抵抗をホイー
トストン・ブリッジの各辺となし、計測物の重量による
起歪体の歪みを電気抵抗値の変化として検知して計量す
る電子秤が広く使用されている。
を起歪体に被着せしめ、この歪みゲージの抵抗をホイー
トストン・ブリッジの各辺となし、計測物の重量による
起歪体の歪みを電気抵抗値の変化として検知して計量す
る電子秤が広く使用されている。
この種の電子秤の歪みゲージは起歪体表面に設けた絶
縁物の表面に被膜抵抗体として設けられており、計量の
精度を高めるため歪みゲージの温度ドリフトに対する温
度補償抵抗回路や、ブリッジ回路の零点補正のための抵
抗回路を必要としており、いずれも抵抗値を調整するこ
とによりこれらの補正を行っている。
縁物の表面に被膜抵抗体として設けられており、計量の
精度を高めるため歪みゲージの温度ドリフトに対する温
度補償抵抗回路や、ブリッジ回路の零点補正のための抵
抗回路を必要としており、いずれも抵抗値を調整するこ
とによりこれらの補正を行っている。
そして、このような抵抗値調整の抵抗回路の提案とし
て、起歪体のビームの一面に導電性の良好な導電膜を間
隔をあけて形成し、導電膜の間を選択的に切断される複
数の抵抗膜により並列に接続した抵抗調整部を有する歪
みセンサの提案が特開昭58−208633号公報に開示され、
また、面積の異なる複数の抵抗値調節部を有するロード
セルの提案が実開昭58−104944号公報に示されている。
て、起歪体のビームの一面に導電性の良好な導電膜を間
隔をあけて形成し、導電膜の間を選択的に切断される複
数の抵抗膜により並列に接続した抵抗調整部を有する歪
みセンサの提案が特開昭58−208633号公報に開示され、
また、面積の異なる複数の抵抗値調節部を有するロード
セルの提案が実開昭58−104944号公報に示されている。
（発明が解決しようとする問題点） 上記の特開昭58−208633号公報に示された歪みセンサ
においては第６図に示すように複数個の抵抗膜11,12を
有する抵抗調整部10を複数箇所に設けて抵抗膜の選択切
断により抵抗値を調整しているが、抵抗値を大きく調整
するためには多数の抵抗調節部を設ける必要があるとと
もに切断箇所も多数となって抵抗値の調整に手数を要
し、実開昭58−104944号公報に示されたロードセルにお
いては、抵抗値調整の変化を多くすると抵抗値調節部の
規模が大きくなるとともに調整箇所が増大し、抵抗値調
節部の規模を小にすると調節の変化が小になるという問
題を生ずる。
においては第６図に示すように複数個の抵抗膜11,12を
有する抵抗調整部10を複数箇所に設けて抵抗膜の選択切
断により抵抗値を調整しているが、抵抗値を大きく調整
するためには多数の抵抗調節部を設ける必要があるとと
もに切断箇所も多数となって抵抗値の調整に手数を要
し、実開昭58−104944号公報に示されたロードセルにお
いては、抵抗値調整の変化を多くすると抵抗値調節部の
規模が大きくなるとともに調整箇所が増大し、抵抗値調
節部の規模を小にすると調節の変化が小になるという問
題を生ずる。
本発明はこれらの問題に鑑みてなされたものであり、
本発明の目的は歪みゲージの抵抗値の調整に際し、広い
抵抗値変化範囲を微小抵抗値ステップで、しかも選択切
断の手数を減じて調整し、かつ所望する歪みゲージの抵
抗に付加しようとするロードセルを提供するにある。
本発明の目的は歪みゲージの抵抗値の調整に際し、広い
抵抗値変化範囲を微小抵抗値ステップで、しかも選択切
断の手数を減じて調整し、かつ所望する歪みゲージの抵
抗に付加しようとするロードセルを提供するにある。
（問題点を解決するための手段） 本発明によれば、ホイートストン・ブリッジの各辺と
なる歪みゲージの抵抗に接続してトリミングによりブリ
ッジのバランス調整を行う調整部を有するロードセルに
おいて、前記ブリッジの辺と辺との間に２つの導体部分
を並列接続するとともに、これら導体部分のそれぞれの
中間点の間に複数個のトリミング用抵抗器を並列接続し
た抵抗網を接続し、かつ該抵抗網の接続端の一方をブリ
ッジの出力端子の一方となし、さらにトリミングにより
設定した前記抵抗網の抵抗値を前記導体部分の選択切断
によりブリッジの所望する辺の抵抗値に加算する調整部
を備えたロードセルが提供される。
なる歪みゲージの抵抗に接続してトリミングによりブリ
ッジのバランス調整を行う調整部を有するロードセルに
おいて、前記ブリッジの辺と辺との間に２つの導体部分
を並列接続するとともに、これら導体部分のそれぞれの
中間点の間に複数個のトリミング用抵抗器を並列接続し
た抵抗網を接続し、かつ該抵抗網の接続端の一方をブリ
ッジの出力端子の一方となし、さらにトリミングにより
設定した前記抵抗網の抵抗値を前記導体部分の選択切断
によりブリッジの所望する辺の抵抗値に加算する調整部
を備えたロードセルが提供される。
（作用） 本発明では複数個の線状の薄膜抵抗器の並列接続回路
を２回路分用意してこれらを直列接続した回路パターン
を設け、この回路パターンの抵抗値を一対の歪みゲージ
の抵抗値の所望するいずれかの片方に加算できる接続パ
ターンを設けたので、接続パターンや回路パターンの選
択カットにより、任意の歪みゲージの抵抗値に広範囲な
抵抗値変化を小さなステップで加算できる作用がある。
を２回路分用意してこれらを直列接続した回路パターン
を設け、この回路パターンの抵抗値を一対の歪みゲージ
の抵抗値の所望するいずれかの片方に加算できる接続パ
ターンを設けたので、接続パターンや回路パターンの選
択カットにより、任意の歪みゲージの抵抗値に広範囲な
抵抗値変化を小さなステップで加算できる作用がある。
（実施例） つぎに本発明の実施例について図面を用いて詳細に説
明する。
明する。
第１図（ａ）及び（ｂ）は本発明の一実施例を示す回
路図、第２図は本実施例の具体的なパターン図、第３図
は本実施例を用いた回路ブロック図である。
路図、第２図は本実施例の具体的なパターン図、第３図
は本実施例を用いた回路ブロック図である。
第１図（ａ）に示すホイートストン・ブリッジ回路に
おいて、T1,T2は起歪体に設けた歪みゲージのテンショ
ン側ゲージの抵抗体、C1,C2はコンプレッション側ゲー
ジの抵抗体であり、T1とC2との接続部に電圧を印加し、
T2とC1との接続部を接地し、さらにT1,C1の接続部とC2,
T2の接続部との間の電圧変化を計測することにより、起
歪体に荷重された重量を電気信号として計測するもので
ある。
おいて、T1,T2は起歪体に設けた歪みゲージのテンショ
ン側ゲージの抵抗体、C1,C2はコンプレッション側ゲー
ジの抵抗体であり、T1とC2との接続部に電圧を印加し、
T2とC1との接続部を接地し、さらにT1,C1の接続部とC2,
T2の接続部との間の電圧変化を計測することにより、起
歪体に荷重された重量を電気信号として計測するもので
ある。
第１図（ｂ）は第１図（ａ）の左辺部分を部分拡大し
た回路図であり、T1,C1の接続部とブリッジ出力V1との
間には、図示のように接続パターンとなるリード部Pc1,
Pc3のほか、T1側よりはリード部Pc2を介するとともにC1
側よりはリード部Pc4を介して薄膜抵抗器RA,RB,RC,RDの
並列回路よりなる1stパターンP1と、薄膜抵抗器RE,RF,R
G,RHの並列回路よりなる2ndパターンP2とが直列に接続
されて出力V1に至り、トリミング用の回路網を形成して
いる。
た回路図であり、T1,C1の接続部とブリッジ出力V1との
間には、図示のように接続パターンとなるリード部Pc1,
Pc3のほか、T1側よりはリード部Pc2を介するとともにC1
側よりはリード部Pc4を介して薄膜抵抗器RA,RB,RC,RDの
並列回路よりなる1stパターンP1と、薄膜抵抗器RE,RF,R
G,RHの並列回路よりなる2ndパターンP2とが直列に接続
されて出力V1に至り、トリミング用の回路網を形成して
いる。
そして、ブリッジ回路のT1またはC1の抵抗値の調整時
には、例えばT1の抵抗値を増加させるときは、リード部
Pc1とPc4とを開放することにより1stパターンP1と2ndパ
ターンP2とがT1に直列に加わることになり、またC1の抵
抗値を増加させるときは、リード部Pc2とPc3とを開放す
ることにより、1stパターンP1と2ndパターンP2とがC1側
に加わるよう構成されている。
には、例えばT1の抵抗値を増加させるときは、リード部
Pc1とPc4とを開放することにより1stパターンP1と2ndパ
ターンP2とがT1に直列に加わることになり、またC1の抵
抗値を増加させるときは、リード部Pc2とPc3とを開放す
ることにより、1stパターンP1と2ndパターンP2とがC1側
に加わるよう構成されている。
第２図に示すパターン図は第１図（ｂ）に示した回路
の具体的なパターンであり、起歪体の歪みを生じない部
分の表面を研磨した後、例えばアルミナよりなる絶縁膜
を作成し、該絶縁膜の上面にスパッタによるニッケル−
クロム（Ni−Cr）の金属薄膜をエッチング処理により作
成したものである。この回路パターンの製法を詳細に述
べれば、ま起歪体の表面に形成されたアルミナ基板表面
を純水を使用して洗浄し、その基板表面にニッケル−ク
ロム（Ni−Cr）からなる薄膜をスパッタリングにより形
成する。しかる後、該薄膜上にレジスタをスピナーによ
り塗布し、このレジストをある程度固めるため、起歪体
全体をオーブンに入れ、加熱してレジストをプリベーク
する。プリベークされたレジストの上に、回路パターン
のマスクを密着させ、レジスト膜を露出した後、マスク
を剥離し、現像を行ってレジスト膜上に回路パターンを
形成し、純水をもって回路パターンを洗浄する。次い
で、回路パターンを固化するため、起歪体をオーブンに
入れ、回路パターンをポストベークする。しかる後、エ
ッチング処理によりニッケル−クロム（Ni−Cr）薄膜を
エッチングし、該薄膜の抵抗回路パターンを起歪体に設
けたアルミナ基板上に形成する。そして回路パターン上
に付着しているレジストパターンを除去する。図示の端
子部１はブリッジ出力V1に接続する部分、端子部２はテ
ンション側ゲージT1に接続する部分、端子部３はコンプ
レッション側ゲージC1に接続する部分である。破線４で
囲った部分は1stパターンP1を示すものであり、前記の
金属薄膜よりなる薄膜抵抗器RA,RB,RC,RDがそれぞれ長
さの異なる細線状に形成され、例えばRC,RDの巾の寸法
はRA,RBの巾の1.5倍の寸法とされ、それぞれの抵抗値は
例えばRA＝43Ω,RB＝37Ω,RC＝31Ω,RD＝25Ωとなるよ
う構成されている。また、破線５で囲った部分は2ndパ
ターンP2を示すものであり、薄膜抵抗器RE,RF,RG,RHが
細線状に形成され、それぞれの巾の寸法はRA,RBと同様
な寸法とされ、それぞれの抵抗値は例えばRE＝15Ω,RF
＝8.4Ω,RG＝７Ω,RH＝６Ωに設定されている。なお、
端子部１と端子部２とはリード部Pc1にて接続され、端
子部１と端子部３とはリード部Pc3にて接続され、端子
部２と端子部３とはリード部Pc2とリード部Pc4にて接続
されるとともにリード部Pc2とリード部Pc4の間に接続部
６は1stパターンP1の一端とに接続されている。そし
て、これら４箇所のリード部Pc1,Pc2,Pc3,Pc4のパター
ン形状は巾狭く形成され、抵抗値調整の作業時にパター
ンの切断が容易に行われるように構成されている。
の具体的なパターンであり、起歪体の歪みを生じない部
分の表面を研磨した後、例えばアルミナよりなる絶縁膜
を作成し、該絶縁膜の上面にスパッタによるニッケル−
クロム（Ni−Cr）の金属薄膜をエッチング処理により作
成したものである。この回路パターンの製法を詳細に述
べれば、ま起歪体の表面に形成されたアルミナ基板表面
を純水を使用して洗浄し、その基板表面にニッケル−ク
ロム（Ni−Cr）からなる薄膜をスパッタリングにより形
成する。しかる後、該薄膜上にレジスタをスピナーによ
り塗布し、このレジストをある程度固めるため、起歪体
全体をオーブンに入れ、加熱してレジストをプリベーク
する。プリベークされたレジストの上に、回路パターン
のマスクを密着させ、レジスト膜を露出した後、マスク
を剥離し、現像を行ってレジスト膜上に回路パターンを
形成し、純水をもって回路パターンを洗浄する。次い
で、回路パターンを固化するため、起歪体をオーブンに
入れ、回路パターンをポストベークする。しかる後、エ
ッチング処理によりニッケル−クロム（Ni−Cr）薄膜を
エッチングし、該薄膜の抵抗回路パターンを起歪体に設
けたアルミナ基板上に形成する。そして回路パターン上
に付着しているレジストパターンを除去する。図示の端
子部１はブリッジ出力V1に接続する部分、端子部２はテ
ンション側ゲージT1に接続する部分、端子部３はコンプ
レッション側ゲージC1に接続する部分である。破線４で
囲った部分は1stパターンP1を示すものであり、前記の
金属薄膜よりなる薄膜抵抗器RA,RB,RC,RDがそれぞれ長
さの異なる細線状に形成され、例えばRC,RDの巾の寸法
はRA,RBの巾の1.5倍の寸法とされ、それぞれの抵抗値は
例えばRA＝43Ω,RB＝37Ω,RC＝31Ω,RD＝25Ωとなるよ
う構成されている。また、破線５で囲った部分は2ndパ
ターンP2を示すものであり、薄膜抵抗器RE,RF,RG,RHが
細線状に形成され、それぞれの巾の寸法はRA,RBと同様
な寸法とされ、それぞれの抵抗値は例えばRE＝15Ω,RF
＝8.4Ω,RG＝７Ω,RH＝６Ωに設定されている。なお、
端子部１と端子部２とはリード部Pc1にて接続され、端
子部１と端子部３とはリード部Pc3にて接続され、端子
部２と端子部３とはリード部Pc2とリード部Pc4にて接続
されるとともにリード部Pc2とリード部Pc4の間に接続部
６は1stパターンP1の一端とに接続されている。そし
て、これら４箇所のリード部Pc1,Pc2,Pc3,Pc4のパター
ン形状は巾狭く形成され、抵抗値調整の作業時にパター
ンの切断が容易に行われるように構成されている。
なお、第３図に示す端子部１′,2′,3′の間にも、第
２図に準じたパターン図の薄膜抵抗器よりなるパターン
が構成されている。
２図に準じたパターン図の薄膜抵抗器よりなるパターン
が構成されている。
第４図は本実施例を選択カットの結果、得られる抵抗
値の数表であり、第５図はこれらの抵抗値の分布を示す
図表である。
値の数表であり、第５図はこれらの抵抗値の分布を示す
図表である。
第４図（ａ）は前記の1stパターンP1の並列接続の抵
抗体の選択カットにより、残された抵抗体により得られ
る抵抗値を示すもので、左欄のＡ〜Ｄは薄膜抵抗体RA〜
RDの抵抗体を示し、個々の抵抗体による抵抗値、または
複数の抵抗体による合成抵抗から得られる抵抗値として
示されている。
抗体の選択カットにより、残された抵抗体により得られ
る抵抗値を示すもので、左欄のＡ〜Ｄは薄膜抵抗体RA〜
RDの抵抗体を示し、個々の抵抗体による抵抗値、または
複数の抵抗体による合成抵抗から得られる抵抗値として
示されている。
また第４図（ｂ）は第４図（ａ）に準じて2ndパター
ンP2の並列接続の抵抗体により得られる抵抗値を示すも
のである。
ンP2の並列接続の抵抗体により得られる抵抗値を示すも
のである。
つぎに上述のように構成された本実施例の作動につい
て説明すると、前記のブリッジ回路の零点調整や他の抵
抗値調整に際し、例えばテンション側ゲージT1の抵抗値
を増大する場合は、まずリード部Pc1とPc4とを切断す
る。ついで、第４図（a,b）を参照して求める抵抗値よ
り、カットせずに残す抵抗体を選出し、1stパターンP1
および2ndパターンP2の抵抗体の選択カットを行えば、
テンション側ゲージT1の抵抗値に求める抵抗値が直列接
続されて、抵抗値が増大することになる。なお、コンプ
レッション側ゲージC1の抵抗値を増大する場合はリード
部Pc2とPc3とをカットすることにより、T1は直接V1に接
続されるとともにC1とV1との間には1stパターンP1と2nd
パターンP2とが接続されるので抵抗体の選択カットによ
り得られる抵抗値が、ブリッジ回路のC1の抵抗値に加わ
ることとなる。
て説明すると、前記のブリッジ回路の零点調整や他の抵
抗値調整に際し、例えばテンション側ゲージT1の抵抗値
を増大する場合は、まずリード部Pc1とPc4とを切断す
る。ついで、第４図（a,b）を参照して求める抵抗値よ
り、カットせずに残す抵抗体を選出し、1stパターンP1
および2ndパターンP2の抵抗体の選択カットを行えば、
テンション側ゲージT1の抵抗値に求める抵抗値が直列接
続されて、抵抗値が増大することになる。なお、コンプ
レッション側ゲージC1の抵抗値を増大する場合はリード
部Pc2とPc3とをカットすることにより、T1は直接V1に接
続されるとともにC1とV1との間には1stパターンP1と2nd
パターンP2とが接続されるので抵抗体の選択カットによ
り得られる抵抗値が、ブリッジ回路のC1の抵抗値に加わ
ることとなる。
また、ブリッジ回路の右側のコンプレッション側ゲー
ジC2とテンション側ゲージT2との間にも、リード部Pc5
〜Pc8を有する1stパターンP11,2ndパターンP21が設けら
れているので、前述に準じてリード部Pc5〜Pc8の選択カ
ットと、1stパターンP11,2ndパターンP12の選択カット
を行うことにより、所望するブリッジ回路の一辺に抵抗
値が増加されることになる。
ジC2とテンション側ゲージT2との間にも、リード部Pc5
〜Pc8を有する1stパターンP11,2ndパターンP21が設けら
れているので、前述に準じてリード部Pc5〜Pc8の選択カ
ットと、1stパターンP11,2ndパターンP12の選択カット
を行うことにより、所望するブリッジ回路の一辺に抵抗
値が増加されることになる。
なお、第５図に示す抵抗値の分布を示す図表におい
て、右側に示した０〜３の数字はカットする抵抗体の数
を示す数値であり、それぞれのパターンで１〜２箇所の
カット（特別の場合は３箇所）により、15Ω〜0.3Ωに
て抵抗値増加を最大0.6Ωステップで行えることになる
（３箇所の場合は58Ω〜0.3Ωの間となる）。
て、右側に示した０〜３の数字はカットする抵抗体の数
を示す数値であり、それぞれのパターンで１〜２箇所の
カット（特別の場合は３箇所）により、15Ω〜0.3Ωに
て抵抗値増加を最大0.6Ωステップで行えることになる
（３箇所の場合は58Ω〜0.3Ωの間となる）。
以上のように本発明について一実施例により説明した
が、本発明の範囲内で種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
が、本発明の範囲内で種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
（発明の効果） 本発明によれば、複数個の線状の薄膜抵抗器の並列接
続回路を２種類直列に接続するとともに、リード部の切
断によりブリッジの任意の辺に薄膜抵抗器の抵抗値を加
算できる接続パターンを設定したのでブリッジの零点補
正時などの抵抗値の加算調整に際し、加算を所望するブ
リッジの辺の選択が容易に行えるとともに、広い抵抗値
変化範囲を微小抵抗値ステップにて、しかも選択切断箇
所の少ない調整作業にて容易に行い得る効果がある。
続回路を２種類直列に接続するとともに、リード部の切
断によりブリッジの任意の辺に薄膜抵抗器の抵抗値を加
算できる接続パターンを設定したのでブリッジの零点補
正時などの抵抗値の加算調整に際し、加算を所望するブ
リッジの辺の選択が容易に行えるとともに、広い抵抗値
変化範囲を微小抵抗値ステップにて、しかも選択切断箇
所の少ない調整作業にて容易に行い得る効果がある。
第１図は本発明の一実施例を示す回路図、第２図は本実
施例の具体的なパターン図、第３図は本実施例を用いた
回路ブロック図、第４図は本実施例により得られる抵抗
値の図表、第５図はその抵抗値の分布を示す図表、第６
図は従来の抵抗調整部を示す平面図である。 T1,T2……テンション側ゲージ、C1,C2……コンプレッシ
ョン側ゲージ、RA〜RH……薄膜抵抗器、Pc1〜Pc4……リ
ード部。
施例の具体的なパターン図、第３図は本実施例を用いた
回路ブロック図、第４図は本実施例により得られる抵抗
値の図表、第５図はその抵抗値の分布を示す図表、第６
図は従来の抵抗調整部を示す平面図である。 T1,T2……テンション側ゲージ、C1,C2……コンプレッシ
ョン側ゲージ、RA〜RH……薄膜抵抗器、Pc1〜Pc4……リ
ード部。
Claims (2)
- 【請求項１】ホイートストン・ブリッジの各辺となる歪
みゲージの抵抗に接続してトリミングによりブリッジの
バランス調整を行う調整部を有するロードセルにおい
て、前記ブリッジの辺と辺との間に２つの導体部分を並
列接続するとともに、これら導体部分のそれぞれの中間
点の間に複数個のトリミング用抵抗器を並列接続した抵
抗網を接続し、かつ該抵抗網の接続端の一方をブリッジ
の出力端子の一方となし、さらにトリミングにより設定
した前記抵抗網の抵抗値を前記導体部分の選択切断によ
りブリッジの所望する辺の抵抗値に加算する調整部を備
えたことを特徴とするロードセル。 - 【請求項２】前記抵抗網は抵抗値の互いに異なる複数個
の線状薄膜抵抗体の並列接続回路を複数回路分直列接続
したものであることを特徴とする特許請求の範囲第
（１）項記載のロードセル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120732A JP2554881B2 (ja) | 1987-05-18 | 1987-05-18 | ロ−ドセル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120732A JP2554881B2 (ja) | 1987-05-18 | 1987-05-18 | ロ−ドセル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63285402A JPS63285402A (ja) | 1988-11-22 |
| JP2554881B2 true JP2554881B2 (ja) | 1996-11-20 |
Family
ID=14793616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62120732A Expired - Fee Related JP2554881B2 (ja) | 1987-05-18 | 1987-05-18 | ロ−ドセル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554881B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI629459B (zh) * | 2013-02-06 | 2018-07-11 | 藤倉股份有限公司 | Method for manufacturing pressure detecting device, pressure detecting device, pressure detecting device and electronic device |
-
1987
- 1987-05-18 JP JP62120732A patent/JP2554881B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63285402A (ja) | 1988-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4747456A (en) | Load cell and temperature correction of the same | |
| CA1176075A (en) | Load cell and method of manufacturing the same | |
| US4299130A (en) | Thin film strain gage apparatus with unstrained temperature compensation resistances | |
| US4333349A (en) | Binary balancing apparatus for semiconductor transducer structures | |
| US4329878A (en) | Bridge circuit formed of two or more resistance strain gauges | |
| JP3358070B2 (ja) | チップ抵抗器およびその抵抗値調整方法 | |
| EP0129166A2 (en) | Load cell | |
| JPS592332B2 (ja) | ロ−ドセル秤 | |
| CA1119830A (en) | Erasable-foil resistance compensation of strain gage transducers | |
| JP2554881B2 (ja) | ロ−ドセル | |
| US5309136A (en) | Electrical circuit such as a Wheatstone bridge with a resistance-adjusting portion | |
| JP2764517B2 (ja) | チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法 | |
| JPS5942402A (ja) | 歪センサの製造方法 | |
| JPH11160170A (ja) | 応力センサの製造方法 | |
| JPS623631A (ja) | ロ−ドセルの出力調整用パタ−ン抵抗器 | |
| JPH01167623A (ja) | 応力センサ | |
| JPH0125425B2 (ja) | ||
| RU2244970C1 (ru) | Способ изготовления термокомпенсированного тензорезистора | |
| JP3716308B2 (ja) | 高抵抗測定方法および高抵抗測定装置 | |
| KR860000047B1 (ko) | 로오드셀 및 그 제조방법 | |
| RU2807002C1 (ru) | Тензорезисторный датчик силы | |
| JPS5811083B2 (ja) | 計器用モジュ−ル抵抗器およびその製造方法 | |
| JPH04131721A (ja) | 応力センサ | |
| RU2133514C1 (ru) | Способ изготовления тонкопленочного терморезистора | |
| JPS5940103A (ja) | 歪センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |