JP2548991B2 - 波形歪除去装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、テレビジョンなどの映像機器にかかるもの
であり、特に、それらの機器においてゴーストなどの波
形歪みを除去する波形歪除去装置に関するものである。

［従来の技術］ 例えばNTSC方式のテレビジョン映像信号中には、ゴー
ストキャンセラー用の基準信号が、例えば垂直帰線期間
中の所定ラインに挿入されている。この基準信号は、第
４図（Ａ）〜（Ｈ）に各々示すように、フィールド単位
でGCR信号とペデスタル信号の二つの信号が４フィール
ド隔てて４相で映像信号に挿入されており、８フィール
ドが繰り返しの周期である。同図中、（Ａ），（Ｃ），
（Ｅ），（Ｇ）が偶数フィールド、（Ｂ），（Ｄ），
（Ｆ），（Ｈ）が奇数フィールドである。

ここで、ゴーストキャンセラー用の基準信号となるバ
ー波形が、GCR信号S1である。そして、水平同期信号S2
とバースト信号S3とを減算処理によって相殺して取り除
くことによってGCR信号S1を取り出すための補助用の信
号が、ペデスタル信号S4である。CGR信号S1（図中に、
「GCR」で表示）は、第1,第3,第6,第８番目のフィール
ドF1,F3,F6,F8に各々挿入されており、ペデスタル信号S
4（図中に、「０」で表示）は、第2,第4,第5,第７番目
のフィールドF2,F4,F5,F7に各々挿入されている。

また、バースト信号S3は、いずれのフィールドにも挿
入されているが、その極性は図中に「＋」，「−」で示
すようになっている。なお、「GCR」，「０」の符号な
右肩にも付されている。

減算によって水平同期信号S2とバースト信号S3とを相
殺するためには、バースト信号S3の極性が一致している
必要がある。従って、４フィールド隔てた信号間で差を
とるようにすれば、第４図（Ｉ）又は（Ｊ）に示すよう
に、水平同期信号S2及びバースト信号S3が良好に相殺さ
れたバー波形「GCR」，「−GCR」が抽出されることとな
る。

次に、以上のようにして抽出したバー波形をゴースト
キャンセラ用の基準信号として用いるために、同図
（Ｉ）又は（Ｊ）の信号に対して差分又は微分の処理が
行なわれる。これによって、同図（Ｋ）に示すようにパ
ルスが生成される。このうち、バー波形の前縁部から取
り出された波形が、ゴーストキャンセルのための基準パ
ルスS5となる。この基準パルスS5は、4MHzまでのエネル
ギー成分を十分に含んでいるものである。

このような基準パルスS5に対して、例えば同相ゴース
トS6は、同図（Ｌ）に示すように現われる。ここで、同
図（Ｌ）の信号から同図（Ｍ）の基準波形S7を差し引く
と、同図（Ｎ）に示す誤差信号列ε_ｎが得られる。ゴー
スト除去は、この誤差信号列ε_ｎを用いてゴーストの遅
延時間及び振幅値などを求め、これによってトランスバ
ーサルフィルターのタップ係数値を設定することによっ
て行なわれる。

第５図には、かかる原理に基づくゴースト除去装置の
従来例が示されている。同図において、端子10には、ゴ
ースト除去の対象となるテレビションなどの映像信号が
入力されている。端子10は、フィルター部12の入力側に
接続されており、フィルター部12の出力側は、一方にお
いてゴースト除去後の映像信号出力となっており、他方
において波形取込回路14の入力側に接続されている。

次に、波形取込回路14の出力側は、エッジ検出回路1
6,同期加算回路18の入力側に各々接続されている。そし
て、エッジ検出回路16の出力側は、同期加算回路18の他
方の入力側に接続されている。更に、同期加算回路18の
出力側は、波形変換回路20の入力側に接続されている。

次に、この波形変換回路20の出力側は、基準波形出力
回路22の出力側とともに減算器24の入力側に各々接続さ
れている。この減算器24の出力側は、上述したエッジ検
出回路16の出力側とともに係数設定回路26の入力側に各
々接続されており、係数設定回路26の出力側は、前記フ
ィルター部12の他方の入力側に接続されている。

映像信号に含まれるゴースト信号の除去は、フィルタ
ー部12によって行なわれるようになっている。そして、
このフィルター部12の係数設定は、係数設定回路26によ
って行なわれるようになっている。

以上の各部のうち、まず、フィルター部12は、巡回形
又は非巡回形のトランスバーサルフィルターで構成され
ている。

次に、波形取込回路14は、映像信号中に存在するゴー
スト検出用の基準信号部分を取込むもので、例えば入力
信号を４フィールド相当時間遅延させる遅延回路，入力
信号と遅延信号との減算を行なう減算器などよって構成
されている。これによって、第４図（Ｉ）又は（Ｊ）に
示すGCRバー波形が得られるようになっている。

次に、エッジ検出回路16は、例えば前記第４図（Ｉ）
又は（Ｊ）に示すGCR信号の前縁部エッジのタイミング
を検出するもので、例えば前縁部の中点を差分処理によ
る最大振幅値位置から検出するように構成されている。

次に、同期加算回路18は、フィールド毎に周期的に入
力される第４図（Ｉ）又は（Ｊ）に対して、前記エッジ
検出回路16で検出されるタイミングで時間合せを行なっ
て信号の加算平均化を行なうもので、これによって信号
のSN比が改善されるようになっている。なお、GCR信号
が同図（Ｊ）の場合には、その極性の反転を行なって同
期加算が行なわれる。

次に、波形変換回路20は、同期加算回路18から出力さ
れた同図（Ｉ）のGCR信号に対して、微分又は差分を行
なって同図（Ｋ）のような基準パルスS5を得るものであ
る。この基準パルスには、送信側から受信側に至る伝送
特性の情報が含まれている。

次に、基準波形出力回路22は、基準パルスS5に同期し
て基準波形S7（同図（Ｍ）参照）を発生するものであ
る。減算器24は、波形変換回路20の出力から基準波形出
力回路22の出力である基準波形S7を減算して誤差信号列
ε_ｎを出力するものである。

次に、係数設定回路26は、入力されたエッジタイミン
グ，誤差信号ε_ｎに基づいて、フィルター部12のトラン
スバーサルフィルターのタップ係数値の設定を行なうも
のである。この処理は、例えば、次の（１）式によって
逐次繰り返しの形で行なわれることが多い。

ω_n ^(K+1)＝ω_n ^(K)−α^(K)ε_n ^(K)……（１） ただし、ω_n ^(K)は検出された誤差信号列ε_ｎに基づい
て更新した係数値，ω_n ^(K)はそれ以前に設定されていた
更新前の係数値を各々あらわす。αは「１」より小さい
定数であるが、Ｋに応じて変えることもできる。

次に、上記従来例の動作について説明する。なお、取
り扱われる信号はディジタル化された信号であるが、内
容の理解を容易にするために、アナログ的に動作説明を
行なう。ディジタル化の標本化周波数としては、例えば
通常用いられる色副搬送波周波数f_SC（約3.58MHz）に対
して4f_SCが用いられる。

外部から入力された映像信号は、フィルター部12に入
力され、更にフィルター部12から出力された映像信号
は、波形取込回路14に入力される。すなわち、第４図
（Ａ）〜（Ｈ）に示す各フィールドの信号が順に波形取
込回路14に入力される。

この波形取込回路14では、上述したように、入力信号
と４フィールドの遅延を与えられた信号との間で減算の
処理が行なわれ、第４図（Ｉ），（Ｊ）に示すGCR信号
が取り出される。

次に、波形取込回路14に取込まれた信号は、同期加算
回路18でエッジ検出回路16の出力と加算平均されること
によってSN比の改善が行なわた後、波形変換回路20に入
力される。そして、ここで信号の微分が行なわれて、第
４図（Ｋ）に示す基準パルスS5が生成され、減算器24に
対して出力される。

この減算器24には、基準波形出力回路22から同図
（Ｍ）に示すような基準波形S7が入力されており、これ
が波形変換回路20からの入力信号から減算されて誤差信
号列ε_ｎが求められる。第４図に示した例では、誤差信
号列ε_ｎは同図（Ｎ）に示すようにゴーストS6のみが残
った波形となり、これが係数設定回路26に対して入力さ
れることになる。

次に、係数設定回路26では、エッジ検出回路16から入
力されたエッジタイミングと，誤差信号列ε_ｎの値を用
いて（１）式の演算が行なわれ、フィルター部12のタッ
プ係数の設定ないし更新が行なわれる。これによって、
ゴーストS6は、逐次的に除去されることとなる。

［発明が解決しようとする課題］ しかしながら、以上のような従来技術では、次のよう
な不都合がある。上述したように、波形取込回路14から
出力されるゴースト除去用基準信号は、第３図（Ａ）ま
たは（Ｂ）（第４図（Ｉ），（Ｊ）に対応）に各々示す
ようなGCRバー波形となる。このGCRバー波形では、４フ
ィールド差の基準信号差の差をとって、水平同期信号及
びバースト信号が相殺除去されている。このときの４フ
ィールドの時間差は、標本化周波数4f_SCの場合には４×
262.5×910＝955500サンプルもある。従って、通常は、
水晶などで電圧制御型発信器を形成し、その動作の安定
化を図っている。

しかしながら、映像信号に含まれるジッター，放送局
側のシーン切り換えなどによって発生する信号の乱れ，
インパルス状の外乱パルスノイズ，あるいはゴーストな
どの要因で動作基準となるクロックや同期再生系が乱れ
る場合があり、４フィールドの遅延の時間精度が出ない
場合がある。

こうした状態のときには、４フィールドの時間遅延が
不完全となるため、減算による相殺効果が良好でなく相
殺エラーが発生する。例えば、第３図（Ｃ）に示すよう
なバースト信号の相殺残りS7や、水平同期信号のヒゲS8
が出る。バースト信号は、その周波数が3.58MHzである
ため、相殺残りS7は特に出やすく、１サンプルの狙いが
あっても本来のバースト信号の数分の１は出るという具
合である。このように、不要な信号が生ずると、誤検
出，誤動作の原因となる。

本発明は、かかる点に鑑みてなされたもので、外乱等
による誤動作の発生を低減して、良好なSN比で安定確実
なゴーストなどの波形歪除去を行なうことができるコス
ト的にも有利な波形歪除去装置を提供することを、その
目的とするものである。

［課題を解決するための手段］ 本発明は、映像信号の垂直帰線期間中に挿入された８
フィールド周期のゴースト除去用の基準信号を、水平同
期信号とバースト信号の相殺演算を行つて抽出するとと
もに、抽出した基準信号を利用してフィルター部のタッ
プ係数設定を行つて、前記映像信号の波形歪を除去する
波形歪除去装置において、 前記相殺演算後の信号を参照して、基準信号が本来存
在すべき期間における基準信号の欠落を検出する基準信
号欠落検出手段と、前記相殺演算後の信号を参照して、
バースト信号が本来存在すべきでない期間におけるバー
スト信号の相殺残りを検出するバースト残り検出手段
と、これらの両検出手段の少なくとも一方で前記検出が
行われたときに異常状態と判定し、前記フィルター部の
タップ係数設定動作を中断させる係数設定中断手段と、
を備えたことを特徴とするものである。

［作用］ 本発明によれば、基準信号に異常が含まれているか否
かが検出される。この異常検出は、例えばバースト信号
の相殺残りの検出や、GCRバー波形の欠落の検出によっ
て行なわれる。異常が検出された基準信号は、後段への
出力が停止され、フィルター部のタップ計数設定も中断
される。

［実施例］ 以下、本発明の一実施例について、添付図面を参照し
ながら説明する。なお、上述した従来例と同様の構成部
分については、同一の符号を用いることとする。

＜実施例の概要＞ 最初に、本実施例の概要について説明する。この実施
例では、第１図に示すように、波形取込回路14の出力側
に、波形チェック回路30が設けられており、その他の構
成は、第５図の従来装置と同様である。なお、動作上
は、波形チェック回路30の動作に要する時間に相当する
信号遅延が生ずる点を除いては、ほぼ同様である。

波形チェック回路30では、信号状態がチェックされ
る。このチェックは、入力信号波形中の特にバースト信
号が相殺されている期間の信号状態に着目して行なわれ
る。その結果、不正常な信号状態となったときは、後段
のエッジ検出回路16,同期加算回路18に対する信号出力
が停止されて、誤動作の防止が図られる。

＜実施例の構成＞ 次に、本実施例の構成について説明する。第２図に
は、前記波形チェック回路30の具体的な構成例が示され
ている。なお、映像信号は、２の補数の８ビットで表現
されているものとする。

同図において、波形チェック回路の入力端子32は、一
方において絶対値化回路34の入力側に接続されており、
他方において遅延回路36の入力側に接続されている。絶
対値化回路34の出力側は、比較回路38,40の入力側に各
々接続されており、これらの比較回路38,40の比較出力
側は、いずれもNAND回路42の入力側に接続されている。
比較回路38,40には、各々制御信号G1,G2、比較信号La,L
bが各々入力されている。

次に、NAND回路42の出力側は、NAND回路44の一方の入
力側に接続されている。このNAND回路44の他方の入力側
には、制御信号G0が入力されている。また、NAND回路44
の出力側は、フリップフロップ回路46のプリセット側に
接続されている。

このフリップフロップ回路46のクリア側には制御信号
G3が入力されており、その出力側は、一方において出力
端子48に接続されており、他方においてゲート回路50の
ゲート制御入力側に接続されている。このゲート回路50
には、制御信号G4が入力されており、その出力側は出力
端子52に接続されている。更に、出力端子48,52は、ゴ
ースト除去動作を中断するために必要な各回路に接続さ
れている。特に、出力端子52は、エッジ検出回路16,同
期加算回路18の入力側に各々接続されている。

以上の各部のうち、絶対値化回路34は、例えば２入力
のEXOR（イクスクルーシブオア）回路７つで構成されて
おり、それぞれの一方の入力側には入力信号のMSB（最
上位ビット）を除く各ビットが各々入力されている。ま
た、他方の入力側には、入力信号のMSBが共通に入力さ
れている。これによって、入力信号が負のとき、すなわ
ちMSB＝１のときには入力信号が反転されて出力され、
入力信号が正のとき、すなわちMSB＝０のときは入力信
号がそのまま出力される。絶対値化された出力は、７ビ
ットとなる。

次に、比較回路38は、制御信号G1が論理値の「Ｌ」で
あって入力信号レベルが第３図に示すLa以上の場合に論
理値の「Ｌ」を出力し、それ以外の場合は論理値の
「Ｈ」を出力するものである。制御信号G1は、第３図
（Ｆ）に示すように、時間ta〜tb,すなわちバースト信
号の存在する期間論理値の「Ｌ」となる信号であり、こ
の期間内にレベルLa以上のバースト相殺残りS7があるか
否かが、比較回路38によって検出されるようになってい
る。

次に、比較回路40は、制御信号G2が論理値の「Ｌ」で
あって入力信号レベルが一部分でも第３図に示すLb以下
の場合に論理値の「Ｌ」を出力し、それ以外の場合は論
理値の「Ｈ」を出力するものである。制御信号G2は第３
図（Ｇ）に示すように、時間tc〜td,すなわちGCRバー波
形の存在する期間論理値の「Ｌ」となる信号であり、こ
の期間内にGCRバー波形のレベルLb以下の部分があるか
否かが、比較回路40によって検出されるようになってい
る。

次に、NAND回路42は、比較回路38,40の少なくともい
ずれか一方から論理値の「Ｌ」が入力されたときに、論
理値の「Ｈ」を出力するものである。すなわち、比較回
路38でバースト相殺残りS7が検出されるか、あるいは比
較回路40でGCRバー波形の欠落が検出されるかのいずれ
かの場合に、NAND回路42から論理値「Ｈ」の検出信号が
出力されるようになっている。

次に、NAND回路44は、第３図（Ｅ）に示す制御信号，
すなわち基準信号指示パルスが論理値の「Ｌ」の期間中
においてNAND回路42から論理値の「Ｈ」の信号が入力さ
れた場合にのみ、論理値の「Ｌ」を出力するものであ
る。別言すれば、比較回路38,40による検出期間中にお
いて出力動作を行なうものである。

次に、フリップフロップ回路46は、第３図「Ｈ」に示
す制御信号G3をクリアパルスとしてそのクリアが行なわ
れて出力が論理値の「Ｌ」となり、NAND回路44の論理値
「Ｌ」の出力によってその出力が論理値の「Ｈ」にプリ
セットされるものである。制御信号G3は、同図（Ｅ）に
示す指示パルスの前縁部から生成される信号である。す
なわち、フリップフロップ回路46は、NAND回路44による
出力動作にタイミングを合せてクリアされ、入力信号が
「Ｌ」，すなわち比較回路38でバースト相殺残りS7が検
出されるか、あるいは比較回路40でGCRバー波形の欠落
が検出されるかのいずれかの場合に、プリセットされて
論理値の「Ｈ」を出力するものである。

次に、遅延回路36は、上述した絶対値化回路34からフ
リップフロップ46に至る回路によって生ずる信号処理時
間相当の時間補正を行なうもので、第３図（Ｅ）に示す
基準信号指示パルスG0の幅T_D分（同図（Ｊ）参照），約
１ライン分の遅延時間が設定されている。

次に、ゲート回路50は、同図（Ｉ）に示す制御信号G4
が論理値の「Ｌ」で、フリップフロップ回路46の出力も
論理値の「Ｌ」の場合にのみ、入力信号を端子52に出力
するものである。別言すれば、遅延後の所定のタイミン
グであって、フリップフロップ回路46の出力が「Ｌ」
で、バースト相殺残りS7,GCRバー波形の欠落のいずれも
が検出されないとき、つまり通常動作時に入力信号をそ
のまま出力し、それ以外の場合は出力を行なわないよう
に動作するものである。

なお、制御信号G0〜G4は、それらが入力される各回路
の動作を必要な時間のみ行なって、不要な動作中におけ
るノイズなどの影響による誤動作を防止するためのもの
である。

＜実施例の動作＞ 次に、上記実施例の動作について説明する。

a.通常の動作 最初に、減算によるバースト信号などの相殺が良好に
行なわれている通常の場合の動作について説明する。

この場合には、第３図（Ａ）又は（Ｂ）に示す信号波
形が波形取込回路14から波形チェック回路30に入力され
ることとなる（第１図参照）。同図（Ｂ）の場合は、絶
対値化回路34で同図（Ａ）の波形に絶対値化される。こ
の信号波形には、バースト相殺残りS7は存在せず、また
GCRバー波形は時刻tc〜td間で正常である。このため、
比較回路38,40の出力は、いずれも論理値の「Ｈ」とな
り、NAND回路42の出力は論理値の「Ｌ」、NAND回路44の
出力は「Ｈ」となる。このため、フリップフロップ回路
46のプリセットは行なわれず、その出力は論理値の
「Ｌ」のままである。

従って、ゲート回路50は、制御信号G4が論理値「Ｌ」
の期間「開」となって遅延回路36の出力がそのまま出力
される。この遅延回路36では、同図（Ａ）の信号に対し
てT_Dの時間遅延が行なわれ、結果的に同図（Ｊ）に示す
正常なGCRバー波形が端子52から次段に出力されること
となる。

以上のようにして取り出されたGCR信号は、第１図に
示すように、従来装置と同様に処理され、誤差信号列ε
_ｎ（第４図（Ｎ）参照）が求められて、更にはこれによ
るフィルター部12のタップ係数設定が行なわれる。これ
らの動作は、従来と同様である。

b.異常時の動作 次に、基準信号間の減算による相殺が良好に行なわれ
ていない異常時の動作について説明する。

この場合には、例えば第３図（Ｃ）に示すような信号
波形が波形チェック回路30に入力される。この信号は、
絶対値化回路34で絶対値化され、同図（Ｃ）に示すよう
になる。この例では、バースト相殺残りS7が存在するた
め、比較回路38の出力が論理値の「Ｌ」となる。よっ
て、NAND回路42の出力は論理値の「Ｈ」、NAND回路44の
出力は「Ｌ」となり、更に、フリップフロップ回路46の
プリセットが行なわれて、その出力は論理値の「Ｈ」と
なる。

上述したように、この論理値「Ｈ」は、正常でない基
準信号が波形取込回路14から入力されてきたということ
を表わしている。ゲート回路50では、論理値「Ｈ」の信
号入力によって「閉」の状態となり、遅延回路36から入
力された信号，すなわち第３図（Ｃ）の異常な基準信号
は出力されないこととなる。また、フリップフロップ回
路46の論理値「Ｈ」の出力は、端子48から所定の回路に
出力され、周期的に行なわれているゴースト除去動作が
中断されて誤動作が防止される。例えば、係数設定回路
26では、前記（１）式における係数α^(K)の値を「０」
として、実質的に逐次演算を中断する動作が行なわれ
る。なお、この信号を同期加算回路18に出力して、同期
加算の動作が行なわれないようにしてもよい。

＜実施例の効果＞ 以上のように、本実施例は、異常によって減算による
基準信号検出が良好に行なわれなかった場合には、それ
を検知して、フィルター部における係数設定動作を中断
するとともに、その不良な基準信号出力を中止すること
とした。

このため、一時的な映像信号の乱れ，信号の発生側や
送信側で定常的に混入するジッターによる映像信号の乱
れなどがあっても、良好にその悪影響を排除してゴース
ト除去の動作を行なうことができる。特に、フィルター
部が巡回形のトランスバーサルフィルターで構成されて
いるのときに起こりがちな発散，発振などの暴走に対し
て、十分な対応が可能となる。また、異常検出を、バー
スト信号側とGCR信号側の２か所で行なっているので、S
N比の向上を図ることができる。更に、波形チェック回
路30は、第２図に示すように簡便な構成となっているた
め、コスト的にみても十分に満足し得るものである。

＜他の実施例＞ なお、本発明は、何ら上記実施例に限定されるもので
はなく、例えば、上記実施例では主としてゴーストを除
去する場合を説明したが、それに類する波形歪について
も本発明は有効である。また、回路構成は、同様の作用
を奏するように種々設計変更可能であり、これらのもの
も本発明に含まれる。

なお、第２図にいて、端子48からの信号出力と、ゲー
ト回路50による信号遮断とは、機能的に重複しているの
で、いずれか一方のみでも十分である。いずれをどのよ
うに用いるかは、後段の構成にもよるが、前記実施例で
は動作を確実に安定して行なうために、両方の機能を利
用している。

［発明の効果］ 以上説明したように、本発明によれば、映像信号から
取り出された基準信号の異常を検出して後段のフィルタ
ー部の係数設定を中断することとしたので、外乱等によ
る誤動作の発生を低減して、安定確実なゴーストなどの
波形歪除去を行なうことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は前記
実施例の主要部の構成例を示す回路図、第３図は前記実
施例の動作を示すタイムチャート、第４図は基準信号の
特性を示す説明図、第５図は従来のゴースト除去装置を
示す構成図である。 12……フィルター部、14……波形取込回路、16……エッ
ジ検出回路、18……同期加算回路、20……波形変換回
路、22……基準波形出力回路、24……減算器、26……係
数設定回路、30……波形チェック回路、34……絶対値化
回路、36……遅延回路、38,40……比較回路、42,44……
NAND回路、46……フリップフロップ回路、50……ゲート
回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 海老原 一之 神奈川県横浜市神奈川区守屋町３丁目12 番地 日本ビクター株式会社内 (56)参考文献 特開 昭63−287267（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】映像信号の垂直帰線期間中に挿入された８
   フィールド周期のゴースト除去用の基準信号を、水平同
   期信号とバースト信号の相殺演算を行って抽出するとと
   もに、抽出した基準信号を利用してフィルター部のタッ
   プ係数設定を行つて、前記映像信号の波形歪を除去する
   波形歪除去装置において、 前記相殺演算後の信号を参照して、基準信号が本来存在
   すべき期間における基準信号の欠落を検出する基準信号
   欠落検出手段と、 前記相殺演算後の信号を参照して、バースト信号が本来
   存在すべきでない期間におけるバースト信号の相殺残り
   を検出するバースト残り検出手段と、 これらの両検出手段の少なくとも一方で前記検出が行わ
   れたときに異常状態と判定し、前記フィルター部のタッ
   プ係数設定動作を中断させる係数設定中断手段と、 を備えたことを特徴とする波形歪除去装置。