JP2548588B2 - 映像信号増幅回路 - Google Patents
映像信号増幅回路Info
- Publication number
- JP2548588B2 JP2548588B2 JP62319617A JP31961787A JP2548588B2 JP 2548588 B2 JP2548588 B2 JP 2548588B2 JP 62319617 A JP62319617 A JP 62319617A JP 31961787 A JP31961787 A JP 31961787A JP 2548588 B2 JP2548588 B2 JP 2548588B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- diode
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔概要〕 この発明は、CRTを使用するディスプレイ装置の映像
信号増幅回路であって、映像信号と同時信号とが重畳さ
れた入力信号を増幅する映像信号増幅回路に関し、 同期信号部分のリンギングによる悪影響を軽減するこ
とを目的とし、 入力信号を増幅した後の出力段に並列に配設された２
つのトランジスタQ3およびQ4と、それらのトランジスタ
のベース間にバイアス電圧を付与するダイオードD1とを
備えた映像信号増幅回路において、映像信号と同期信号
とが重畳された入力信号が映像信号範囲以下の同期信号
範囲に降下すると、前記ダイオードD1に順電流ＩDが流
れないような値の抵抗R2を、前記ダイオードD1と並列に
接続することを特徴とするものである。
信号増幅回路であって、映像信号と同時信号とが重畳さ
れた入力信号を増幅する映像信号増幅回路に関し、 同期信号部分のリンギングによる悪影響を軽減するこ
とを目的とし、 入力信号を増幅した後の出力段に並列に配設された２
つのトランジスタQ3およびQ4と、それらのトランジスタ
のベース間にバイアス電圧を付与するダイオードD1とを
備えた映像信号増幅回路において、映像信号と同期信号
とが重畳された入力信号が映像信号範囲以下の同期信号
範囲に降下すると、前記ダイオードD1に順電流ＩDが流
れないような値の抵抗R2を、前記ダイオードD1と並列に
接続することを特徴とするものである。
この発明は、CRTを使用するディスプレイ装置の映像
信号増幅回路に関し、特に、映像信号と同期信号とが重
畳された入力信号を増幅する映像信号増幅回路に関す
る。
信号増幅回路に関し、特に、映像信号と同期信号とが重
畳された入力信号を増幅する映像信号増幅回路に関す
る。
近年、CRTディスプレイ画面の高解像度化が要求され
るようになり、カソード部へ入力される映像信号の立上
がりのスピードが重視されるようになってきた。
るようになり、カソード部へ入力される映像信号の立上
がりのスピードが重視されるようになってきた。
第２図は従来の映像信号増幅回路を示し、電源＋Vcに
抵抗R1と順方向にダイオードD1と前段の映像信号増幅用
のトランジスタQ1,Q2を直列に接続し、前記トランジス
タQ1のベースにバイアス電圧＋ＶBを印加し、前記トラ
ンジスタQ2のベースに映像信号と同期信号とが重畳され
た入力信号Viが印加されるように接続され、前記ダイオ
ードD1の両端を出力段の映像信号増幅用の２つのトラン
ジスタQ3およびQ4のベースに接続し、前記２つのトラン
ジスタQ3およびQ4の直列接続点をCRTのカソードに接続
したものである。
抵抗R1と順方向にダイオードD1と前段の映像信号増幅用
のトランジスタQ1,Q2を直列に接続し、前記トランジス
タQ1のベースにバイアス電圧＋ＶBを印加し、前記トラ
ンジスタQ2のベースに映像信号と同期信号とが重畳され
た入力信号Viが印加されるように接続され、前記ダイオ
ードD1の両端を出力段の映像信号増幅用の２つのトラン
ジスタQ3およびQ4のベースに接続し、前記２つのトラン
ジスタQ3およびQ4の直列接続点をCRTのカソードに接続
したものである。
第３図（ａ）は映像信号と同期信号が重畳された入力
信号Viの波形図で、映像信号範囲、ブランキング信号範
囲および同期信号範囲で形成されている。この入力信号
Viは、まず、公知の前段の映像信号増幅用のトランジス
タQ2のベースに印加されて増幅される。
信号Viの波形図で、映像信号範囲、ブランキング信号範
囲および同期信号範囲で形成されている。この入力信号
Viは、まず、公知の前段の映像信号増幅用のトランジス
タQ2のベースに印加されて増幅される。
この前段の映像信号増幅は、主としてトランジスタQ2
で電流が増幅され、トランジスタQ1でバイアス電圧＋Ｖ
Bにより電圧が増幅される。ただ、これだけでは、信号
の立上がりに時間がかかるので、前記ダイオードD1の両
端を出力段の映像信号増幅用の２つのトランジスタQ3お
よびQ4のベースに接続し、ダイオードの順電流ＩDによ
り一定のバイアス電圧（普通0.5〜0.7V程度）をトラン
ジスタQ3,Q4のベース間に印加して、CRTのカソードと他
の電極間の容量の充放電のスピードを上げ、信号のシャ
ープさを生じるように工夫している。
で電流が増幅され、トランジスタQ1でバイアス電圧＋Ｖ
Bにより電圧が増幅される。ただ、これだけでは、信号
の立上がりに時間がかかるので、前記ダイオードD1の両
端を出力段の映像信号増幅用の２つのトランジスタQ3お
よびQ4のベースに接続し、ダイオードの順電流ＩDによ
り一定のバイアス電圧（普通0.5〜0.7V程度）をトラン
ジスタQ3,Q4のベース間に印加して、CRTのカソードと他
の電極間の容量の充放電のスピードを上げ、信号のシャ
ープさを生じるように工夫している。
しかし、第２図に示す従来の映像信号増幅回路に、映
像信号と同期信号とが重畳された第３図（ａ）に示すよ
うなコンポジット信号を入力信号として前記トランジス
タQ2のベースに印加したとき、出力段の映像信号増幅用
のトランジスタから得られる出力信号Voは、第３図
（ｂ）に示す如く、同期信号が立下がる部分で、ダイオ
ードD1の順電流ＩDが急増し、不要なリンギングが生じ
る。この同期信号の立下がり部分は、CRTの画面では、
第４図に示す帰線部分に相当し、例えばライトペンを使
用するため輝度を上げると、帰線毎のリンギングが各光
点（○印）となって現われ、画面全体では縦線に見えて
しまうという悪影響がある。
像信号と同期信号とが重畳された第３図（ａ）に示すよ
うなコンポジット信号を入力信号として前記トランジス
タQ2のベースに印加したとき、出力段の映像信号増幅用
のトランジスタから得られる出力信号Voは、第３図
（ｂ）に示す如く、同期信号が立下がる部分で、ダイオ
ードD1の順電流ＩDが急増し、不要なリンギングが生じ
る。この同期信号の立下がり部分は、CRTの画面では、
第４図に示す帰線部分に相当し、例えばライトペンを使
用するため輝度を上げると、帰線毎のリンギングが各光
点（○印）となって現われ、画面全体では縦線に見えて
しまうという悪影響がある。
この発明は、このような問題点に鑑みて創案されたも
ので、同期信号部分のリンギングによる悪影響を軽減し
た映像信号増幅回路を提供することを目的としている。
ので、同期信号部分のリンギングによる悪影響を軽減し
た映像信号増幅回路を提供することを目的としている。
この発明において、前記の課題を解決するための手段
は、入力信号を増幅した後の出力段に並列に配設された
２つのトランジスタQ3およびQ4と、それらのトランジス
タのベース間にバイアス電圧を付与するダイオードD1と
を備えた映像信号増幅回路において、映像信号と同期信
号とが重畳された入力信号が映像信号範囲以下の同期信
号範囲に降下すると、前記ダイオードD1に順電流ＩDが
流れないような値の抵抗R2を、前記ダイオードD1と並列
に接続することを特徴とするものである。
は、入力信号を増幅した後の出力段に並列に配設された
２つのトランジスタQ3およびQ4と、それらのトランジス
タのベース間にバイアス電圧を付与するダイオードD1と
を備えた映像信号増幅回路において、映像信号と同期信
号とが重畳された入力信号が映像信号範囲以下の同期信
号範囲に降下すると、前記ダイオードD1に順電流ＩDが
流れないような値の抵抗R2を、前記ダイオードD1と並列
に接続することを特徴とするものである。
この発明では、同期信号の立下がり部分すなわち帰線
部分に、不要なリンギングが生じないように、同期信号
の立下がる部分のスイッチングスピードを遅くする。
部分に、不要なリンギングが生じないように、同期信号
の立下がる部分のスイッチングスピードを遅くする。
一般に、ダイオードと抵抗を並列に配置し、その抵抗
値を所定の値以下にすれば、ダイオードの順方向へ流れ
ようとする電流が抵抗値に対抗する値以下になると、電
流の大部分は抵抗を流れ、ダイオードによるバイアス電
圧はかからなくなってしまう。
値を所定の値以下にすれば、ダイオードの順方向へ流れ
ようとする電流が抵抗値に対抗する値以下になると、電
流の大部分は抵抗を流れ、ダイオードによるバイアス電
圧はかからなくなってしまう。
第２図に示すような映像信号増幅回路で、映像信号と
同期信号とが重畳された入力信号は、出力段のトランジ
スタに得られる出力電圧と逆向きなので、ダイオードD1
の順電流ＩDは、入力信号の立上がりで減少し、立下が
りで増加しようとする。従って、そのダイオードD1と並
列に抵抗R2を接続し、入力信号が前記映像信号範囲以下
に下降すると、前記ダイオードに順電流が流れないよう
な値に前記抵抗R2の値を設定すれば、前記映像信号範囲
では出力段の映像信号増幅用の２つのトランジスタQ3お
よびQ4のベースにバイアス電圧が印加され、信号のシャ
ープさはそのまま保持されるが、例えば、ブランキング
信号範囲や同期信号範囲のような映像信号範囲以下の入
力信号では、前記ダイオードD1の順電流ＩDは流れず、
電流の大部分が前記抵抗R2を流れ、前記スイッチングス
ピードは遅くなるが、リンギングは防止される。
同期信号とが重畳された入力信号は、出力段のトランジ
スタに得られる出力電圧と逆向きなので、ダイオードD1
の順電流ＩDは、入力信号の立上がりで減少し、立下が
りで増加しようとする。従って、そのダイオードD1と並
列に抵抗R2を接続し、入力信号が前記映像信号範囲以下
に下降すると、前記ダイオードに順電流が流れないよう
な値に前記抵抗R2の値を設定すれば、前記映像信号範囲
では出力段の映像信号増幅用の２つのトランジスタQ3お
よびQ4のベースにバイアス電圧が印加され、信号のシャ
ープさはそのまま保持されるが、例えば、ブランキング
信号範囲や同期信号範囲のような映像信号範囲以下の入
力信号では、前記ダイオードD1の順電流ＩDは流れず、
電流の大部分が前記抵抗R2を流れ、前記スイッチングス
ピードは遅くなるが、リンギングは防止される。
以下、図面を参照して、この発明の実施例を詳細に説
明する。
明する。
第１図はこの発明を実施した映像信号増幅回路の一例
を示すものである。同図において、この映像信号増幅回
路は、従来例でも説明したように、電源＋Vcに抵抗R1と
順方向にダイオードD1と前段の映像信号増幅用のトラン
ジスタQ1,Q2を接続し、前記トランジスタQ1のベースに
バイアス電圧＋ＶBを印加し、前記トランジスタQ2のベ
ースに映像信号と同期信号とが重畳された入力信号Viが
印加されるように接続され、前記ダイオードD1の両端を
出力段の映像信号増幅用の２つのトランジスタQ3および
Q4のベースに接続し、前記２つのトランジスタQ3および
Q4の直列接続点をCRTのカソードに接続し、さらに、こ
の発明では、前記ダイオードD1に並列に抵抗R2を接続し
たものである。
を示すものである。同図において、この映像信号増幅回
路は、従来例でも説明したように、電源＋Vcに抵抗R1と
順方向にダイオードD1と前段の映像信号増幅用のトラン
ジスタQ1,Q2を接続し、前記トランジスタQ1のベースに
バイアス電圧＋ＶBを印加し、前記トランジスタQ2のベ
ースに映像信号と同期信号とが重畳された入力信号Viが
印加されるように接続され、前記ダイオードD1の両端を
出力段の映像信号増幅用の２つのトランジスタQ3および
Q4のベースに接続し、前記２つのトランジスタQ3および
Q4の直列接続点をCRTのカソードに接続し、さらに、こ
の発明では、前記ダイオードD1に並列に抵抗R2を接続し
たものである。
前記抵抗R2の値は、前記入力信号Viが前記映像信号範
囲以下の同期信号範囲に下降すると、前記ダイオードD1
に順電流ＩDが流れないような値に設定されている。
囲以下の同期信号範囲に下降すると、前記ダイオードD1
に順電流ＩDが流れないような値に設定されている。
そして、入力信号Viが前記映像信号範囲以下に下降
し、抵抗R1を流れる電流ＩR1が小さいとき、すなわち、
第３図（ａ）に示すような同期信号範囲の部分では、前
記抵抗R2により、抵抗R2のみに電流ＩR2が流れ、ダイオ
ードD1には電流が流れなくなる。これにより、前記抵抗
R2の両端の電圧ＶR2はダイオードD1がオンのときの値Ｖ
D1よりも小さくなって、スイッチングスピードを従来よ
り遅くすることができる。
し、抵抗R1を流れる電流ＩR1が小さいとき、すなわち、
第３図（ａ）に示すような同期信号範囲の部分では、前
記抵抗R2により、抵抗R2のみに電流ＩR2が流れ、ダイオ
ードD1には電流が流れなくなる。これにより、前記抵抗
R2の両端の電圧ＶR2はダイオードD1がオンのときの値Ｖ
D1よりも小さくなって、スイッチングスピードを従来よ
り遅くすることができる。
一方、前記電流ＩR1が大きいとき、すなわち、第３図
（ａ）に示す映像信号範囲では、前記電流ＩR2が殆ど流
れなくなり、ダイオードD1がオンし、従来どうりのバイ
アス電圧が、出力段の映像信号増幅用の２つのトランジ
スタQ3およびQ4のベースに印加される。
（ａ）に示す映像信号範囲では、前記電流ＩR2が殆ど流
れなくなり、ダイオードD1がオンし、従来どうりのバイ
アス電圧が、出力段の映像信号増幅用の２つのトランジ
スタQ3およびQ4のベースに印加される。
この原理を以下にさらに詳細に説明する。
映像信号範囲以下の入力信号をVminとすると、同期信
号範囲に相当するトランジスタQ1およびQ2に流れる電流
IminはImin＝Vmin/R0として決まる（ここで、R0はトラ
ンジスタQ2のエミッタに接続されている抵抗値であ
る）。
号範囲に相当するトランジスタQ1およびQ2に流れる電流
IminはImin＝Vmin/R0として決まる（ここで、R0はトラ
ンジスタQ2のエミッタに接続されている抵抗値であ
る）。
よって、ダイオードD1の順方向電圧降下をＶD1（この
値はほぼ一定である）とすると、ダイオードD1の順電流
ＩD1が流れないような抵抗R2の値R2はR2＝ＶD1/Iminと
して決まる。
値はほぼ一定である）とすると、ダイオードD1の順電流
ＩD1が流れないような抵抗R2の値R2はR2＝ＶD1/Iminと
して決まる。
抵抗R1に流れる電流ＩR1が前記電流Iminより大きいと
き、すなわち映像信号範囲に相当する部分については、
ダイオードD1による前記ＶD1のバイアスをトランジスタ
Q3およびQ4のベースに印加することにより電流増幅率を
高く維持する。
き、すなわち映像信号範囲に相当する部分については、
ダイオードD1による前記ＶD1のバイアスをトランジスタ
Q3およびQ4のベースに印加することにより電流増幅率を
高く維持する。
一方、前記抵抗R1に流れる電流ＩR1が前記電流Iminよ
り小さいとき、すなわち同期信号範囲に相当する部分に
ついては、前記抵抗R2にかかる電圧ＶR2が前記ＶD1にな
り、ダイオードD1には電流が流れないので、抵抗R2にか
かる電圧ＶR2のバイアスを前記トランジスタQ3およびQ4
のベースに印加することにより電流増幅率を小さくする
ことができ、リンギングの発生を防止することができ
る。なお、電流増幅率を小さくすればリンギングの発生
を防止できることは当業者にとって自明である。
り小さいとき、すなわち同期信号範囲に相当する部分に
ついては、前記抵抗R2にかかる電圧ＶR2が前記ＶD1にな
り、ダイオードD1には電流が流れないので、抵抗R2にか
かる電圧ＶR2のバイアスを前記トランジスタQ3およびQ4
のベースに印加することにより電流増幅率を小さくする
ことができ、リンギングの発生を防止することができ
る。なお、電流増幅率を小さくすればリンギングの発生
を防止できることは当業者にとって自明である。
前記の原理により、同期信号の部分でスイッチングス
ピードを遅くすることが可能となる。このように、この
発明の実施例では従来の映像信号増幅回路に僅かに抵抗
を追加接続するだけで、ダイオードの順方向の電流−電
圧特性を補正し、同期信号部分のリンギングによる悪影
響を軽減することができる。
ピードを遅くすることが可能となる。このように、この
発明の実施例では従来の映像信号増幅回路に僅かに抵抗
を追加接続するだけで、ダイオードの順方向の電流−電
圧特性を補正し、同期信号部分のリンギングによる悪影
響を軽減することができる。
以上、説明したように、この発明によれば、同期信号
部分のリンギングによる悪影響を軽減した映像信号増幅
回路を提供することができる。
部分のリンギングによる悪影響を軽減した映像信号増幅
回路を提供することができる。
第１図はこの発明の映像信号増幅回路の一実施例を示す
図、 第２図は従来の映像信号増幅回路を示す図、 第３図の（ａ），（Ｂ）は入力信号および出力信号の波
形図、 第４図はリンギング画面の説明図である。 D1;ダイオード R1,R2,R0;抵抗 Q1,Q2,Q3,Q4;トランジスタ ＩR1,IR2,ID；電流 Vi;入力信号 V0;出力信号
図、 第２図は従来の映像信号増幅回路を示す図、 第３図の（ａ），（Ｂ）は入力信号および出力信号の波
形図、 第４図はリンギング画面の説明図である。 D1;ダイオード R1,R2,R0;抵抗 Q1,Q2,Q3,Q4;トランジスタ ＩR1,IR2,ID；電流 Vi;入力信号 V0;出力信号
Claims (1)
- 【請求項１】入力信号を増幅した後の出力段に並列に配
設された２つのトランジスタ（Q3およびQ4）と、 それらのトランジスタのベース間にバイアス電圧を付与
するダイオード（D1）とを備えた映像信号増幅回路にお
いて、 映像信号と同期信号とが重畳された入力信号が映像信号
範囲以下の同期信号範囲に降下すると、前記ダイオード
（D1）に順電流（ＩD）が流れないような値の抵抗（R
2）を、前記ダイオード（D1）と並列に接続することを
特徴とする映像信号増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319617A JP2548588B2 (ja) | 1987-12-16 | 1987-12-16 | 映像信号増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319617A JP2548588B2 (ja) | 1987-12-16 | 1987-12-16 | 映像信号増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01160183A JPH01160183A (ja) | 1989-06-23 |
| JP2548588B2 true JP2548588B2 (ja) | 1996-10-30 |
Family
ID=18112281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62319617A Expired - Lifetime JP2548588B2 (ja) | 1987-12-16 | 1987-12-16 | 映像信号増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548588B2 (ja) |
-
1987
- 1987-12-16 JP JP62319617A patent/JP2548588B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01160183A (ja) | 1989-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2042238A (en) | Drive circuit for a liquid crystal display panel | |
| JP2548588B2 (ja) | 映像信号増幅回路 | |
| JPS5990473A (ja) | ビデオ信号処理装置における自動バイアス制御装置 | |
| JPH09247490A (ja) | 遅延補償ダイナミックフォーカス増幅器 | |
| US6300731B1 (en) | Dynamic focus voltage amplitude controller | |
| JP3045781B2 (ja) | 陰極線管ドライブ用ビデオ回路 | |
| JPS5829514B2 (ja) | Ｃｒｔディスプレイ用映像増幅回路 | |
| JPS6113430B2 (ja) | ||
| US4760450A (en) | Limiter circuit for preventing blooming in a video display terminal | |
| JP2680753B2 (ja) | バッファアンプ | |
| EP0123745B1 (en) | A step waveform generator and crt vertical timebase incorporating such a generator | |
| JPH0666897B2 (ja) | 映像信号処理装置 | |
| JPS5852233B2 (ja) | 映像増幅装置 | |
| JPH0617371Y2 (ja) | ディスプレイテレビ装置 | |
| JP3106665B2 (ja) | 陰極線管のカソード電流検出装置 | |
| JP2537959B2 (ja) | 映像信号振幅制限装置 | |
| JP2001292043A (ja) | 可変利得増幅回路 | |
| JP2877072B2 (ja) | カソード電流検出回路 | |
| JP3521526B2 (ja) | ビデオブランキング回路 | |
| JP2505821Y2 (ja) | 映像出力回路 | |
| JPH04280576A (ja) | ダイナミックフオーカス用アンプ | |
| JPH0595493A (ja) | 垂直帰線消去回路 | |
| JPS63191484A (ja) | カラ−テレビジヨン受像機 | |
| JPH0477082A (ja) | 自動カットオフ制御回路 | |
| JPH0468388A (ja) | Ｃｒｔディスプレイ装置 |