JP3521526B2 - ビデオブランキング回路 - Google Patents
ビデオブランキング回路Info
- Publication number
- JP3521526B2 JP3521526B2 JP04322995A JP4322995A JP3521526B2 JP 3521526 B2 JP3521526 B2 JP 3521526B2 JP 04322995 A JP04322995 A JP 04322995A JP 4322995 A JP4322995 A JP 4322995A JP 3521526 B2 JP3521526 B2 JP 3521526B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- video
- signal
- blanking
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はビデオブランキング回路
に係り、特に、文字表示等に合わせて、ブランキングに
より枠（黒色部）等を表示する機能を付加したビデオブ
ランキング回路に関する。
に係り、特に、文字表示等に合わせて、ブランキングに
より枠（黒色部）等を表示する機能を付加したビデオブ
ランキング回路に関する。
【０００２】
【従来の技術】図４は、従来の一例のビデオブランキン
グ回４２とビデオアンプ４３の回路図を示す。ビデオブ
ランキング回路４２は、ＰＮＰ型の差動対トランジスタ
Ｑ1 ，Ｑ2 、カレントミラー負荷を構成するＮＰＮ型ト
ランジスタＱ3 ，Ｑ4 、定電流ＩS21 の定電流源２１、
ＮＰＮ型トランジスタＱ5 、レベルシフト用のダイオー
ド接続のトランジスタＱ22，Ｑ23，Ｑ24、及びＰＮＰ型
トランジスタＱ21から構成されている。電源端子３１に
は、電源電圧Ｖccが供給され、接地端子３２が接地され
ている。
グ回４２とビデオアンプ４３の回路図を示す。ビデオブ
ランキング回路４２は、ＰＮＰ型の差動対トランジスタ
Ｑ1 ，Ｑ2 、カレントミラー負荷を構成するＮＰＮ型ト
ランジスタＱ3 ，Ｑ4 、定電流ＩS21 の定電流源２１、
ＮＰＮ型トランジスタＱ5 、レベルシフト用のダイオー
ド接続のトランジスタＱ22，Ｑ23，Ｑ24、及びＰＮＰ型
トランジスタＱ21から構成されている。電源端子３１に
は、電源電圧Ｖccが供給され、接地端子３２が接地され
ている。
【０００３】ビデオブランキング回路４２は、入力端子
３３に供給されるブランキング信号を基準電圧Ｖref と
比較して、ビデオアンプ４３のブランキングを制御する
出力ブランキング制御信号を生成する回路である。ビデ
オアンプ４３は、増幅器Ａ1 、トランジスタＱ13、抵抗
Ｒ2 ，Ｒ3 、トランジスタＱ17〜Ｑ20、抵抗Ｒ4 〜
Ｒ7 、定電流ＩS23 の定電流源２３から構成されてい
る。
３３に供給されるブランキング信号を基準電圧Ｖref と
比較して、ビデオアンプ４３のブランキングを制御する
出力ブランキング制御信号を生成する回路である。ビデ
オアンプ４３は、増幅器Ａ1 、トランジスタＱ13、抵抗
Ｒ2 ，Ｒ3 、トランジスタＱ17〜Ｑ20、抵抗Ｒ4 〜
Ｒ7 、定電流ＩS23 の定電流源２３から構成されてい
る。
【０００４】入力端子３４に供給されたビデオ入力信号
は、増幅器Ａ1 ，トランジスタＱ13で増幅されて、トラ
ンジスタＱ13のコレクタから出力される。なお、増幅器
Ａ1は、ビデオ入力信号と逆極性の信号を出力するた
め、トランジスタＱ13のコレクタには、ビデオ入力信号
と同極性の信号が生成される。
は、増幅器Ａ1 ，トランジスタＱ13で増幅されて、トラ
ンジスタＱ13のコレクタから出力される。なお、増幅器
Ａ1は、ビデオ入力信号と逆極性の信号を出力するた
め、トランジスタＱ13のコレクタには、ビデオ入力信号
と同極性の信号が生成される。
【０００５】トランジスタＱ17〜Ｑ20、抵抗Ｒ4 〜
Ｒ7 、定電流源２３からなる回路にて、インピーダンス
変換とレベルシフトが行われ、出力端子３５からビデオ
出力信号が出力される。出力端子３５には、所定の負荷
抵抗ＲL が接続される。次に、ビデオブランキング回路
４２の詳しい動作について説明する。電源電圧Ｖccは、
例えば、１２Ｖに設定される。ブランキング信号は、ハ
イレベル（“Ｈ”），エルレベル（“Ｌ”）の２値の信
号である。基準電圧Ｖref は、“Ｈ”と“Ｌ”の中間の
レベルに設定される。例えば、“Ｈ”＝５Ｖ，“Ｌ”＝
０Ｖに対して、Ｖref ＝１．４Ｖに設定する。
Ｒ7 、定電流源２３からなる回路にて、インピーダンス
変換とレベルシフトが行われ、出力端子３５からビデオ
出力信号が出力される。出力端子３５には、所定の負荷
抵抗ＲL が接続される。次に、ビデオブランキング回路
４２の詳しい動作について説明する。電源電圧Ｖccは、
例えば、１２Ｖに設定される。ブランキング信号は、ハ
イレベル（“Ｈ”），エルレベル（“Ｌ”）の２値の信
号である。基準電圧Ｖref は、“Ｈ”と“Ｌ”の中間の
レベルに設定される。例えば、“Ｈ”＝５Ｖ，“Ｌ”＝
０Ｖに対して、Ｖref ＝１．４Ｖに設定する。
【０００６】ブランキング信号が“Ｈ”の場合は、トラ
ンジスタＱ1 がオフし、トランジスタＱ2 がオンとな
る。このとき、トランジスタＱ2 のコレクタからトラン
ジスタＱ4 に電流が流れ、トランジスタＱ3 にもコレク
タ電流が流れようとする。これにより、トランジスタＱ
5 がオフとなり、トランジスタＱ22〜Ｑ24には電流が流
れない。このとき、トランジスタＱ21のベースは、ほぼ
電源電圧Ｖccとなり、トランジスタＱ21はオフとなる。
ンジスタＱ1 がオフし、トランジスタＱ2 がオンとな
る。このとき、トランジスタＱ2 のコレクタからトラン
ジスタＱ4 に電流が流れ、トランジスタＱ3 にもコレク
タ電流が流れようとする。これにより、トランジスタＱ
5 がオフとなり、トランジスタＱ22〜Ｑ24には電流が流
れない。このとき、トランジスタＱ21のベースは、ほぼ
電源電圧Ｖccとなり、トランジスタＱ21はオフとなる。
【０００７】従って、このとき、ビデオアンプ４３のト
ランジスタＱ13のコレクタに生成されたビデオ信号が、
トランジスタＱ17〜Ｑ20、抵抗Ｒ7 を介して、出力端子
３５から出力される。ブランキング信号が“Ｌ”の場合
は、トランジスタＱ1 がオンし、トランジスタＱ2 がオ
フとなる。このとき、トランジスタＱ4 ，Ｑ3 にはコレ
クタ電流が流れず、トランジスタＱ1 のコレクタ電流が
トランジスタＱ5 のベースに流入する。これにより、ト
ランジスタＱ5 がオンとなり、抵抗Ｒ10，トランジスタ
Ｑ22〜Ｑ24を介して、トランジスタＱ5 のコレクタに電
流が流入する。トランジスタＱ 5 は飽和状態となり、コ
レクタ電圧はほぼ０Ｖとなる。
ランジスタＱ13のコレクタに生成されたビデオ信号が、
トランジスタＱ17〜Ｑ20、抵抗Ｒ7 を介して、出力端子
３５から出力される。ブランキング信号が“Ｌ”の場合
は、トランジスタＱ1 がオンし、トランジスタＱ2 がオ
フとなる。このとき、トランジスタＱ4 ，Ｑ3 にはコレ
クタ電流が流れず、トランジスタＱ1 のコレクタ電流が
トランジスタＱ5 のベースに流入する。これにより、ト
ランジスタＱ5 がオンとなり、抵抗Ｒ10，トランジスタ
Ｑ22〜Ｑ24を介して、トランジスタＱ5 のコレクタに電
流が流入する。トランジスタＱ 5 は飽和状態となり、コ
レクタ電圧はほぼ０Ｖとなる。
【０００８】このとき、トランジスタＱ22〜Ｑ24のベー
ス・エミッタ間電圧をＶF とすると、トランジスタＱ22
のコレクタの電圧は、３・ＶF となる。ところで、入力
端子３４に供給されるビデオ入力信号に応じて出力端子
３５から出力されるビデオ出力信号は、最低レベルが０
Ｖで、最大レベルは、例えば５Ｖ程度となる。トランジ
スタＱ17〜Ｑ20のベース・エミッタ間電圧をＶF とする
と、ビデオ出力信号が０Ｖであるとき、トランジスタＱ
13のコレクタ電圧は、４・ＶF となる。
ス・エミッタ間電圧をＶF とすると、トランジスタＱ22
のコレクタの電圧は、３・ＶF となる。ところで、入力
端子３４に供給されるビデオ入力信号に応じて出力端子
３５から出力されるビデオ出力信号は、最低レベルが０
Ｖで、最大レベルは、例えば５Ｖ程度となる。トランジ
スタＱ17〜Ｑ20のベース・エミッタ間電圧をＶF とする
と、ビデオ出力信号が０Ｖであるとき、トランジスタＱ
13のコレクタ電圧は、４・ＶF となる。
【０００９】上記のように、トランジスタＱ5 がオンの
ときのトランジスタＱ22のコレクタの電圧は３・ＶF と
なる。このとき、トランジスタＱ21がオンであるとし
て、ベース・エミッタ間電圧ＶBE21を、ＶBE21＝ＶF と
すると、トランジスタＱ21のエミッタの電圧は、４・Ｖ
F となる。
ときのトランジスタＱ22のコレクタの電圧は３・ＶF と
なる。このとき、トランジスタＱ21がオンであるとし
て、ベース・エミッタ間電圧ＶBE21を、ＶBE21＝ＶF と
すると、トランジスタＱ21のエミッタの電圧は、４・Ｖ
F となる。
【００１０】上記のことから、ブランキング信号が
“Ｌ”の場合は、トランジスタＱ22〜Ｑ 24がオンとな
り、ビデオ入力信号のレベルに関わらず、トランジスタ
Ｑ21がオンとなり、抵抗Ｒ3 からトランジスタＱ21のエ
ミッタに制御電流（出力ブランキング制御信号）が流入
し、トランジスタＱ13のコレクタ電圧は、強制的に４・
ＶFに下げられる。これにより、ビデオ出力信号のレベ
ルは、強制的に０Ｖに下げられる。
“Ｌ”の場合は、トランジスタＱ22〜Ｑ 24がオンとな
り、ビデオ入力信号のレベルに関わらず、トランジスタ
Ｑ21がオンとなり、抵抗Ｒ3 からトランジスタＱ21のエ
ミッタに制御電流（出力ブランキング制御信号）が流入
し、トランジスタＱ13のコレクタ電圧は、強制的に４・
ＶFに下げられる。これにより、ビデオ出力信号のレベ
ルは、強制的に０Ｖに下げられる。
【００１１】図５（Ａ）〜（Ｃ）は、夫々、ビデオ入力
信号、ブランキング信号、ビデオ出力信号の例を示す。
近年、ディスプレイの画面上に文字情報等を表示する場
合に、ブランキング信号を用いたブランキングにより、
画面上に黒色の枠取りを行うことが検討されている。例
えば、画面上の特定の領域を、黒色の枠で枠取りを行
い、この枠内に文字等の表示を行う。
信号、ブランキング信号、ビデオ出力信号の例を示す。
近年、ディスプレイの画面上に文字情報等を表示する場
合に、ブランキング信号を用いたブランキングにより、
画面上に黒色の枠取りを行うことが検討されている。例
えば、画面上の特定の領域を、黒色の枠で枠取りを行
い、この枠内に文字等の表示を行う。
【００１２】図５（Ａ）のビデオ入力信号は、水平同期
信号部ａとそれ以外の画面内に対応する信号部からな
る。図５（Ｂ）のブランキング信号は、“Ｌ”のときに
ブランキングを指定する信号で、水平同期帰線部ｂで
“Ｌ”となっている。また、画面上に枠等の黒色部を生
成するための枠取り部ｃで“Ｌ”となっている。
信号部ａとそれ以外の画面内に対応する信号部からな
る。図５（Ｂ）のブランキング信号は、“Ｌ”のときに
ブランキングを指定する信号で、水平同期帰線部ｂで
“Ｌ”となっている。また、画面上に枠等の黒色部を生
成するための枠取り部ｃで“Ｌ”となっている。
【００１３】図５（Ｃ）のビデオ出力信号は、水平同期
帰線部ｄ、及び、枠取り部ｅで、ペデスタルレベル（黒
レベル）を下回る０Ｖとなっている。水平同期帰線部
ｄ、及び、枠取り部ｅは、ブランキング信号の水平同期
帰線部ｂと枠取り部ｃに対応して、ビデオブランキング
回路４２により生成されている。
帰線部ｄ、及び、枠取り部ｅで、ペデスタルレベル（黒
レベル）を下回る０Ｖとなっている。水平同期帰線部
ｄ、及び、枠取り部ｅは、ブランキング信号の水平同期
帰線部ｂと枠取り部ｃに対応して、ビデオブランキング
回路４２により生成されている。
【００１４】ビデオ入力信号における、ペデスタルレベ
ルとピークレベルは、夫々、例えば、１Ｖと２Ｖに設定
される。また、ビデオ出力信号における、ペデスタルレ
ベルとピークレベルは、夫々、例えば、１Ｖと５Ｖに設
定される。水平同期帰線部ｄは、例えば、５〜６μｓ、
水平同期信号部ａは、２〜３μｓ程度である。
ルとピークレベルは、夫々、例えば、１Ｖと２Ｖに設定
される。また、ビデオ出力信号における、ペデスタルレ
ベルとピークレベルは、夫々、例えば、１Ｖと５Ｖに設
定される。水平同期帰線部ｄは、例えば、５〜６μｓ、
水平同期信号部ａは、２〜３μｓ程度である。
【００１５】なお、シンクチップ部のレベルを決めるク
ランプ回路は別に設けられ、ビデオ入力端子３４には、
ペデスタルレベル以上のビデオ信号が供給される。
ランプ回路は別に設けられ、ビデオ入力端子３４には、
ペデスタルレベル以上のビデオ信号が供給される。
【００１６】
【発明が解決しようとする課題】ビデオ信号の画面内の
信号部分で、枠取り等のためにブランキングをかける場
合、良好な画像を得るためには、ビデオ出力信号のブラ
ンキング部分の立ち上がり時間及び立ち下がり時間は、
数１０ｎＳ程度のスピードが要求される。
信号部分で、枠取り等のためにブランキングをかける場
合、良好な画像を得るためには、ビデオ出力信号のブラ
ンキング部分の立ち上がり時間及び立ち下がり時間は、
数１０ｎＳ程度のスピードが要求される。
【００１７】図４の従来のビデオブランキング回路４２
では、ブランキング信号が“Ｌ”のときは、トランジス
タＱ21がオン状態にある。ブランキング信号が“Ｌ”か
ら“Ｈ”に変化するときは、トランジスタＱ21が短時間
で、オン状態からオフ状態に変化することが望ましい。
では、ブランキング信号が“Ｌ”のときは、トランジス
タＱ21がオン状態にある。ブランキング信号が“Ｌ”か
ら“Ｈ”に変化するときは、トランジスタＱ21が短時間
で、オン状態からオフ状態に変化することが望ましい。
【００１８】しかし、トランジスタＱ21はＰＮＰトラン
ジスタであり、トランジション周波数ｆT が低いため、
オン状態からオフ状態に変化する時間が長く、数１０ｎ
Ｓよりも応答時間が長くなる。このため、トランジスタ
Ｑ21がオン状態からオフ状態になるとき，即ち、ブラン
キング部分の立ち上がり部分で、図５（Ｃ）に示すよう
に、オーバーシュートが生じてしまう問題がある。
ジスタであり、トランジション周波数ｆT が低いため、
オン状態からオフ状態に変化する時間が長く、数１０ｎ
Ｓよりも応答時間が長くなる。このため、トランジスタ
Ｑ21がオン状態からオフ状態になるとき，即ち、ブラン
キング部分の立ち上がり部分で、図５（Ｃ）に示すよう
に、オーバーシュートが生じてしまう問題がある。
【００１９】本発明は、上記の点に鑑みてなされたもの
で、ビデオ出力信号のブランキング部分で波形歪み等を
生じることのない、ビデオブランキング回路を提供する
ことを目的とする。
で、ビデオ出力信号のブランキング部分で波形歪み等を
生じることのない、ビデオブランキング回路を提供する
ことを目的とする。
【００２０】
【課題を解決するための手段】請求項１の発明は、ビデ
オ入力信号を増幅してビデオ出力信号として出力するビ
デオ増幅回路中の所定点の電圧を制御することで、ビデ
オ出力信号のレベルを黒レベル以下にしてブランキング
を行うビデオブランキング回路において、差動対トラン
ジスタの一方のベースに基準電圧が供給され、前記差動
対トランジスタの他方のベースにブランキング信号が供
給され、差動対トランジスタの一方のコレクタから信号
を出力する差動増幅器と、ベースに前記差動増幅器の出
力信号を供給されて、コレクタより信号を出力するエミ
ッタ接地動作の第１のトランジスタと、ベースとコレク
タ間に飽和防止用レベルシフト回路が接続されており、
前記第１のトランジスタのコレクタからベースに信号を
供給されて、コレクタより信号を出力するエミッタ接地
動作の第２のトランジスタと、前記第２のトランジスタ
のコレクタと前記ビデオ増幅回路中の所定点との間に接
続されたダイオード接続のＮＰＮ型トランジスタで構成
されており、前記第２のトランジスタが導通していると
きに導通して、前記ビデオ増幅回路中の所定点の電圧を
制御する出力ブランキング制御信号が流れるクランプ用
レベルシフト回路とを有する構成とする。
オ入力信号を増幅してビデオ出力信号として出力するビ
デオ増幅回路中の所定点の電圧を制御することで、ビデ
オ出力信号のレベルを黒レベル以下にしてブランキング
を行うビデオブランキング回路において、差動対トラン
ジスタの一方のベースに基準電圧が供給され、前記差動
対トランジスタの他方のベースにブランキング信号が供
給され、差動対トランジスタの一方のコレクタから信号
を出力する差動増幅器と、ベースに前記差動増幅器の出
力信号を供給されて、コレクタより信号を出力するエミ
ッタ接地動作の第１のトランジスタと、ベースとコレク
タ間に飽和防止用レベルシフト回路が接続されており、
前記第１のトランジスタのコレクタからベースに信号を
供給されて、コレクタより信号を出力するエミッタ接地
動作の第２のトランジスタと、前記第２のトランジスタ
のコレクタと前記ビデオ増幅回路中の所定点との間に接
続されたダイオード接続のＮＰＮ型トランジスタで構成
されており、前記第２のトランジスタが導通していると
きに導通して、前記ビデオ増幅回路中の所定点の電圧を
制御する出力ブランキング制御信号が流れるクランプ用
レベルシフト回路とを有する構成とする。
【００２１】請求項２の発明は、前記請求項１のビデオ
ブランキング回路において、前記第２のトランジスタの
ベース・エミッタ間に所定値の抵抗を設けた構成とす
る。
ブランキング回路において、前記第２のトランジスタの
ベース・エミッタ間に所定値の抵抗を設けた構成とす
る。
【００２２】
【作用】請求項１の発明では、クランプ用レベルシフト
回路を、トランジション周波数ｆT が高く応答時間が短
いＮＰＮ型トランジスタで構成している。このため、ク
ランプ用レベルシフト回路が導通状態から遮断状態に変
化するとき，即ち、ビデオ出力信号のブランキングがオ
ンからオフに変化するときに、ビデオ出力信号にオーバ
ーシュート等の波形歪みが生じることを防止することが
できる。従って、ビデオ出力信号のブランキング部分で
波形歪み等を生じることのない良好なビデオ出力信号を
生成することを可能とする。
回路を、トランジション周波数ｆT が高く応答時間が短
いＮＰＮ型トランジスタで構成している。このため、ク
ランプ用レベルシフト回路が導通状態から遮断状態に変
化するとき，即ち、ビデオ出力信号のブランキングがオ
ンからオフに変化するときに、ビデオ出力信号にオーバ
ーシュート等の波形歪みが生じることを防止することが
できる。従って、ビデオ出力信号のブランキング部分で
波形歪み等を生じることのない良好なビデオ出力信号を
生成することを可能とする。
【００２３】請求項２の発明では、第２のトランジスタ
のコレクタ電流の変化による飽和防止用レベルシフト回
路の電圧変化を低減できるため、ブランキング時のビデ
オ出力信号のレベルの変化をより低く抑えることを可能
とする。
のコレクタ電流の変化による飽和防止用レベルシフト回
路の電圧変化を低減できるため、ブランキング時のビデ
オ出力信号のレベルの変化をより低く抑えることを可能
とする。
【００２４】
【実施例】図１は本発明の第１実施例のビデオブランキ
ング回路１２とビデオアンプ１３の回路図を示す。図１
において、図４と同一構成部分には、同一符号を付し、
適宜説明を省略する。
ング回路１２とビデオアンプ１３の回路図を示す。図１
において、図４と同一構成部分には、同一符号を付し、
適宜説明を省略する。
【００２５】ビデオブランキング回路１２は、差動増幅
器１４、後段増幅部１５、クランプ用レベルシフト回路
１７を構成するダイオード接続のトランジスタＱ14〜Ｑ
16から構成されている。後段増幅部１５は、ＮＰＮ型ト
ランジスタＱ5 （第１のトランジスタ）、ＮＰＮ型トラ
ンジスタＱ6 （第２のトランジスタ）、飽和防止用レベ
ルシフト回路１６を構成するダイオード接続のトランジ
スタＱ7 〜Ｑ9 及びトランジスタＱ10〜Ｑ12、定電流Ｉ
X の定電流源２２、及び負荷抵抗Ｒ1 から構成されてい
る。
器１４、後段増幅部１５、クランプ用レベルシフト回路
１７を構成するダイオード接続のトランジスタＱ14〜Ｑ
16から構成されている。後段増幅部１５は、ＮＰＮ型ト
ランジスタＱ5 （第１のトランジスタ）、ＮＰＮ型トラ
ンジスタＱ6 （第２のトランジスタ）、飽和防止用レベ
ルシフト回路１６を構成するダイオード接続のトランジ
スタＱ7 〜Ｑ9 及びトランジスタＱ10〜Ｑ12、定電流Ｉ
X の定電流源２２、及び負荷抵抗Ｒ1 から構成されてい
る。
【００２６】差動増幅器１４は、ＰＮＰ型の差動対トラ
ンジスタＱ1 ，Ｑ2 、トランジスタＱ1 ，Ｑ2 のコレク
タと接地端子間に接続された、カレントミラー負荷を構
成するＮＰＮ型トランジスタＱ3 ，Ｑ4 、トランジスタ
Ｑ1 ，Ｑ2 のエミッタと電源端子間に接続された定電流
源２１から構成されている。
ンジスタＱ1 ，Ｑ2 、トランジスタＱ1 ，Ｑ2 のコレク
タと接地端子間に接続された、カレントミラー負荷を構
成するＮＰＮ型トランジスタＱ3 ，Ｑ4 、トランジスタ
Ｑ1 ，Ｑ2 のエミッタと電源端子間に接続された定電流
源２１から構成されている。
【００２７】トランジスタＱ5 のベースは、トランジス
タＱ4 のコレクタに接続され、エミッタは接地され、コ
レクタは、トランジスタＱ7 のエミッタに接続されてい
る。トランジスタＱ7 〜Ｑ9 は直列接続されており、ト
ランジスタＱ9 のコレクタが定電流源２２の一端に接続
されている。定電流源２２の他端は、電源端子に接続さ
れている。また、トランジスタＱ10〜Ｑ12は直列接続さ
れており、トランジスタＱ10のコレクタが定電流源２２
の一端に接続されている。
タＱ4 のコレクタに接続され、エミッタは接地され、コ
レクタは、トランジスタＱ7 のエミッタに接続されてい
る。トランジスタＱ7 〜Ｑ9 は直列接続されており、ト
ランジスタＱ9 のコレクタが定電流源２２の一端に接続
されている。定電流源２２の他端は、電源端子に接続さ
れている。また、トランジスタＱ10〜Ｑ12は直列接続さ
れており、トランジスタＱ10のコレクタが定電流源２２
の一端に接続されている。
【００２８】トランジスタＱ6 のベースは、トランジス
タＱ5 のコレクタに接続され、エミッタは接地され、コ
レクタは、トランジスタＱ12のエミッタに接続されてい
る。また、トランジスタＱ14〜Ｑ16は、直列接続されて
おり、トランジスタＱ16のエミッタがトランジスタＱ6
のコレクタに接続され、トランジスタＱ14のコレクタが
トランジスタＱ13のコレクタに接続されている。電源端
子３１には、電源電圧Ｖccが供給され、接地端子３２が
接地されている。
タＱ5 のコレクタに接続され、エミッタは接地され、コ
レクタは、トランジスタＱ12のエミッタに接続されてい
る。また、トランジスタＱ14〜Ｑ16は、直列接続されて
おり、トランジスタＱ16のエミッタがトランジスタＱ6
のコレクタに接続され、トランジスタＱ14のコレクタが
トランジスタＱ13のコレクタに接続されている。電源端
子３１には、電源電圧Ｖccが供給され、接地端子３２が
接地されている。
【００２９】ビデオブランキング回路１２は、入力端子
３３に供給されるブランキング信号を基準電圧Ｖref と
比較して、ビデオアンプ１３のブランキングを制御する
出力ブランキング制御信号を生成する回路である。ビデ
オアンプ１３は、増幅器Ａ1 、トランジスタＱ13、抵抗
Ｒ2 ，Ｒ3 、トランジスタＱ17〜Ｑ20、抵抗Ｒ4 〜
Ｒ7 、定電流ＩS23 の定電流源２３から構成されてい
る。
３３に供給されるブランキング信号を基準電圧Ｖref と
比較して、ビデオアンプ１３のブランキングを制御する
出力ブランキング制御信号を生成する回路である。ビデ
オアンプ１３は、増幅器Ａ1 、トランジスタＱ13、抵抗
Ｒ2 ，Ｒ3 、トランジスタＱ17〜Ｑ20、抵抗Ｒ4 〜
Ｒ7 、定電流ＩS23 の定電流源２３から構成されてい
る。
【００３０】入力端子３４に供給されたビデオ入力信号
は、増幅器Ａ1 ，トランジスタＱ13で増幅されて、トラ
ンジスタＱ13のコレクタから出力される。なお、増幅器
Ａ1は、ビデオ入力信号と逆極性の信号を出力するた
め、トランジスタＱ13のコレクタには、ビデオ入力信号
と同極性の信号が生成される。
は、増幅器Ａ1 ，トランジスタＱ13で増幅されて、トラ
ンジスタＱ13のコレクタから出力される。なお、増幅器
Ａ1は、ビデオ入力信号と逆極性の信号を出力するた
め、トランジスタＱ13のコレクタには、ビデオ入力信号
と同極性の信号が生成される。
【００３１】トランジスタＱ17〜Ｑ20、抵抗Ｒ4 〜
Ｒ7 、定電流源２３からなる回路にて、インピーダンス
変換とレベルシフトが行われ、出力端子３５からビデオ
出力信号が出力される。出力端子３５には、所定の負荷
抵抗ＲL が接続される。なお、シンクチップ部のレベル
を決めるクランプ回路は別に設けられ、ビデオ入力端子
３４には、ペデスタルレベル以上のビデオ信号が供給さ
れる。
Ｒ7 、定電流源２３からなる回路にて、インピーダンス
変換とレベルシフトが行われ、出力端子３５からビデオ
出力信号が出力される。出力端子３５には、所定の負荷
抵抗ＲL が接続される。なお、シンクチップ部のレベル
を決めるクランプ回路は別に設けられ、ビデオ入力端子
３４には、ペデスタルレベル以上のビデオ信号が供給さ
れる。
【００３２】次に、ビデオブランキング回路１２の詳し
い動作について説明する。電源電圧Ｖccは、例えば、１
２Ｖに設定される。ブランキング信号は、ハイレベル
（“Ｈ”），エルレベル（“Ｌ”）の２値の信号であ
る。基準電圧Ｖref は、“Ｈ”と“Ｌ”の中間のレベル
に設定される。例えば、“Ｈ”＝５Ｖ，“Ｌ”＝０Ｖに
対して、Ｖref ＝１．４Ｖに設定する。
い動作について説明する。電源電圧Ｖccは、例えば、１
２Ｖに設定される。ブランキング信号は、ハイレベル
（“Ｈ”），エルレベル（“Ｌ”）の２値の信号であ
る。基準電圧Ｖref は、“Ｈ”と“Ｌ”の中間のレベル
に設定される。例えば、“Ｈ”＝５Ｖ，“Ｌ”＝０Ｖに
対して、Ｖref ＝１．４Ｖに設定する。
【００３３】ブランキング信号が“Ｈ”の場合は、トラ
ンジスタＱ1 がオフし、トランジスタＱ2 がオンとな
る。このとき、トランジスタＱ3 ，Ｑ4 にはコレクタ電
流が流れず、トランジスタＱ2 のコレクタ電流がトラン
ジスタＱ5 のベースに流入する。これにより、トランジ
スタＱ5 がオンとなり、定電流源２２，トランジスタＱ
9 〜Ｑ7 を介して、トランジスタＱ5 のコレクタに電流
が流れる。トランジスタＱ5 は飽和状態となり、コレク
タ電圧はほぼ０Ｖとなる。
ンジスタＱ1 がオフし、トランジスタＱ2 がオンとな
る。このとき、トランジスタＱ3 ，Ｑ4 にはコレクタ電
流が流れず、トランジスタＱ2 のコレクタ電流がトラン
ジスタＱ5 のベースに流入する。これにより、トランジ
スタＱ5 がオンとなり、定電流源２２，トランジスタＱ
9 〜Ｑ7 を介して、トランジスタＱ5 のコレクタに電流
が流れる。トランジスタＱ5 は飽和状態となり、コレク
タ電圧はほぼ０Ｖとなる。
【００３４】このとき、トランジスタＱ6 のベースはほ
ぼ０Ｖとなり、トランジスタＱ6 はオフとなり、トラン
ジスタＱ6 のコレクタ電圧はほぼ電源電圧Ｖccとなる。
このため、トランジスタＱ14〜Ｑ16はオフとなる。従っ
て、このとき、ビデオ入力信号に対応してビデオアンプ
１３のトランジスタＱ13のコレクタに生成されたビデオ
信号が、トランジスタＱ17〜Ｑ20、抵抗Ｒ 7 を介して、
出力端子３５から出力される。
ぼ０Ｖとなり、トランジスタＱ6 はオフとなり、トラン
ジスタＱ6 のコレクタ電圧はほぼ電源電圧Ｖccとなる。
このため、トランジスタＱ14〜Ｑ16はオフとなる。従っ
て、このとき、ビデオ入力信号に対応してビデオアンプ
１３のトランジスタＱ13のコレクタに生成されたビデオ
信号が、トランジスタＱ17〜Ｑ20、抵抗Ｒ 7 を介して、
出力端子３５から出力される。
【００３５】ブランキング信号が“Ｌ”の場合は、トラ
ンジスタＱ1 がオンし、トランジスタＱ2 がオフとな
る。このとき、トランジスタＱ1 のコレクタからトラン
ジスタＱ3 に電流が流れ、トランジスタＱ4 にもコレク
タ電流が流れようとする。これにより、トランジスタＱ
5 がオフとなり、定電流源２２，トランジスタＱ9 〜Ｑ
7 を介して、トランジスタＱ6 のベースに電流が流入し
て、トランジスタＱ6 がオンとなる。
ンジスタＱ1 がオンし、トランジスタＱ2 がオフとな
る。このとき、トランジスタＱ1 のコレクタからトラン
ジスタＱ3 に電流が流れ、トランジスタＱ4 にもコレク
タ電流が流れようとする。これにより、トランジスタＱ
5 がオフとなり、定電流源２２，トランジスタＱ9 〜Ｑ
7 を介して、トランジスタＱ6 のベースに電流が流入し
て、トランジスタＱ6 がオンとなる。
【００３６】このとき、トランジスタＱ6 のコレクタに
は、定電流源２２，トランジスタＱ 10〜Ｑ12を介して、
電流が流入する。また、抵抗Ｒ1 を介してもコレクタに
電流が流入する。トランジスタＱ6 がオンのときの、ト
ランジスタＱ6 のコレクタ電圧ＶC6は、下記(1) 式で表
せる。
は、定電流源２２，トランジスタＱ 10〜Ｑ12を介して、
電流が流入する。また、抵抗Ｒ1 を介してもコレクタに
電流が流入する。トランジスタＱ6 がオンのときの、ト
ランジスタＱ6 のコレクタ電圧ＶC6は、下記(1) 式で表
せる。
【００３７】
ＶC6＝ＶBE6 ＋ＶBE7 ＋ＶBE8 ＋ＶBE9 −（ＶBE10＋ＶBE11＋ＶBE12）
(1)
ＶBE6 〜ＶBE12は、夫々、トランジスタＱ6 〜Ｑ12のベ
ース・エミッタ間電圧である。
ース・エミッタ間電圧である。
【００３８】ここで、ＶBE6 ＝ＶBE7 ＝ＶBE8 ＝ＶBE9
＝ＶBE10＝ＶBE11＝ＶBE12≒ＶF に設定することができ
るため、ＶC6≒ＶF に設定することができる。このよう
に、トランジスタＱ6 がオンのとき、コレクタ電圧がほ
ぼＶF にクランプされて、飽和が防止される。
＝ＶBE10＝ＶBE11＝ＶBE12≒ＶF に設定することができ
るため、ＶC6≒ＶF に設定することができる。このよう
に、トランジスタＱ6 がオンのとき、コレクタ電圧がほ
ぼＶF にクランプされて、飽和が防止される。
【００３９】なお、トランジスタＱ7 〜Ｑ9 、トランジ
スタＱ10〜Ｑ12を夫々３個直列にしているのは、エミッ
タ・ベース間耐圧が５〜７Ｖと低いトランジスタＱ5 ，
Ｑ6を保護するためである。トランジスタＱ6 がオンの
とき、トランジスタＱ14〜Ｑ16がオンであるとすると、
トランジスタＱ14のコレクタの電圧は、ＶC6＋ＶBE14＋
ＶBE15＋ＶBE16 となる。ＶC6≒ＶF 、ＶBE14＝ＶBE15
＝ＶBE16＝≒ＶF に設定すると、トランジスタＱ14のコ
レクタの電圧は、ほぼ４・ＶF となる。
スタＱ10〜Ｑ12を夫々３個直列にしているのは、エミッ
タ・ベース間耐圧が５〜７Ｖと低いトランジスタＱ5 ，
Ｑ6を保護するためである。トランジスタＱ6 がオンの
とき、トランジスタＱ14〜Ｑ16がオンであるとすると、
トランジスタＱ14のコレクタの電圧は、ＶC6＋ＶBE14＋
ＶBE15＋ＶBE16 となる。ＶC6≒ＶF 、ＶBE14＝ＶBE15
＝ＶBE16＝≒ＶF に設定すると、トランジスタＱ14のコ
レクタの電圧は、ほぼ４・ＶF となる。
【００４０】一方、トランジスタＱ17〜Ｑ20によりレベ
ルシフトされる電圧は、ＶBE17＋Ｖ BE18＋ＶBE19＋Ｖ
BE20となる。ＶBE17＝ＶBE18＝ＶBE19＝ＶBE20≒ＶF に
設定すると、レベルシフトされる電圧は、ほぼ４・ＶF
となる。また、ビデオ入力信号に対応して生成されるビ
デオ出力信号のレベルは０Ｖよりも大きい。
ルシフトされる電圧は、ＶBE17＋Ｖ BE18＋ＶBE19＋Ｖ
BE20となる。ＶBE17＝ＶBE18＝ＶBE19＝ＶBE20≒ＶF に
設定すると、レベルシフトされる電圧は、ほぼ４・ＶF
となる。また、ビデオ入力信号に対応して生成されるビ
デオ出力信号のレベルは０Ｖよりも大きい。
【００４１】従って、ブランキング信号が“Ｌ”でトラ
ンジスタＱ6 がオンのとき、ビデオ入力信号のレベルに
関わらず、トランジスタＱ14〜Ｑ16がオンとなって、抵
抗Ｒ 3 からトランジスタＱ14〜Ｑ16を介してトランジス
タＱ6 に制御電流（出力ブランキング制御信号）が流入
し、トランジスタＱ13のコレクタ電圧は強制的に約４・
ＶF に下げられる。これにより、ビデオ出力信号のレベ
ルは、強制的にペデスタルレベルを下回る値（ほぼ０
Ｖ）に下げられる。
ンジスタＱ6 がオンのとき、ビデオ入力信号のレベルに
関わらず、トランジスタＱ14〜Ｑ16がオンとなって、抵
抗Ｒ 3 からトランジスタＱ14〜Ｑ16を介してトランジス
タＱ6 に制御電流（出力ブランキング制御信号）が流入
し、トランジスタＱ13のコレクタ電圧は強制的に約４・
ＶF に下げられる。これにより、ビデオ出力信号のレベ
ルは、強制的にペデスタルレベルを下回る値（ほぼ０
Ｖ）に下げられる。
【００４２】なお、差動増幅器１４の出力信号を増幅す
る後段増幅部１５は、トランジスタＱ5 ，Ｑ6 からなる
２段構成の回路としているため、十分なゲインを持って
いる。このため、トランジスタＱ6 がオンのとき、トラ
ンジスタＱ14〜Ｑ16から十分な制御電流を流し込むこと
ができる。
る後段増幅部１５は、トランジスタＱ5 ，Ｑ6 からなる
２段構成の回路としているため、十分なゲインを持って
いる。このため、トランジスタＱ6 がオンのとき、トラ
ンジスタＱ14〜Ｑ16から十分な制御電流を流し込むこと
ができる。
【００４３】ブランキング信号が“Ｌ”（ブランキング
オン時）のビデオ出力信号の電圧Ｖ OUTLについて、下記
(2) 式が成立する。 ＶOUTL＝（ＶC6＋ＶBE14＋ＶBE15＋ＶBE16） −（ＶBE17＋ＶBE18＋ＶBE19＋ＶBE20＋（Ｒ7 ／ＲL ）・ＶOUTL） (2) 前記(1) 式と(2) 式から、ＶOUTLは、下記(3) 式で表せ
る。
オン時）のビデオ出力信号の電圧Ｖ OUTLについて、下記
(2) 式が成立する。 ＶOUTL＝（ＶC6＋ＶBE14＋ＶBE15＋ＶBE16） −（ＶBE17＋ＶBE18＋ＶBE19＋ＶBE20＋（Ｒ7 ／ＲL ）・ＶOUTL） (2) 前記(1) 式と(2) 式から、ＶOUTLは、下記(3) 式で表せ
る。
【００４４】
ＶOUTL＝（１／（１＋Ｒ7 ／ＲL ））・（ＶBE6 ＋ＶBE7 ＋ＶBE8 ＋ＶBE9
−（ＶBE10＋ＶBE11＋ＶBE12）＋ＶBE14＋ＶBE15＋ＶBE16
−（ＶBE17＋ＶBE18＋ＶBE19＋ＶBE20））
(3)
(3) 式において、ＶBE6 ＝ＶBE7 ＝ＶBE8 ＝ＶBE9 ＝Ｖ
BE10＝ＶBE11＝ＶBE12≒ＶF ，ＶBE14＝ＶBE15＝ＶBE16
≒ＶF ，ＶBE17＝ＶBE18＝ＶBE19＝ＶBE20≒Ｖ F に設定
すると、ＶOUTL≒０Ｖとすることができる。
BE10＝ＶBE11＝ＶBE12≒ＶF ，ＶBE14＝ＶBE15＝ＶBE16
≒ＶF ，ＶBE17＝ＶBE18＝ＶBE19＝ＶBE20≒Ｖ F に設定
すると、ＶOUTL≒０Ｖとすることができる。
【００４５】図２（Ａ）〜（Ｃ）は、図４の従来回路で
の図５（Ａ）〜（Ｃ）と同様に、図１の回路における、
ビデオ入力信号、ブランキング信号、ビデオ出力信号の
例を示す。第１実施例では、出力クランプ用のトランジ
スタＱ14〜Ｑ16を、トランジション周波数ｆT が高く、
オンからオフになるときの応答時間が短いＮＰＮトラン
ジスタのみで構成している。このため、ブランキング信
号が“Ｌ”から“Ｈ”に変化するとき，即ち、ビデオ出
力信号のブランキング部分の立ち上がり部分で、図２
（Ｃ）に示すように、オーバーシュートを生じない。従
って、ブランキング部分で波形歪み等を生じることのな
い良好なビデオ出力信号を生成することができる。
の図５（Ａ）〜（Ｃ）と同様に、図１の回路における、
ビデオ入力信号、ブランキング信号、ビデオ出力信号の
例を示す。第１実施例では、出力クランプ用のトランジ
スタＱ14〜Ｑ16を、トランジション周波数ｆT が高く、
オンからオフになるときの応答時間が短いＮＰＮトラン
ジスタのみで構成している。このため、ブランキング信
号が“Ｌ”から“Ｈ”に変化するとき，即ち、ビデオ出
力信号のブランキング部分の立ち上がり部分で、図２
（Ｃ）に示すように、オーバーシュートを生じない。従
って、ブランキング部分で波形歪み等を生じることのな
い良好なビデオ出力信号を生成することができる。
【００４６】ここで、トランジスタＱ6 のベース電流を
ＩB6、トランジスタＱ6 のコレクタ電流をＩC6とする
と、トランジスタＱ6 のＶBE6 は、下記(4) 式で表せ
る。また、ＶBE7 ＝ＶBE8 ＝ＶBE9 ≒ＶF とすると、Ｖ
BE7 〜ＶBE9 は、下記(5) 式で表せ、ＶBE10＝ＶBE11＝
ＶBE12≒ＶF とすると、ＶBE10〜ＶBE12は、下記(6) 式
で表せる。
ＩB6、トランジスタＱ6 のコレクタ電流をＩC6とする
と、トランジスタＱ6 のＶBE6 は、下記(4) 式で表せ
る。また、ＶBE7 ＝ＶBE8 ＝ＶBE9 ≒ＶF とすると、Ｖ
BE7 〜ＶBE9 は、下記(5) 式で表せ、ＶBE10＝ＶBE11＝
ＶBE12≒ＶF とすると、ＶBE10〜ＶBE12は、下記(6) 式
で表せる。
【００４７】
ＶBE6 ＝ＶT ・ｌｎ（ＩC6／ＩS ） (4)
ＶBE7 ＝ＶBE8 ＝ＶBE9 ＝ＶT ・ｌｎ（ＩB6／ＩS ） (5)
ＶBE10＝ＶBE11＝ＶBE12＝ＶT ・ｌｎ（（ＩX −ＩB6）／ＩS ） (6)
ここで、ＶT は熱電圧、ＩS は逆方向コレクタ飽和電流
である。
である。
【００４８】前記(1) 式、(4) ，(5) ，(6) 式から、Ｖ
C6は、下記(7) 式で表せる。 ＶC6＝ＶT ・ｌｎ（ＩC6／ＩS ）＋３・ＶT ・ｌｎ（ＩB6／ＩS ） −３・ＶT ・ｌｎ（（ＩX −ＩB6）／ＩS ） ＝ＶT ・ｌｎ（ＩC6／ＩS ）＋３・ＶT ・ｌｎ（ＩC6／（ＩS ・ｈFE）） −３・ＶT ・ｌｎ（（ＩX −ＩC6／ｈFE）／ＩS ） (7) ここで、ＩB6＝ＩC6／ｈFEとしている。ｈFEは、トラン
ジスタＱ6 の電流増幅率である。
C6は、下記(7) 式で表せる。 ＶC6＝ＶT ・ｌｎ（ＩC6／ＩS ）＋３・ＶT ・ｌｎ（ＩB6／ＩS ） −３・ＶT ・ｌｎ（（ＩX −ＩB6）／ＩS ） ＝ＶT ・ｌｎ（ＩC6／ＩS ）＋３・ＶT ・ｌｎ（ＩC6／（ＩS ・ｈFE）） −３・ＶT ・ｌｎ（（ＩX −ＩC6／ｈFE）／ＩS ） (7) ここで、ＩB6＝ＩC6／ｈFEとしている。ｈFEは、トラン
ジスタＱ6 の電流増幅率である。
【００４９】図１の回路では、ブランキング信号が
“Ｈ”のときの、ビデオ入力信号のレベルに応じたトラ
ンジスタＱ13のコレクタ電圧によって、トランジスタＱ
6 がオンとなったときのトランジスタＱ6 のコレクタ電
流ＩC6が少し変化する。これにより、トランジスタＱ6
のコレクタ電圧ＶC6も幾分変化する。
“Ｈ”のときの、ビデオ入力信号のレベルに応じたトラ
ンジスタＱ13のコレクタ電圧によって、トランジスタＱ
6 がオンとなったときのトランジスタＱ6 のコレクタ電
流ＩC6が少し変化する。これにより、トランジスタＱ6
のコレクタ電圧ＶC6も幾分変化する。
【００５０】具体例として、ＶT ＝０．０２６Ｖ、ｈFE
＝１００、ＩS ＝７５×１０-18 、ＩX ＝２００μＡの
とき、ＩC6が１ｍＡから３ｍＡに変化した場合、前記
(7) 式より、ＶC6の変化分ΔＶC6は、ΔＶC6＝０．６５
１−０．５５６＝９５ｍＶとなる。
＝１００、ＩS ＝７５×１０-18 、ＩX ＝２００μＡの
とき、ＩC6が１ｍＡから３ｍＡに変化した場合、前記
(7) 式より、ＶC6の変化分ΔＶC6は、ΔＶC6＝０．６５
１−０．５５６＝９５ｍＶとなる。
【００５１】図３は、本発明の第２実施例のビデオブラ
ンキング回路１２Ａとビデオアンプ１３の回路図を示
す。図３において、図１と同一構成部分には、同一符号
を付し、適宜説明を省略する。図３のビデオブランキン
グ回路１２Ａは、前記のＶC6の変化分ΔＶC6をより低減
するために、図１のビデオブランキング回路１２のトラ
ンジスタＱ6 のベース・エミッタ間に抵抗Ｒ8 を設けた
回路である。
ンキング回路１２Ａとビデオアンプ１３の回路図を示
す。図３において、図１と同一構成部分には、同一符号
を付し、適宜説明を省略する。図３のビデオブランキン
グ回路１２Ａは、前記のＶC6の変化分ΔＶC6をより低減
するために、図１のビデオブランキング回路１２のトラ
ンジスタＱ6 のベース・エミッタ間に抵抗Ｒ8 を設けた
回路である。
【００５２】図３の回路において、トランジスタＱ6 の
ＶBE6 は、前記(4) 式で表せる。また、ＶBE7 ＝ＶBE8
＝ＶBE9 ≒ＶF とすると、ＶBE7 〜ＶBE9 は、下記(8)
式で表せ、ＶBE10＝ＶBE11＝ＶBE12≒ＶF とすると、Ｖ
BE10〜ＶBE12は、下記(9) 式で表せる。
ＶBE6 は、前記(4) 式で表せる。また、ＶBE7 ＝ＶBE8
＝ＶBE9 ≒ＶF とすると、ＶBE7 〜ＶBE9 は、下記(8)
式で表せ、ＶBE10＝ＶBE11＝ＶBE12≒ＶF とすると、Ｖ
BE10〜ＶBE12は、下記(9) 式で表せる。
【００５３】
ＶBE7 ＝ＶBE8 ＝ＶBE9 ＝ＶT ・ｌｎ（（ＶBE6 ／Ｒ8 ＋ＩB6）／ＩS ）
(8)
ＶBE10＝ＶBE11＝ＶBE12
＝ＶT ・ｌｎ（（ＩX −ＶBE6 ／Ｒ8 −ＩB6）／ＩS ） (9)
前記(1) 式、(4) ，(8) ，(9) 式から、ＶC6は、下記(1
0)式で表せる。
0)式で表せる。
【００５４】
ＶC6＝ＶT ・ｌｎ（ＩC6／ＩS ）
＋３・ＶT ・ｌｎ（（ＶBE6 ／Ｒ8 ＋ＩB6）／ＩS ）
−３・ＶT ・ｌｎ（（ＩX −ＶBE6 ／Ｒ8 −ＩB6）／ＩS ）
＝ＶT ・ｌｎ（ＩC6／ＩS ）
＋３・ＶT ・ｌｎ（（ＶBE6 ／Ｒ8 ＋ＩC6／ｈFE）／ＩS ）
−３・ＶT ・ｌｎ（（ＩX −ＶBE6 ／Ｒ8 −ＩC6／ｈFE）／ＩS ）
(10)
具体例として、ＶT ＝０．０２６Ｖ、ｈFE＝１００、Ｉ
S ＝７５×１０-18 、ＩX ＝２００μＡ、ＶBE6 ＝０．
７Ｖ、Ｒ8 ＝７ｋΩとすると、ＩC6が１ｍＡから３ｍＡ
に変化した場合、前記(10)式より、ＶC6の変化分ΔＶC6
は、ΔＶC6＝０．８１７−０．８０２＝３２ｍＶとな
る。
S ＝７５×１０-18 、ＩX ＝２００μＡ、ＶBE6 ＝０．
７Ｖ、Ｒ8 ＝７ｋΩとすると、ＩC6が１ｍＡから３ｍＡ
に変化した場合、前記(10)式より、ＶC6の変化分ΔＶC6
は、ΔＶC6＝０．８１７−０．８０２＝３２ｍＶとな
る。
【００５５】このように、第２実施例のビデオブランキ
ング回路１２Ａでは、トランジスタＱ6 のコレクタ電流
ＩC6の変化による飽和防止用レベルシフト回路１６の電
圧変化を低減できるため、第１実施例のビデオブランキ
ング回路１２に比べて、ブランキング時のΔＶC6を小さ
くでき、従って，ビデオ出力信号のレベルの変化をより
低く抑えることができる。
ング回路１２Ａでは、トランジスタＱ6 のコレクタ電流
ＩC6の変化による飽和防止用レベルシフト回路１６の電
圧変化を低減できるため、第１実施例のビデオブランキ
ング回路１２に比べて、ブランキング時のΔＶC6を小さ
くでき、従って，ビデオ出力信号のレベルの変化をより
低く抑えることができる。
【００５６】
【発明の効果】上述の如く、請求項１の発明によれば、
クランプ用レベルシフト回路を、トランジション周波数
ｆT が高く応答時間が短いＮＰＮ型トランジスタで構成
しているため、クランプ用レベルシフト回路が導通状態
から遮断状態に変化するとき，即ち、ビデオ出力信号の
ブランキングがオンからオフに変化するときに、ビデオ
出力信号にオーバーシュート等の波形歪みが生じること
を防止することができる。従って、ビデオ出力信号のブ
ランキング部分で波形歪み等を生じることのない良好な
ビデオ出力信号を生成することができる。
クランプ用レベルシフト回路を、トランジション周波数
ｆT が高く応答時間が短いＮＰＮ型トランジスタで構成
しているため、クランプ用レベルシフト回路が導通状態
から遮断状態に変化するとき，即ち、ビデオ出力信号の
ブランキングがオンからオフに変化するときに、ビデオ
出力信号にオーバーシュート等の波形歪みが生じること
を防止することができる。従って、ビデオ出力信号のブ
ランキング部分で波形歪み等を生じることのない良好な
ビデオ出力信号を生成することができる。
【００５７】請求項２の発明によれば、第２のトランジ
スタのコレクタ電流の変化による飽和防止用レベルシフ
ト回路の電圧変化を低減できるため、ブランキング時の
ビデオ出力信号のレベルの変化をより低く抑えることが
できる。
スタのコレクタ電流の変化による飽和防止用レベルシフ
ト回路の電圧変化を低減できるため、ブランキング時の
ビデオ出力信号のレベルの変化をより低く抑えることが
できる。
【図１】本発明の第１実施例のビデオブランキング回路
とビデオアンプの回路図である。
とビデオアンプの回路図である。
【図２】図１の回路における、ビデオ入力信号、ブラン
キング信号、ビデオ出力信号の例を示す図である。
キング信号、ビデオ出力信号の例を示す図である。
【図３】本発明の第２実施例のビデオブランキング回路
とビデオアンプの回路図である。
とビデオアンプの回路図である。
【図４】従来の一例のビデオブランキング回路とビデオ
アンプの回路図である。
アンプの回路図である。
【図５】図４の回路における、ビデオ入力信号、ブラン
キング信号、ビデオ出力信号の例を示す図である。
キング信号、ビデオ出力信号の例を示す図である。
１２，１２Ａ ビデオブランキング回路
１３ ビデオアンプ
１４ 差動増幅器
１５ 後段増幅部
１６ 飽和防止用レベルシフト回路
１７ クランプ用レベルシフト回路
３３ ブランキング用入力端子
３４ ビデオ入力端子
３５ ビデオ出力端子
Ｑ1 ，Ｑ2 差動対トランジスタ
Ｖref 基準電圧
Ｑ5 第１のトランジスタ
Ｑ6 第２のトランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/38 - 5/46
H04N 5/262 - 5/28
Claims (2)
- 【請求項１】 ビデオ入力信号を増幅してビデオ出力信
号として出力するビデオ増幅回路中の所定点の電圧を制
御することで、ビデオ出力信号のレベルを黒レベル以下
にしてブランキングを行うビデオブランキング回路にお
いて、 差動対トランジスタの一方のベースに基準電圧が供給さ
れ、前記差動対トランジスタの他方のベースにブランキ
ング信号が供給され、差動対トランジスタの一方のコレ
クタから信号を出力する差動増幅器と、 ベースに前記差動増幅器の出力信号を供給されて、コレ
クタより信号を出力するエミッタ接地動作の第１のトラ
ンジスタと、 ベースとコレクタ間に飽和防止用レベルシフト回路が接
続されており、前記第１のトランジスタのコレクタから
ベースに信号を供給されて、コレクタより信号を出力す
るエミッタ接地動作の第２のトランジスタと、 前記第２のトランジスタのコレクタと前記ビデオ増幅回
路中の所定点との間に接続されたダイオード接続のＮＰ
Ｎ型トランジスタで構成されており、前記第２のトラン
ジスタが導通しているときに導通して、前記ビデオ増幅
回路中の所定点の電圧を制御する出力ブランキング制御
信号が流れるクランプ用レベルシフト回路とを有するこ
とを特徴とするビデオブランキング回路。 - 【請求項２】 前記第２のトランジスタのベース・エミ
ッタ間に所定値の抵抗を設けたことを特徴とする請求項
１記載のビデオブランキング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04322995A JP3521526B2 (ja) | 1995-03-02 | 1995-03-02 | ビデオブランキング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04322995A JP3521526B2 (ja) | 1995-03-02 | 1995-03-02 | ビデオブランキング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08242412A JPH08242412A (ja) | 1996-09-17 |
| JP3521526B2 true JP3521526B2 (ja) | 2004-04-19 |
Family
ID=12658090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04322995A Expired - Fee Related JP3521526B2 (ja) | 1995-03-02 | 1995-03-02 | ビデオブランキング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3521526B2 (ja) |
-
1995
- 1995-03-02 JP JP04322995A patent/JP3521526B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08242412A (ja) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3521526B2 (ja) | ビデオブランキング回路 | |
| US4631595A (en) | Feedback display driver stage | |
| JP2680753B2 (ja) | バッファアンプ | |
| JPH0617371Y2 (ja) | ディスプレイテレビ装置 | |
| JP2973910B2 (ja) | 信号のコアリング閾値を調整する回路 | |
| US5448188A (en) | Signal processing device for providing a signal corresponding to an input signal and for providing a signal which does not correspond to the input signal | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| KR940004388Y1 (ko) | Tv수상기용 영상 출력장치 | |
| JP2725388B2 (ja) | 映像信号平均レベル検出回路 | |
| KR0127536B1 (ko) | 진폭 제한 기능을 갖는 영상 신호 증폭 장치 | |
| KR910005774Y1 (ko) | 제어신호 증폭 재생회로 | |
| JPH0750857B2 (ja) | 信号切替装置 | |
| JP2537959B2 (ja) | 映像信号振幅制限装置 | |
| JP3106665B2 (ja) | 陰極線管のカソード電流検出装置 | |
| JPH0662277A (ja) | ピーク輝度伸長回路 | |
| JP2848390B2 (ja) | 出力回路 | |
| JP3843481B2 (ja) | サンプルホールド回路 | |
| JPH0879619A (ja) | ビデオブランキング回路 | |
| US5670850A (en) | Video circuit and video signal processing and control techniques for controlling the "tilt" of a video display that may be implemented with LinBiCMOS technology | |
| JPH05130449A (ja) | 映像信号処理装置 | |
| KR890003222B1 (ko) | 합성 동기신호 분리 및 고주파 디지탈 동기신호 분리용 집적회로 | |
| JPS6128450Y2 (ja) | ||
| JPH0127632B2 (ja) | ||
| JPS6250889A (ja) | 水平ブランキングパルス発生回路 | |
| JPS61184056A (ja) | 映像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040202 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |