JP2545978B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2545978B2 JP2545978B2 JP9246889A JP9246889A JP2545978B2 JP 2545978 B2 JP2545978 B2 JP 2545978B2 JP 9246889 A JP9246889 A JP 9246889A JP 9246889 A JP9246889 A JP 9246889A JP 2545978 B2 JP2545978 B2 JP 2545978B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- conductive material
- wafer
- opening
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
Description
【発明の詳細な説明】 〔概要〕 コンタクト孔に導電材料を埋め込んだ際に，スクライ
ブライン等不要部に被着する導電層を除去する方法に関
し， マスク工程なしで，コンタクト孔内の導電層を残し，
大面積の開口部の導電層を除去し，後工程の汚染防止と
ダイシングカッタの磨耗防止を目的とし， ウエハ上に被着された絶縁層にコンタクト孔と該コン
タクト孔より大面積の開口部を形成する工程と，該コン
タクト孔及び該開口部を導電材料で埋め込む工程と，無
指向性エッチングにより，該コンタクト孔内の導電材料
を残し，該開口部内の導電材料を除去する工程を含むよ
うに構成する。
ブライン等不要部に被着する導電層を除去する方法に関
し， マスク工程なしで，コンタクト孔内の導電層を残し，
大面積の開口部の導電層を除去し，後工程の汚染防止と
ダイシングカッタの磨耗防止を目的とし， ウエハ上に被着された絶縁層にコンタクト孔と該コン
タクト孔より大面積の開口部を形成する工程と，該コン
タクト孔及び該開口部を導電材料で埋め込む工程と，無
指向性エッチングにより，該コンタクト孔内の導電材料
を残し，該開口部内の導電材料を除去する工程を含むよ
うに構成する。
本発明は半導体装置の製造方法に係り，選択成長等に
よりコンタクト孔に導電材料を埋め込んだ際に、スクラ
イブライン等不要部に被着する導電層を除去する方法に
関する。
よりコンタクト孔に導電材料を埋め込んだ際に、スクラ
イブライン等不要部に被着する導電層を除去する方法に
関する。
半導体装置の微細化にともない，基板上の絶縁層に形
成された微細なコンタクト孔を導電材料で埋め込む技術
として，従来の導電材料の全面成長（非選択成長）に代
わって，化学気相成長（CVD）法により，導電材料とし
てタングステン（Ｗ）を用い，これをコンタクト孔に選
択成長する方法が開発され，広く利用されるようになっ
てきた。
成された微細なコンタクト孔を導電材料で埋め込む技術
として，従来の導電材料の全面成長（非選択成長）に代
わって，化学気相成長（CVD）法により，導電材料とし
てタングステン（Ｗ）を用い，これをコンタクト孔に選
択成長する方法が開発され，広く利用されるようになっ
てきた。
従って，本発明では導電材料としてタングステンを主
成分とする場合を例にとり説明する。
成分とする場合を例にとり説明する。
近年，半導体装置の配線の微細化にともなうコンタク
ト孔の高アスペクト比（深さ／幅）化によって，非選択
CVD法又はPVD（蒸着，スパッタ等）法による導電材料の
コンタクト孔への埋め込みが難しくなり，前記のよう
に,CVD−Ｗの選択成長による埋め込みが重要な技術とな
っている。
ト孔の高アスペクト比（深さ／幅）化によって，非選択
CVD法又はPVD（蒸着，スパッタ等）法による導電材料の
コンタクト孔への埋め込みが難しくなり，前記のよう
に,CVD−Ｗの選択成長による埋め込みが重要な技術とな
っている。
しかし，現状のウエハでは，スクライブラインや電極
用のパッド形成部等コンタクト孔に比して面積の桁違い
に大きい部分（絶縁層の開口部のアスペクト比が極めて
小さい部分）にも下地シリコンが露出している場合が多
く，選択成長の際にその部分にも導電材料が被着してし
まっていた。
用のパッド形成部等コンタクト孔に比して面積の桁違い
に大きい部分（絶縁層の開口部のアスペクト比が極めて
小さい部分）にも下地シリコンが露出している場合が多
く，選択成長の際にその部分にも導電材料が被着してし
まっていた。
スクライブラインに成長したタングステン等の導電材
料は，ウエハのダイシングの際にカッタの磨耗を速め，
又，比較的大面積の部分に選択成長した導電材料は成長
状件によっては剥離して汚染の原因となっていた。
料は，ウエハのダイシングの際にカッタの磨耗を速め，
又，比較的大面積の部分に選択成長した導電材料は成長
状件によっては剥離して汚染の原因となっていた。
本発明はマスクを用いたエッチングをしないで，コン
タクト孔に成長した導電材料を残し，スクライブライン
等の面積の大きい開口部に成長した導電材料を選択的に
除去する方法を提供し，後工程の汚染防止とダイシング
カッタの磨耗を防止することを目的とする。
タクト孔に成長した導電材料を残し，スクライブライン
等の面積の大きい開口部に成長した導電材料を選択的に
除去する方法を提供し，後工程の汚染防止とダイシング
カッタの磨耗を防止することを目的とする。
上記課題の解決は，ウエハ上に被着された絶縁層にコ
ンタクト孔と，該コンタクト孔より大面積の開口部を形
成する工程と，該コンタクト孔及び該開口部を導電材料
で同程度の厚さに埋め込む工程と，無指向性エッチング
により，該コンタクト孔内の該導電材料の一部を除去
し、該開口内の該導電材料をすべて除去する工程を有す
る半導体装置の製造方法により達成される。
ンタクト孔と，該コンタクト孔より大面積の開口部を形
成する工程と，該コンタクト孔及び該開口部を導電材料
で同程度の厚さに埋め込む工程と，無指向性エッチング
により，該コンタクト孔内の該導電材料の一部を除去
し、該開口内の該導電材料をすべて除去する工程を有す
る半導体装置の製造方法により達成される。
本発明は無指向性のプラズマエッチングを行うことに
より，アスペクト比の大きいコンタクト孔に埋め込まれ
たタングステンは殆どエッチングされないで残り，これ
に反してスクライブライン等アスペクト比の小さい部分
のタングステンはすべて除去されることを本発明者が確
認した結果を利用したものである。
より，アスペクト比の大きいコンタクト孔に埋め込まれ
たタングステンは殆どエッチングされないで残り，これ
に反してスクライブライン等アスペクト比の小さい部分
のタングステンはすべて除去されることを本発明者が確
認した結果を利用したものである。
無指向性のエッチングを行うために，次のようにして
イオンやラジカルの指向性をなくすようにしている。
イオンやラジカルの指向性をなくすようにしている。
例えば,RF励起のプラズマドライエッチングを用い
て，次のように工夫している。
て，次のように工夫している。
I.反応ガスの圧力を高くする これにより，イオンやラジカルの平均自由路程を小さ
くする。
くする。
II.プラズマの発生 単極電極／反応室間でプラズマ発生 プラズマ発生用電極の形状を通常の平行平板に代えて
単極にして，電極／反応室間にRF電力を印加するように
する。
単極にして，電極／反応室間にRF電力を印加するように
する。
石英窓にウエハ載置 電極／ウエハ間に放電が起こらないようするため，電
極に対向して反応室に設けられた石英窓上にウエハを載
せる。
極に対向して反応室に設けられた石英窓上にウエハを載
せる。
ドーナツ型の板状電極 電極／反応室間に発生したプラズマがウエハ上にゆっ
くり下りていくように，電極は円板の中央部を中空にし
てドーナツ形状にしている。
くり下りていくように，電極は円板の中央部を中空にし
てドーナツ形状にしている。
第１図は本発明の一実施例を説明する装置の模式断面
図であり，第２図はこの実施例の平面図である。
図であり，第２図はこの実施例の平面図である。
図において，反応室１内に，ドーナツ型で板状の電極
２が導出ピン21,22により反応室の上側に絶縁されて支
持されている。
２が導出ピン21,22により反応室の上側に絶縁されて支
持されている。
導出ピン21,22は整合回路を経てRF電源６に接続さ
れ，反応室１は接地電位に接続される。
れ，反応室１は接地電位に接続される。
反応室内の下側には，電極２に対向して石英窓３が設
けられ，この上にウエハ７が置かれ，その下側に反応室
外からウエハを加熱する赤外ランプ４が配置されてい
る。
けられ，この上にウエハ７が置かれ，その下側に反応室
外からウエハを加熱する赤外ランプ４が配置されてい
る。
反応ガス導入部５はドーナツ型のSUSで作成された管
からなる本体51と，これに接続し反応室外より反応ガス
を導入する導入管52からなり，本体51の内側には斜め上
向きに８個のノズル（孔）53が等間隔に配置されてい
る。
からなる本体51と，これに接続し反応室外より反応ガス
を導入する導入管52からなり，本体51の内側には斜め上
向きに８個のノズル（孔）53が等間隔に配置されてい
る。
８個の排気口11〜18は石英窓３の周囲に上記のノズル
と半ピッチずらして８箇所等間隔に配置して，ウエハ上
の反応ガス流を均一にするようにしている。
と半ピッチずらして８箇所等間隔に配置して，ウエハ上
の反応ガス流を均一にするようにしている。
各排気口は１本にまとめられて，図示しない排気系に
接続される。
接続される。
以上の装置を用いたエッチング例を次に説明する。
反応ガスとしてのNF3ガスを200SCCM,圧力8.0Torr,ウ
エハの裏面温度300℃,RF電力98Wでエッチングを行っ
た。
エハの裏面温度300℃,RF電力98Wでエッチングを行っ
た。
無指向性エッチングを行うため，ガス圧は通常の指向
性エッチングのときの値0.5Torrに対し，上記のように
8.0Torrと高くした。
性エッチングのときの値0.5Torrに対し，上記のように
8.0Torrと高くした。
試料は４インチφのSiウエハ上に厚さ0.8μｍのPSG
（燐珪酸ガラス）膜を成長し，この膜に0.7〜2.0μｍ径
のコンタクト孔と数100μｍの線幅を持つスクライブラ
インをパターニングして形成し，コンタクト孔をちょう
ど充たす膜厚までタングステンを選択成長したものを用
いた。
（燐珪酸ガラス）膜を成長し，この膜に0.7〜2.0μｍ径
のコンタクト孔と数100μｍの線幅を持つスクライブラ
インをパターニングして形成し，コンタクト孔をちょう
ど充たす膜厚までタングステンを選択成長したものを用
いた。
この結果，約１分のエッチングにより，スクライブラ
イン上のタングステンは完全に除去され，コンタクト孔
内のタングステンは残った。
イン上のタングステンは完全に除去され，コンタクト孔
内のタングステンは残った。
無指向性エッチングの後に開口部内のタングステンが
完全に除去されたとき，コンタクト孔内に残ったタング
ステンの厚さは当初の厚さ0.8μｍから，コンタクト孔
径が2.0μｍφでは0.4μｍに,1.0μｍφでは0.5μｍに,
0.7μｍφでは0.7μｍになった。
完全に除去されたとき，コンタクト孔内に残ったタング
ステンの厚さは当初の厚さ0.8μｍから，コンタクト孔
径が2.0μｍφでは0.4μｍに,1.0μｍφでは0.5μｍに,
0.7μｍφでは0.7μｍになった。
本発明は埋め込み用導電材料としてタングステンを用
いたが，これの代わりにモリブデン，タンタル等を用い
ても本発明は適用できる。
いたが，これの代わりにモリブデン，タンタル等を用い
ても本発明は適用できる。
この場合，エッチングガスはモリブデン，タンタルに
対してもNF3を適用できる。
対してもNF3を適用できる。
実施例では,RFを用いましたが，μウエーブのダウン
フローエッチングをもちいてもよい。
フローエッチングをもちいてもよい。
以上説明したように本発明によれば，マスクを用いた
エッチングをしないで，コンタクト孔に成長した導電材
料を残し，スクライブライン等の面積の大きい開口部に
成長した導電材料を選択的に除去でき，後工程の汚染防
止とダイシングカッタの磨耗防止ができるようになる。
エッチングをしないで，コンタクト孔に成長した導電材
料を残し，スクライブライン等の面積の大きい開口部に
成長した導電材料を選択的に除去でき，後工程の汚染防
止とダイシングカッタの磨耗防止ができるようになる。
第１図は本発明の一実施例を説明する装置の模式断面
図， 第２図は実施例の平面図である。 図において， １は反応室， 11〜18は排気口， ２は電極， 21,22は導出ピン， ３は石英窓， ４は赤外ランプ， ５は反応ガス導入部， 51は本体， 52は導入管， 53はノズル， ６はRF電源， ７はウエハ である。
図， 第２図は実施例の平面図である。 図において， １は反応室， 11〜18は排気口， ２は電極， 21,22は導出ピン， ３は石英窓， ４は赤外ランプ， ５は反応ガス導入部， 51は本体， 52は導入管， 53はノズル， ６はRF電源， ７はウエハ である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 寿哉 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】ウエハ上に被着された絶縁層にコンタクト
孔と，該コンタクト孔より大面積の開口部を形成する工
程と，該コンタクト孔及び該開口部を導電材料で同程度
の厚さに埋め込む工程と，無指向性エッチングにより，
該コンタクト孔内の該導電材料の一部を除去し，該開口
内の該導電材料をすべて除去する工程を有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9246889A JP2545978B2 (ja) | 1989-04-12 | 1989-04-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9246889A JP2545978B2 (ja) | 1989-04-12 | 1989-04-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02271553A JPH02271553A (ja) | 1990-11-06 |
| JP2545978B2 true JP2545978B2 (ja) | 1996-10-23 |
Family
ID=14055172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9246889A Expired - Lifetime JP2545978B2 (ja) | 1989-04-12 | 1989-04-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545978B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007300045A (ja) * | 2006-05-08 | 2007-11-15 | Toshiba Matsushita Display Technology Co Ltd | ドライエッチング装置 |
| CN110416053B (zh) * | 2019-07-30 | 2021-03-16 | 江苏鲁汶仪器有限公司 | 一种电感耦合等离子体处理系统 |
-
1989
- 1989-04-12 JP JP9246889A patent/JP2545978B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02271553A (ja) | 1990-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4565743B2 (ja) | 半導体処理室用電極及びその製造方法 | |
| JP3942672B2 (ja) | 基板処理方法および基板処理装置 | |
| KR100490575B1 (ko) | 귀금속 박막 패턴 형성방법 | |
| US11735467B2 (en) | Airgap formation processes | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| US5420078A (en) | Method for producing via holes in integrated circuit layers | |
| JP2545978B2 (ja) | 半導体装置の製造方法 | |
| GB2175542A (en) | Reactive ion etching device | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 | |
| US5640038A (en) | Integrated circuit structure with self-planarized layers | |
| JPS6116524A (ja) | ドライエッチング方法 | |
| JPS6047738B2 (ja) | 半導体装置のコンタクト形成方法 | |
| KR100342393B1 (ko) | 반도체 소자의 감광막 제거 방법 | |
| JP3360588B2 (ja) | 平行平板型ドライエッチャー | |
| JPH10242116A (ja) | 平行平板型ｒｉｅ装置 | |
| JP2548177B2 (ja) | ドライエツチングの方法 | |
| JP3018345B2 (ja) | 半導体装置の製造方法 | |
| US20020137078A1 (en) | Roughened and oxidized well chips and method of making same | |
| CN116988065A (zh) | 一种类光栅结构金属电极制造方法和电极 | |
| JPH0964017A (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JPH01238121A (ja) | 半導体装置の製造方法 | |
| JPH04150023A (ja) | 半導体装置の製造方法 | |
| JPH0697126A (ja) | 半導体のドライエッチング方法及びその半導体のドライエッチング装置 | |
| JPH05190502A (ja) | 反応性イオンエッチング法 | |
| JPH08124907A (ja) | 半導体装置の製造方法 |