JP2545058B2 - 階調信号発生回路 - Google Patents
階調信号発生回路Info
- Publication number
- JP2545058B2 JP2545058B2 JP59122300A JP12230084A JP2545058B2 JP 2545058 B2 JP2545058 B2 JP 2545058B2 JP 59122300 A JP59122300 A JP 59122300A JP 12230084 A JP12230084 A JP 12230084A JP 2545058 B2 JP2545058 B2 JP 2545058B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- period
- output
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明は液晶パネルを階調駆動するための階調信号発
生回路に関する。
生回路に関する。
［従来技術］ 近年、携帯用小型テレビ受像機として、表示部に液晶
表示パネルを使用した液晶テレビ受像機が実用化されて
いる。また、最近では、カラー液晶パネルを使用した液
晶カラーテレビが考えられている。カラー液晶表示には
種々の方法があるが、第４図に示すように、信号電極に
Ｒ（赤）、Ｇ（緑）、Ｂ（青）の原色フイルタ１を配列
してカラー液晶パネル２を構成し、上記３原色の組合わ
せによりカラー表示を行なうようにしたものが一般的で
ある。また、上記第４図において、３は走査電極駆動回
路で、ｎ本の走査信号線がカラー液晶パネル２に接続さ
れる。さらに、４はＲ信号電極駆動回路、５はＧ信号電
極駆動回路、６はＢ信号電極駆動回路で、各々ｍ本の信
号線がカラー液晶パネル２に接続される。また、７は液
晶電圧発生回路で、V0〜V5、つまり、V0＝GND、V1＝（1
/a）V5、V2＝（2/a）V5、V3（１−2/a）V5、V4＝（１−
1/a）V5、V5を発生し、上記各駆動回路３、４、５、６
に動作電圧として供給する。なお、上記ａは、バイアス
比である。
表示パネルを使用した液晶テレビ受像機が実用化されて
いる。また、最近では、カラー液晶パネルを使用した液
晶カラーテレビが考えられている。カラー液晶表示には
種々の方法があるが、第４図に示すように、信号電極に
Ｒ（赤）、Ｇ（緑）、Ｂ（青）の原色フイルタ１を配列
してカラー液晶パネル２を構成し、上記３原色の組合わ
せによりカラー表示を行なうようにしたものが一般的で
ある。また、上記第４図において、３は走査電極駆動回
路で、ｎ本の走査信号線がカラー液晶パネル２に接続さ
れる。さらに、４はＲ信号電極駆動回路、５はＧ信号電
極駆動回路、６はＢ信号電極駆動回路で、各々ｍ本の信
号線がカラー液晶パネル２に接続される。また、７は液
晶電圧発生回路で、V0〜V5、つまり、V0＝GND、V1＝（1
/a）V5、V2＝（2/a）V5、V3（１−2/a）V5、V4＝（１−
1/a）V5、V5を発生し、上記各駆動回路３、４、５、６
に動作電圧として供給する。なお、上記ａは、バイアス
比である。
上記第４図における各信号電極駆動回路４、５、６は
第５図に示すように構成される。すなわち、各信号電極
駆動回路４、５、６は、ｍ段の駆動回路101〜10mからな
っている。そして、映像処理回路（図示せず）から送ら
れてくる４ビットのデジタルデータD1〜D4は、まず、初
段の駆動回路101内のレジスタ11に入力される。このレ
ジスタ11は、サンプリングロックφｓに同期して上記デ
ータD1〜D4を読込み、ラッチ回路12に入力すると共に次
段の駆動回路102に送出する。上記ラッチ回路12は、レ
ジスタ11に書込まれたデータをラッチパルスφｌに同期
してラッチし、インバータ131〜134を介してオア回路14
1〜144に入力する。また、このオア回路141〜144には、
外部に設けられている４ビットカウンタ15の出力Q1〜Q4
が入力される。上記カウンタ15は、ラッチパルスφｌに
よってリセットされ、クロックパルスφｃによってカウ
ントアップ動作する。そして、上記オア回路141〜144の
出力は、アンド回路16を介してフリップフロップ17のリ
セット端子Ｒに入力される。このフリップフロップ17
は、ラッチパルスφｌによってセットされるもので、そ
の出力はマルチプレクサ18へ送られる。このマルチプレ
クサ18には、フレーム切換信号φＦが与えられると共に
上記液晶電圧発生回路７からV0〜V5の液晶駆動電圧が与
えられる。そして、上記マルチプレクサ18は、フリップ
フロップ17の出力信号に応じて信号電極駆動信号、つま
り、階調信号Y1を出力する。また、２段目以降の駆動回
路102〜10mも上記駆動回路101と同様に構成され、階調
信号Y2〜Ymを出力する。
第５図に示すように構成される。すなわち、各信号電極
駆動回路４、５、６は、ｍ段の駆動回路101〜10mからな
っている。そして、映像処理回路（図示せず）から送ら
れてくる４ビットのデジタルデータD1〜D4は、まず、初
段の駆動回路101内のレジスタ11に入力される。このレ
ジスタ11は、サンプリングロックφｓに同期して上記デ
ータD1〜D4を読込み、ラッチ回路12に入力すると共に次
段の駆動回路102に送出する。上記ラッチ回路12は、レ
ジスタ11に書込まれたデータをラッチパルスφｌに同期
してラッチし、インバータ131〜134を介してオア回路14
1〜144に入力する。また、このオア回路141〜144には、
外部に設けられている４ビットカウンタ15の出力Q1〜Q4
が入力される。上記カウンタ15は、ラッチパルスφｌに
よってリセットされ、クロックパルスφｃによってカウ
ントアップ動作する。そして、上記オア回路141〜144の
出力は、アンド回路16を介してフリップフロップ17のリ
セット端子Ｒに入力される。このフリップフロップ17
は、ラッチパルスφｌによってセットされるもので、そ
の出力はマルチプレクサ18へ送られる。このマルチプレ
クサ18には、フレーム切換信号φＦが与えられると共に
上記液晶電圧発生回路７からV0〜V5の液晶駆動電圧が与
えられる。そして、上記マルチプレクサ18は、フリップ
フロップ17の出力信号に応じて信号電極駆動信号、つま
り、階調信号Y1を出力する。また、２段目以降の駆動回
路102〜10mも上記駆動回路101と同様に構成され、階調
信号Y2〜Ymを出力する。
上記の構成において、映像処理回路から送られてくる
デジタルデータD1〜D4は、まず、初段の駆動回路101に
入力され、サンプリングロックφｓに同期してレジスタ
11に読込まれる。このレジスタ11に読込まれたデータD1
〜D4は、その後、サンプリングクロックφｓに同期して
駆動回路102〜10mのレジスタ11に順次シフトされる。そ
して、上記データD1〜D4が駆動回路10mのレジスタ11ま
でシフトされると、その後、ラッチパルスφｌが与えら
れる。このラッチパルスφｌは、第６図に示すようにサ
ンプリングクロックφｓがｍ発出力される毎に１発出力
され、各駆動回路101〜10mにおいてレジスタ11に保持さ
れているデータがラッチ回路12にラッチされる。また、
同時に上記ラッチパルスφｌによりカウンタ15がリセッ
トされると共に、第６図に示すようにフリップフロップ
17がセットされる。このフリップフロップ17がセットさ
れることにより、マルチプレクサ18の出力YiがV3の基準
レベルからV5のレベルに立上がる。この場合、次のフレ
ームにおいては、フリップフロップ17のセット時、マル
チプレクサ18の出力YiはV2の基準レベルからV0レベルに
立下がる。しかして、上記カウンタ15は、ラッチパルス
φｌによりリセットされた後、クロックパルスφｃによ
りカウント動作を開始する。上記クロックパルスφｃ
は、第６図に示すように各ラッチパルスφｌ間に14発発
生する。そして、上記カウンタ15のカウント出力Q1〜Q4
はラッチ回路12によりインバータ131〜134介して出力さ
れる信号と共に、オア回路141〜144へ入力され、その出
力がアンド回路16へ入力される。従って、カウンタ15の
カウント動作に伴ってオア回路141〜144の出力がオール
“1"となった時にアンド回路16の出力が“1"となり、フ
リップフロップ17がリセットされる。上記オア回路141
〜144の出力がオール“1"となるカウンタ15のカウント
値は、ラッチ回路12のラッチデータによって決定される
もので、それによりフリップフロップ17がセトされてか
らリセットされるまでの時間が制御される。上記フリッ
プフロップ17がリセットされると、マルチプレクサ18の
出力が基準レベルに戻る。そして、その後ラッチパルス
φｌが与えられることによって上記した動作が繰返され
る。上記のようにしてラッチ回路12の保持データに応じ
てマルチプレクサ18からYiが出力され、カラー液晶パネ
ル２における各信号電極が表示駆動される。
デジタルデータD1〜D4は、まず、初段の駆動回路101に
入力され、サンプリングロックφｓに同期してレジスタ
11に読込まれる。このレジスタ11に読込まれたデータD1
〜D4は、その後、サンプリングクロックφｓに同期して
駆動回路102〜10mのレジスタ11に順次シフトされる。そ
して、上記データD1〜D4が駆動回路10mのレジスタ11ま
でシフトされると、その後、ラッチパルスφｌが与えら
れる。このラッチパルスφｌは、第６図に示すようにサ
ンプリングクロックφｓがｍ発出力される毎に１発出力
され、各駆動回路101〜10mにおいてレジスタ11に保持さ
れているデータがラッチ回路12にラッチされる。また、
同時に上記ラッチパルスφｌによりカウンタ15がリセッ
トされると共に、第６図に示すようにフリップフロップ
17がセットされる。このフリップフロップ17がセットさ
れることにより、マルチプレクサ18の出力YiがV3の基準
レベルからV5のレベルに立上がる。この場合、次のフレ
ームにおいては、フリップフロップ17のセット時、マル
チプレクサ18の出力YiはV2の基準レベルからV0レベルに
立下がる。しかして、上記カウンタ15は、ラッチパルス
φｌによりリセットされた後、クロックパルスφｃによ
りカウント動作を開始する。上記クロックパルスφｃ
は、第６図に示すように各ラッチパルスφｌ間に14発発
生する。そして、上記カウンタ15のカウント出力Q1〜Q4
はラッチ回路12によりインバータ131〜134介して出力さ
れる信号と共に、オア回路141〜144へ入力され、その出
力がアンド回路16へ入力される。従って、カウンタ15の
カウント動作に伴ってオア回路141〜144の出力がオール
“1"となった時にアンド回路16の出力が“1"となり、フ
リップフロップ17がリセットされる。上記オア回路141
〜144の出力がオール“1"となるカウンタ15のカウント
値は、ラッチ回路12のラッチデータによって決定される
もので、それによりフリップフロップ17がセトされてか
らリセットされるまでの時間が制御される。上記フリッ
プフロップ17がリセットされると、マルチプレクサ18の
出力が基準レベルに戻る。そして、その後ラッチパルス
φｌが与えられることによって上記した動作が繰返され
る。上記のようにしてラッチ回路12の保持データに応じ
てマルチプレクサ18からYiが出力され、カラー液晶パネ
ル２における各信号電極が表示駆動される。
第７図は表示駆動信号の波形例を示したもので、
（ａ）は走査電極駆動回路３から出力される走査電極駆
動信号Xi、（ｂ）は信号電極駆動回路10のマルチプレク
サ18から出力される階調信号Yi、（ｃ）は上記走査電極
駆動信号Xiと階調信号Yiの合成波形である。
（ａ）は走査電極駆動回路３から出力される走査電極駆
動信号Xi、（ｂ）は信号電極駆動回路10のマルチプレク
サ18から出力される階調信号Yi、（ｃ）は上記走査電極
駆動信号Xiと階調信号Yiの合成波形である。
［発明が解決しようとする課題］ 上記のように従来の信号電極駆動回路10では、入力デ
ータによって決まった出力波形が得られるので、Ｒ、
Ｇ、Ｂのフィルタ膜厚が設計値と異なった場合には色相
が異なってしまう。すなわち、上記フィルタは、Ｒ、
Ｇ、Ｂの色別に３回に分けて形成するため、均一に形成
することは極めて難しく、フィルタ膜厚にバラツキを生
ずる。フィルタ膜厚に差があると、電極に同一電圧を印
加しても液晶に加わる実効値に差がでて表示品質が劣化
してしまう。
ータによって決まった出力波形が得られるので、Ｒ、
Ｇ、Ｂのフィルタ膜厚が設計値と異なった場合には色相
が異なってしまう。すなわち、上記フィルタは、Ｒ、
Ｇ、Ｂの色別に３回に分けて形成するため、均一に形成
することは極めて難しく、フィルタ膜厚にバラツキを生
ずる。フィルタ膜厚に差があると、電極に同一電圧を印
加しても液晶に加わる実効値に差がでて表示品質が劣化
してしまう。
本発明は上記の点に鑑みてなされたもので、Ｒ、Ｇ、
Ｂのフィルタ膜厚が設定値と異なって形成された場合で
も、所望の色を正しく表示でき、表示品質を良好に保持
することができる階調信号発生回路を提供することを目
的とする。
Ｂのフィルタ膜厚が設定値と異なって形成された場合で
も、所望の色を正しく表示でき、表示品質を良好に保持
することができる階調信号発生回路を提供することを目
的とする。
［課題を解決するための手段］ 上記課題を解決するための手段は、カラー液晶パネル
をＲ、Ｇ、Ｂの各原色毎に複数階調で駆動するための階
調信号発生回路において、各原色の表示用データに応じ
たON期間とOFF期間の比率により階調が決定される、液
晶パネルを駆動するための階調信号を作成する階調信号
作成手段と、この手段により作成された各階調に対する
階調信号中のON信号のON期間とOFF期間の比率を各原色
毎に制御する制御手段とを具備することである。
をＲ、Ｇ、Ｂの各原色毎に複数階調で駆動するための階
調信号発生回路において、各原色の表示用データに応じ
たON期間とOFF期間の比率により階調が決定される、液
晶パネルを駆動するための階調信号を作成する階調信号
作成手段と、この手段により作成された各階調に対する
階調信号中のON信号のON期間とOFF期間の比率を各原色
毎に制御する制御手段とを具備することである。
また、上記制御手段は、上記ON信号を更に細分化して
ON期間とOFF期間を設け、このON信号のON期間とOFF期間
の比率を制御することである。
ON期間とOFF期間を設け、このON信号のON期間とOFF期間
の比率を制御することである。
［作用］ このように構成することにより、Ｒ、Ｇ、Ｂの各原色
の表示用データに応じたON期間とOFF期間の比率により
階調が決定される、液晶パネルを駆動するための階調信
号を作成する際に各階調に対する階調信号中のON信号の
ON期間とOFF期間の比率を各原色毎に制御することがで
きるので、Ｒ、Ｇ、Ｂの各原色毎の色バランスの調整を
することができる。
の表示用データに応じたON期間とOFF期間の比率により
階調が決定される、液晶パネルを駆動するための階調信
号を作成する際に各階調に対する階調信号中のON信号の
ON期間とOFF期間の比率を各原色毎に制御することがで
きるので、Ｒ、Ｇ、Ｂの各原色毎の色バランスの調整を
することができる。
また、ON信号を更に細分化してON期間とOFF期間を設
け、このON信号のON期間とOFF期間の比率を制御するこ
とができるので、階調の微調整をすることができ、Ｒ、
Ｇ、Ｂの各原色のバランスの調整に用いることができ
る。
け、このON信号のON期間とOFF期間の比率を制御するこ
とができるので、階調の微調整をすることができ、Ｒ、
Ｇ、Ｂの各原色のバランスの調整に用いることができ
る。
［発明の実施例］ 以下、図面を参照して本発明の一実施例を説明する。
第１図において、20は信号電極駆動回路で、ｍ段の駆動
回路201〜20mからなっている。これらの駆動回路201〜2
0mは、第５図の駆動回路101〜10mにおいてフリップフロ
ップ17の出力をアンド回路21を介してマルチプレクサ18
に送出するようにしたもので、その他は第５図の駆動回
路10〜10mと同様の構成であるので第５図と同一符号を
付して詳細な説明は省略する。また、カウンタ15はクロ
ックパレスφc1によってカウントアップ動作するが、こ
のクロックパルスφc1は第５図におけるクロックパルス
φｃと同じクロックパルスである。しかして、上記アン
ド回路21は、信号電極駆動回路20の外部に設けられるフ
リップフロップ22から与えられる信号によってゲート制
御される。このフリップフロップ22は、クロックパルス
φc1及びラッチパルスφｌがオア回路23を介して出力さ
れるクロックパルスφclによってセットされる。また、
上記オア回路23から出力されるクロックパルスφclは３
ビットのカウンタ24のリセット端子Ｒに入力される。こ
のカウンタ24は、クロックパルスφc2によってカウント
アップされるもので、その出力Q1、Q2、Q3は、オア回路
25a〜25cを介してアンド回路26へ入力される。上記クロ
ックパルスφc2は、第２図に示すようにクロックパルス
φclの各周期において、６発出力される。そして、上記
オア回路25a〜25cには、初期設定データA1、A2、A3がイ
ンバータ26a〜26cを介して入力される。上記初期設定デ
ータA1、A2、A3は、フィルタ膜厚の形成誤差に伴う色相
の変化を補正するための補正データである。そして、上
記オア回路25a〜25cの出力は、アンド回路27を介してフ
リップフロップ22のリセット端子Ｒに入力される。
第１図において、20は信号電極駆動回路で、ｍ段の駆動
回路201〜20mからなっている。これらの駆動回路201〜2
0mは、第５図の駆動回路101〜10mにおいてフリップフロ
ップ17の出力をアンド回路21を介してマルチプレクサ18
に送出するようにしたもので、その他は第５図の駆動回
路10〜10mと同様の構成であるので第５図と同一符号を
付して詳細な説明は省略する。また、カウンタ15はクロ
ックパレスφc1によってカウントアップ動作するが、こ
のクロックパルスφc1は第５図におけるクロックパルス
φｃと同じクロックパルスである。しかして、上記アン
ド回路21は、信号電極駆動回路20の外部に設けられるフ
リップフロップ22から与えられる信号によってゲート制
御される。このフリップフロップ22は、クロックパルス
φc1及びラッチパルスφｌがオア回路23を介して出力さ
れるクロックパルスφclによってセットされる。また、
上記オア回路23から出力されるクロックパルスφclは３
ビットのカウンタ24のリセット端子Ｒに入力される。こ
のカウンタ24は、クロックパルスφc2によってカウント
アップされるもので、その出力Q1、Q2、Q3は、オア回路
25a〜25cを介してアンド回路26へ入力される。上記クロ
ックパルスφc2は、第２図に示すようにクロックパルス
φclの各周期において、６発出力される。そして、上記
オア回路25a〜25cには、初期設定データA1、A2、A3がイ
ンバータ26a〜26cを介して入力される。上記初期設定デ
ータA1、A2、A3は、フィルタ膜厚の形成誤差に伴う色相
の変化を補正するための補正データである。そして、上
記オア回路25a〜25cの出力は、アンド回路27を介してフ
リップフロップ22のリセット端子Ｒに入力される。
次に上記実施例の動作について説明する。映像処理回
路から送られてくるデジタルデータD1〜D4は、まず、初
段の駆動回路201に入力され、サンプリングクロックφ
ｓに、同期してレジスタ11に読込まれる、このレジスタ
11に読込まれたデータD1〜D4は、その後、サンプリング
クロックφｓに同期して駆動回路202〜20mのレジスタ11
に順次シフトされる。そして、上記データD1〜D4が駆動
回路20mのレジスタ11までシフトされると、その後、ラ
ッチパルスφｌが与えられる。このラッチパルスφｌ
は、第２図に示すようにサンプリングクロックφｓがｍ
発出力される毎に１発出力され、各駆動回路201〜20mに
おいてレジスタ11に保持されているデータがラッチ回路
12にラッチされる。また、同時に上記ラッチパルスφｌ
によりカウンタ15がリセットされると共に、フリップフ
ロップ17がセットされる。このフリップフロップ17の出
力は、アンド回路21を介してマルチプレクサ18へ送ら
れ、これによりマルチプレクサ18から階調信号Yiが出力
されて表示パネルの信号電極が表示駆動される。一方、
上記カウンタ15は、ラッチパルスφｌによりリセットさ
れた後、クロックパルスφc1によりカウント動作を開始
する。上記クロックパルスφc1は、第２図に示すように
ラッチパルスφｌ間に14発発生する。そして、上記カウ
ンタ15のカウント出力Q1〜４はラッチ回路12よりインバ
ータ131〜134介して出力される信号と共に、オア回路14
1〜144へ入力され、その出力がアンド回路16へ入力され
る。従って、カウンタ15のカウント動作に伴ってオア回
路141〜144の出力がオール“1"となった時にアンド回路
16の出力が“1"となり、フリップフロップ17がリセット
される。上記オア回路141〜144の出力がオール“1"とな
るカウンタ15のカウント値は、ラッチ回路12のラッチデ
ータによって決定されるもので、それによりフリップフ
ロップ17がセットされてからリセットされるまでの時間
が制御される。例えばラッチ回路12に「８」のデータが
ラッチされた場合は、第２図に示すようにカウンタ15が
クロックパルスφc1を８個カウントした時にアンド回路
16の出力が“1"となり、フリップフロップ17がリセット
される。そして、その後ラッチパルスφｌが与えられる
ことによって上記した動作が繰返される。すなわち、フ
リップフロップ17は、第２図に示すようにラッチ回路12
の保持データに応じてセットされている期間tp及びリセ
ットされている期間tRが決定される。そして、上記フリ
ップフロップ17の出力がアンド回路21を介してマルチプ
レクサ18へ送られるが、その際、初期設定データA1、A
2、A3によって実効値が制御される。今、初期設定デー
タA1、A2、A3を「101」に設定したものとすれば、その
設定データはインバータ26a〜26cにより「010」のデー
タに反転され、オア回路25a〜25cを介してアンド回路27
に入力される。しかして、まず、ラッチパルスφｌが与
えられた時にオア回路23の出力により、フリップフロッ
プ22がセットされると共に、カウンタ24がリセットされ
る。上記フリップフロップ22がセットされることにより
アンド回路21のゲートが開かれ、フリップフロップ17の
出力がマルチプレクサ18へ送られるようになる。また、
上記カウンタ24は、リセット後クロックパルスφc2によ
りカウント動作を開始する。そして、カウンタ24が
「５」までカウントアップすると、その出力Q1〜Q3が
「101」となり、初期設定データA1、A2、A3とのオア出
力、つまり、オア回路25a〜25cの出力がオール“1"とな
る。このためアンド回路27の出力が“1"となり、フリッ
プフロップ22をリセットする。このためアンド回路21の
ゲートが閉じ、マルチプレクサ18への入力が禁止され
る。その後、オア回路23から出力されるクロックパルス
φclによりフリップフロップ22がセットされ、アンド回
路21のゲートが開かれてフリップフロップ17の出力がマ
ルチプレクサ18へ送られるようになる。上記のようにし
てフリップフロップ22のセット期間tp′及びリセット期
間tR′が初期設定データA1、A2、A3に応じて設定され
る。以下、フリップフロップ17がセットされている間、
同様の動作が繰返され、フリップフロップ17からマルチ
プレクサ18へ送られるデータの実効値が制御される。マ
ルチプレクサ18は、フリップフロップ17からアンド回路
21を介して送られてくるデータに応じて階調信号Yiを発
生し、表示パネルの信号電極を表示駆動する。
路から送られてくるデジタルデータD1〜D4は、まず、初
段の駆動回路201に入力され、サンプリングクロックφ
ｓに、同期してレジスタ11に読込まれる、このレジスタ
11に読込まれたデータD1〜D4は、その後、サンプリング
クロックφｓに同期して駆動回路202〜20mのレジスタ11
に順次シフトされる。そして、上記データD1〜D4が駆動
回路20mのレジスタ11までシフトされると、その後、ラ
ッチパルスφｌが与えられる。このラッチパルスφｌ
は、第２図に示すようにサンプリングクロックφｓがｍ
発出力される毎に１発出力され、各駆動回路201〜20mに
おいてレジスタ11に保持されているデータがラッチ回路
12にラッチされる。また、同時に上記ラッチパルスφｌ
によりカウンタ15がリセットされると共に、フリップフ
ロップ17がセットされる。このフリップフロップ17の出
力は、アンド回路21を介してマルチプレクサ18へ送ら
れ、これによりマルチプレクサ18から階調信号Yiが出力
されて表示パネルの信号電極が表示駆動される。一方、
上記カウンタ15は、ラッチパルスφｌによりリセットさ
れた後、クロックパルスφc1によりカウント動作を開始
する。上記クロックパルスφc1は、第２図に示すように
ラッチパルスφｌ間に14発発生する。そして、上記カウ
ンタ15のカウント出力Q1〜４はラッチ回路12よりインバ
ータ131〜134介して出力される信号と共に、オア回路14
1〜144へ入力され、その出力がアンド回路16へ入力され
る。従って、カウンタ15のカウント動作に伴ってオア回
路141〜144の出力がオール“1"となった時にアンド回路
16の出力が“1"となり、フリップフロップ17がリセット
される。上記オア回路141〜144の出力がオール“1"とな
るカウンタ15のカウント値は、ラッチ回路12のラッチデ
ータによって決定されるもので、それによりフリップフ
ロップ17がセットされてからリセットされるまでの時間
が制御される。例えばラッチ回路12に「８」のデータが
ラッチされた場合は、第２図に示すようにカウンタ15が
クロックパルスφc1を８個カウントした時にアンド回路
16の出力が“1"となり、フリップフロップ17がリセット
される。そして、その後ラッチパルスφｌが与えられる
ことによって上記した動作が繰返される。すなわち、フ
リップフロップ17は、第２図に示すようにラッチ回路12
の保持データに応じてセットされている期間tp及びリセ
ットされている期間tRが決定される。そして、上記フリ
ップフロップ17の出力がアンド回路21を介してマルチプ
レクサ18へ送られるが、その際、初期設定データA1、A
2、A3によって実効値が制御される。今、初期設定デー
タA1、A2、A3を「101」に設定したものとすれば、その
設定データはインバータ26a〜26cにより「010」のデー
タに反転され、オア回路25a〜25cを介してアンド回路27
に入力される。しかして、まず、ラッチパルスφｌが与
えられた時にオア回路23の出力により、フリップフロッ
プ22がセットされると共に、カウンタ24がリセットされ
る。上記フリップフロップ22がセットされることにより
アンド回路21のゲートが開かれ、フリップフロップ17の
出力がマルチプレクサ18へ送られるようになる。また、
上記カウンタ24は、リセット後クロックパルスφc2によ
りカウント動作を開始する。そして、カウンタ24が
「５」までカウントアップすると、その出力Q1〜Q3が
「101」となり、初期設定データA1、A2、A3とのオア出
力、つまり、オア回路25a〜25cの出力がオール“1"とな
る。このためアンド回路27の出力が“1"となり、フリッ
プフロップ22をリセットする。このためアンド回路21の
ゲートが閉じ、マルチプレクサ18への入力が禁止され
る。その後、オア回路23から出力されるクロックパルス
φclによりフリップフロップ22がセットされ、アンド回
路21のゲートが開かれてフリップフロップ17の出力がマ
ルチプレクサ18へ送られるようになる。上記のようにし
てフリップフロップ22のセット期間tp′及びリセット期
間tR′が初期設定データA1、A2、A3に応じて設定され
る。以下、フリップフロップ17がセットされている間、
同様の動作が繰返され、フリップフロップ17からマルチ
プレクサ18へ送られるデータの実効値が制御される。マ
ルチプレクサ18は、フリップフロップ17からアンド回路
21を介して送られてくるデータに応じて階調信号Yiを発
生し、表示パネルの信号電極を表示駆動する。
第３図は表示駆動信号の波形例を示したもので、
（ａ）は走査電極回路から出力される走査電極駆動信号
Xi、（ｂ）は信号電極駆動回路20のマルチプレクサ18か
ら出力される階調信号Yi、（ｃ）は上記走査電極駆動信
号Xiと階調信号Yiの合成波形である。
（ａ）は走査電極回路から出力される走査電極駆動信号
Xi、（ｂ）は信号電極駆動回路20のマルチプレクサ18か
ら出力される階調信号Yi、（ｃ）は上記走査電極駆動信
号Xiと階調信号Yiの合成波形である。
上記のように初期設定データA1、A2、A3により階調信
号Yiを各階調において複数段階例えば上記実施例では８
段階に調整することができるので、フィルタ膜厚が設計
値と異なった場合でも初期設定データA1、A2、A3を調整
することによって色相を正しく設定することができる。
号Yiを各階調において複数段階例えば上記実施例では８
段階に調整することができるので、フィルタ膜厚が設計
値と異なった場合でも初期設定データA1、A2、A3を調整
することによって色相を正しく設定することができる。
［発明の効果］ 以上詳記したように、この発明の階調信号発生回路に
よれば、ON期間とOFF期間の比率によって階調が決定さ
れる、液晶パネルを駆動するための階調信号を作成する
際に、階調信号中のON信号のON期間とOFF期間の比率を
調整できるので、Ｒ、Ｇ、ｂの各原色毎にその比率を変
えることもでき、色バランスの良い、高い表示品質で液
晶パネルを駆動することができる。
よれば、ON期間とOFF期間の比率によって階調が決定さ
れる、液晶パネルを駆動するための階調信号を作成する
際に、階調信号中のON信号のON期間とOFF期間の比率を
調整できるので、Ｒ、Ｇ、ｂの各原色毎にその比率を変
えることもでき、色バランスの良い、高い表示品質で液
晶パネルを駆動することができる。
第１図ないし第３図は本発明の一実施例を示すもので、
第１図は回路構成図、第２図は動作を説明するためのタ
イミングチャート、第３図は表示駆動信号の波形図、第
４図は従来の液晶表示装置の構成を示すブロック図、第
５図は第４図における信号電極駆動回路の構成を示す
図、第６図は第５図における信号電極駆動回路の動作を
説明するためのタイミングチャート、第７図は従来にお
ける表示駆動信号の波形図である。 11……レジスタ、12……ラッチ回路、15……カウンタ、
17……フリップフロップ、18……マルチプレクサ、20…
…信号電極駆動回路、24……カウンタ。
第１図は回路構成図、第２図は動作を説明するためのタ
イミングチャート、第３図は表示駆動信号の波形図、第
４図は従来の液晶表示装置の構成を示すブロック図、第
５図は第４図における信号電極駆動回路の構成を示す
図、第６図は第５図における信号電極駆動回路の動作を
説明するためのタイミングチャート、第７図は従来にお
ける表示駆動信号の波形図である。 11……レジスタ、12……ラッチ回路、15……カウンタ、
17……フリップフロップ、18……マルチプレクサ、20…
…信号電極駆動回路、24……カウンタ。
Claims (2)
- 【請求項１】カラー液晶パネルをＲ、Ｇ、Ｂの各原色毎
に複数階調で駆動するための階調信号発生回路におい
て、 各原色の非表示データに応じたON期間とOFF期間の比率
により階調が決定される、液晶パネルを駆動するための
階調信号を作成する階調信号作成手段と、 この階調信号作成手段により作成された各階調に対する
階調信号中のON信号のON期間とOFF期間の比率を各原色
毎に制御する制御手段と を具備したことを特徴とする階調信号発生回路。 - 【請求項２】上記制御手段は、上記ON信号を更に細分化
してON期間とOFF期間を設け、このON信号のON期間とOFF
期間の比率を制御することを特徴とする特許請求の範囲
第１項記載の階調信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122300A JP2545058B2 (ja) | 1984-06-14 | 1984-06-14 | 階調信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122300A JP2545058B2 (ja) | 1984-06-14 | 1984-06-14 | 階調信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS612193A JPS612193A (ja) | 1986-01-08 |
| JP2545058B2 true JP2545058B2 (ja) | 1996-10-16 |
Family
ID=14832539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59122300A Expired - Lifetime JP2545058B2 (ja) | 1984-06-14 | 1984-06-14 | 階調信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545058B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823637B2 (ja) * | 1986-04-09 | 1996-03-06 | キヤノン株式会社 | 駆動装置及びそれを有する光学変調素子 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5994735A (ja) * | 1982-11-22 | 1984-05-31 | Mitsubishi Electric Corp | 液晶表示装置 |
-
1984
- 1984-06-14 JP JP59122300A patent/JP2545058B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS612193A (ja) | 1986-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775891A (en) | Image display using liquid crystal display panel | |
| US4859998A (en) | Apparatus and method for driving signal electrodes for liquid crystal display devices | |
| US6191765B1 (en) | Multi-tone display device | |
| JPH1124632A (ja) | アクティブマトリクス型画像表示装置及びその駆動方法 | |
| JPH0736405A (ja) | 表示装置の階調補正方式 | |
| JPH06178238A (ja) | 液晶表示装置の駆動回路 | |
| JP3044627B2 (ja) | 液晶パネルの駆動回路 | |
| JP2545058B2 (ja) | 階調信号発生回路 | |
| JPH03198087A (ja) | 表示装置の列電極駆動回路 | |
| JPH0760300B2 (ja) | 階調信号発生回路 | |
| US7262755B2 (en) | Multi-tone display device | |
| JP2650301B2 (ja) | 液晶表示装置 | |
| JP2569301B2 (ja) | Ａ／ｄ変換装置 | |
| JPS58179072A (ja) | 階調信号発生回路 | |
| JP2596369B2 (ja) | Ａ／ｄ変換装置 | |
| JPH04358197A (ja) | 液晶ディスプレイの階調駆動回路 | |
| JPH0446386A (ja) | 液晶表示装置の駆動回路 | |
| JP2571924B2 (ja) | 表示装置のインタ−フエ−ス回路 | |
| JPS62103621A (ja) | 液晶駆動装置 | |
| JPS5817958B2 (ja) | ガゾウヒヨウジソウチ ノ パルスハバヘンチヨウシンゴウハツセイソウチ | |
| JP2822991B2 (ja) | 液晶表示装置 | |
| JPH0654420B2 (ja) | 液晶表示装置のインタ−フエ−ス回路 | |
| JPH0657058B2 (ja) | 画像表示装置 | |
| JP2000020026A (ja) | 画像表示装置の駆動回路 | |
| JPS6240493A (ja) | カラ−液晶表示装置 |