JP2544673B2

JP2544673B2 - 超音波測定装置のゲ―トパルス発生回路

Info

Publication number: JP2544673B2
Application number: JP2063358A
Authority: JP
Inventors: 建西塚
Original assignee: Hitachi Construction Machinery Co Ltd
Current assignee: Hitachi Construction Machinery Co Ltd
Priority date: 1990-03-14
Filing date: 1990-03-14
Publication date: 1996-10-16
Anticipated expiration: 2011-10-16
Also published as: JPH03262961A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、超音波測定装置のゲートパルス発生回路
に関し、詳しくは、正確にかつ簡単にゲートパルスの発
生タイミングとそのパルス幅の設定ができ、ジッタが発
生し難いような超音波測定装置のゲートパルス発生回路
に関する。

［従来の技術］超音波測定装置の１つである超音波探傷装置は、エコ
ー受信信号（又はビデオ信号あるいはRF信号）の任意の
位置でゲートがかけられるようになっていて、例えば、
エコー受信信号の欠陥波にゲートをかけ、抽出したエコ
ー受信信号についてピークレベル等を得て、その値の大
きさで欠陥の良否を判定している。

この場合、エコー受信信号の任意の位置にゲートをか
けるためには、ゲートパルスを任意のタイミングで発生
させることが必要である。第３図は、このゲートパルス
発生の原理を説明する欠陥測定におけるＡスコープ像と
そのゲートパルス発生タイミングとの関係の説明図であ
る。

第３図において、30は、水浸反射法で得られたＡスコ
ープ像であって、Ｔは送信波、Ｓは表面からのエコー
（表面波）、Ｆは欠陥からのエコー（欠陥波）、Ｂは底
面からのエコー（底面波）である。33は、周期的な測定
に対応して発生する同期信号であり、この信号の後縁
（立上がり）でパルサを駆動し送信パルスを出力し、送
信パルス信号は、エコー受信信号30における送信波Ｔと
なって現れる。

34は、所定の設定された時間に対応するパルス幅を持
つ遅延トリガパルスであり、前記同期信号33の前縁（立
下がり）を起点として発生する。

35は、表面波検出パルスであって、同期信号33の前縁
でセットされるフリップフロップ出力とエコー受信信号
30を受けるコンパレータ出力と遅延トリガパルス34がな
くなったときとの論理積出力として発生する。

36は、ゲート位置パルスであって、表面波検出パルス
35を起点とし、設定された時間に対応するパルス幅を持
つパルスとして発生する。

37は、いわゆるゲートパルス（ゲート幅パルス）で前
記ゲート位置パルス36の後縁（立下がり）を起点に発生
し、設定された時間に対応するパルス幅を持つパルスで
ある。

このように、ゲート幅パルス37は、同期信号33の発生
に応じ、かつ表面波Ｓの発生タイミングに同期して、設
定された時間に設定された幅で発生する。

このような方式によるゲートパルスの発生は、一般に
表面波同期ゲートモードと呼ばれるものであって、表面
波Ｓを基準にゲートをかけているので、プローブと被検
体までの距離（水距離という）が変化しても表面波Ｓか
らのゲート位置が変化しない特徴がある。

なお、遅延トリガパルス34は、表面波Ｓを検出する手
段として用いるパルスであって、このパルスがLOWレベ
ル（以下“L"）の期間は、表面波Ｓが検出されない。こ
のことで表面波Ｓの検出までの不要信号の検出が抑止さ
れる。

一方、ゲートをかける方式には主同期ゲートモードと
呼ばれるもう一つの方式があって、これは、同期信号33
を基準としてゲートパルスを発生する方法である。すな
わち、ゲート位置パルス36は、同期信号33の前縁（立上
がり）を起点として発生し、ゲート幅パルス37は、前述
と同様にこのゲート位置パルス36の後縁を起点として発
生する。

以上のような２つのゲートモードは、選択できるよう
になっていて、遅延トリガパルス34、ゲート位置パルス
36、ゲート幅パルス37の値については、特に、規格等で
定められてはいないので超音波測定装置によってまちま
ちであるが、一例として挙げると、遅延トリガパルス
は、0.5〜400μｓ、ゲート位置パルスは、0.1〜300μ
ｓ、ゲート幅パルスは、0.1〜800μｓである。

［解決しようとする課題］表面波同期モードでのゲートパルスの発生は、通常、
エコー受信信号を所定のスレショルド電圧とコンパレー
トしてスレショルドを越えた信号をコンパレータの出力
として得るが、実際には、この出力とクロックパルスと
を同期化させてクロックパルスのタイミングに合わせて
発生させている。一方、表面波Ｓは、時間カウントをす
るクロックパルスに非同期に入力する。

そこで、クロックパルスに同期化させて表面波Ｓを発
生させると測定周期に対応してクロックパルス１周期分
のジッタを生じる問題がある。また、ゲートパルスの開
始タイミングは、表面波Ｓの発生タイミングが、１クロ
ックの１周期内で変化しても変化しないことになるので
ゲートパルスの位置が表面波Ｓの位置に対応して発生し
なくなり、正確な位置にゲートパルスを発生させること
はできない。このようなジッタは、表面エコーの検出の
タイミングずれがクロックの１周期に近くなった場合に
多く発生し、それは、高精度にゲートパルスを発生させ
るために、クロック周期を短くしたときに問題になる。

また、高精度にゲートパルスを発生させる場合には、
時間カウント基準となるクロック発生回路のクロックの
周期を、例えば、数十nsあるいは10ns以下というよう
な、できるだけ短いものにして、ゲート発生位置までの
時間をカウントし、続いて所定の幅のゲートパルスを発
生させることが考えられるが、このようにした場合に、
ゲートパルス幅をカウントするカウンタのスタート時点
で、同様にクロックパルス１周期分のジッタを生じるこ
とになる。その理由は、ゲート発生位置までのカウンタ
のカウント終了からゲート幅パルス発生のカウンタの起
動までの間に実際の回路配線上からの配線遅延時間が発
生するので、これによりクロックのカウント開始時点の
タイミング位置を特定できず、遅延量がクロックの立上
がりや立下がりの近傍になってその初期カウントに乱れ
を生じるからである。

この発明は、このような従来技術の問題点を解決する
ものであって、ジッタの発生を抑えて正確なタイミング
でゲートパルスを発生させることができる超音波測定装
置のゲートパルス発生回路を提供することを目的とす
る。

［課題を解決するための手段］このような目的を達成するためのこの発明のゲートパ
ルス発生回路の構成は、一定の周期でクロックを発生す
るクロック発生回路と、クロックの周期を基準として表
面エコー検出からゲートパルス発生までの期間を示す第
１のデータが設定され、クロックを第１のデータ分カウ
ントする第１のカウンタと、クロックの周期を基準とし
てゲートパルスのパルス幅に対応する期間を示す第２の
データが設定され、クロックを第２のデータ分カウント
する第２のカウンタと、表面エコーの検出に応じて第１
のカウンタとクロック発生回路とを動作させ、第１のカ
ウンタのカウント終了に応じて第２のカウンタとクロッ
ク発生回路とを動作させる制御回路とを備えていて、制
御回路による第２のカウンタとクロック発生回路とを動
作させる手前においてクロック発生回路を第１のカウン
タのカウント終了に応じて停止させ、第２のカウンタの
動作に応じてゲートパルスを生成するものである。

［作用］このように、表面エコー検出からゲートパルス発生ま
での期間をカウントするカウンタと発生ゲートパルスの
パルス幅に対応する期間をカウントするカウンタとの２
つのカウンタを設け、表面エコー検出に応じてこれらカ
ウンタとクロック発生回路とを同時に動作させて時間カ
ウントをするように制御しているので、表面エコーの検
出に応じてゲートパルス発生までの時間カウントが開始
される。さらにゲート幅についてゲートパルス発生のカ
ウントが終了した時点で停止させ、改めてパルス幅のカ
ウンタとクロック発生回路とを動作させるようにしてい
るので、たとえ、クロック周期が、例えば、5nsやそれ
以下のような短い周期であっても、ゲートパルス幅をカ
ウントするカウンタのスタート時点で、クロックパルス
１周期分のジッタを生じることはなく、時間カウントを
行う基準となるクロックパルスに制限を受けず、その連
続性から開放される。

その結果、ジッタのない、安定したゲートパルスの生
成することができる。

［実施例］以下、本発明の一実施例を図面を参照して詳細に説明
する。

第１図は、この発明の超音波測定装置のゲートパルス
発生回路を適用した一実施例のブロック図、第２図は、
そのクロック発生回路のブロック図である。

第１図において、ラッチ回路1,2,3は、それぞれ第３
図に示す遅延トリガパルス34,ゲート位置パルス36,ゲー
ト幅パルス37の各パルス幅に対応する時間を設定するデ
ジタル値のデータをラッチする回路であって、これらの
データをそれぞれ入力端子1a,2a,3aに受ける。ラッチさ
れた各パルス幅の時間カウントデータは、各ラッチ回路
に対応して設けられたプリセットカウンタ4,5,6への入
力データとして常時にこれらカウンタに出力されてい
る。

プリセットカウンタ4,5,6のそれぞれのパルス幅のデ
ータロードは、ロード信号19により行われ、このロード
信号19は初期設定信号発生回路22で発生する。

初期設定信号発生回路22は、ワンショット回路で構成
され、１つ前の測定区間のゲート幅パルスが出力端子29
に発生することで、このゲート幅パルスにより同時にト
リガされて各カウンタがデータをロードし、ラッチ回路
７がデータをラッチする期間に合わせたパルス幅のLOW
レベル（以下“L"）のパルス信号をロード信号19として
発生する。そして、この信号が次の測定周期に合わせて
各回路を初期設定する。なお、出力端子29に発生するゲ
ート幅パルスは、ここでは、ゲート幅パルス37（第３図
参照）に対応し、これを反転したパルス（後述する）で
ある。

ステータスカウンタ９は、現在の制御ステータスを示
すプリセットカウンタであって、入力側の４桁の値（そ
のうち第1,第3,第４桁は、接地された信号線27,28によ
り“0"に設定されていて、第２桁のみモード選択スイッ
チ24に接続され、“0"又は“1"の選択が可能）がロード
信号19に応じて初期設定される。したがって、このプリ
セット値は、モード選択に応じて決定される。そして、
その２ビットの出力情報（QA,QB）により遅延トリガパ
ルス34,ゲート位置パルス36,ゲート幅パルス37のうちの
どのカウントを動作させるのかのステータスを決める。

ステータスデコーダ10は、この２ビットのステータデ
ーダとして“00"から“01",“10",“11"までの値を受け
てデコードし、４桁で負論理の出力“1110"から“110
1",“1011",“0111"のいずれかを発生する。このいずれ
かの出力値に応じてプリセットカウンタ4,5,6のいずれ
か１つを選択して動作させ、あるいは負論理ANDゲート2
1を制御する。そして、カウンタを選択したときには同
時にクロック発生回路11も動作させてプリセットされた
時間データ分を選択されたカウンタがカウントする。

ステータスカウンタ９についてその詳細を説明する
と、その入力側の第２桁目にモード選択スイッチ24から
の信号が供給されている。これにより表面波周期ゲート
モードか主同期ゲートモードかの状態をカウンタのプリ
セット値として与える。すなわち、モード選択スイッチ
24が端子24a側を選択し、これにより表面波同期ゲート
モードに設定されると、ステータスカウンタ９の第２桁
目の入力値が“0"となり、他の４つの入力が“0"に設定
されているのでこのカウンタの初期値はオール“0"とな
る。その結果、ステータスカウンタ９の入力線27,28
は、全て“L"となり、第１の桁目の出力QA,第２の桁目
の出力QBはともに“L"となる。

ステータスカウンタ９の下位２桁目がこの初期値“0
0"で始まる表面波同期ゲートモードの動作は、パルサー
の送信パルス駆動信号に同期し、測定周期の開始を示す
同期信号（第３図の同期信号33に対応）がラッチ回路７
の入力端子7aに供給され、この端子が“L"となることで
開始される。このときラッチ回路７は、初期設定信号発
生回路22によりロード信号19を受けていてアクテイブに
なっている。そこで、入力信号をラッチして“L"とな
る。ラッチ回路７のこの出力は、イネーブル信号として
ステータスデコーダ10に供給され、これによりステータ
スデコーダ10がアクテイブになる。このとき、ステータ
スカウンタ９の出力QA,QBは、ともに“L"（又は“00"）
となっているので、ステータスデコーダ10の出力Y₀（信
号16）が“L"（出力は“1110"）となり、これがプリセ
ットカウンタ４に加えられてプリセットカウンタ４をア
クテイブにする。同時に出力Y₀の“L"がNORゲート23に
加えられ、その出力信号23aが“H"となって、クロック
発生回路11がアクテイブになり、クロックパルス11aを
発生する。その結果、プリセットカウンタ４にロードさ
れたプリセット値がクロックパルス11aによりデクリメ
ントされ、設定された遅延時間だけクロックパルス11a
がカウントされる。この時間カウントが終了した時点で
プリセットカウンタ４の出力が負論理のORゲート20に加
えられる。このとき、プリセットカウンタ４は、セット
された遅延トリガパルスデータに応じたカウントを行っ
て、そのカウント終了時の最後のクロックパルス11aの
カウントで、その出力13が立下り、それがステータスカ
ウンタ９のステータスを勧めるクロックパルスになる。

すなわち、ORゲート20の出力は、ステータスカウンタ
９のクロック端子（CK）に入力されていて、ステータス
カウンタ９は、このとき“00"から“01"にそのステータ
スを更新して、その出力QA,QRがそれぞれ“H",“L"とな
る。その結果、ステータスデコーダ10の出力信号Y₁（信
号12）が“L"（出力は“1101"）に変化する。

このとき、“Y₀”は、“H"に戻るので、NORゲート23
は“L"となり、クロック発生回路11の動作は停止する。

ステータスデコーダ10の出力信号Y₁の“L"の信号は、
負論理のANDゲート21に加えられ、このゲート信号にさ
れる。ここで、ANDゲート21の入力の１つはモード選択
スイッチ24の端子24aに接続されていて、“L"の信号が
加えられている。そこで、出力信号Y₁の“L"でANDゲー
ト21が開き、コンパレータ８の出力を受入れる。

コンパレータ８は、表面波Ｓの検出回路であって、そ
の入力端子8aに表面波Ｓが加えられたときに、コンパレ
ータ８がそれをそのスレショルドにより表面エコー受信
信号を検出して、その検出信号“L"を発生する。これが
負論理でANDゲート21を経てORゲート20を介し、ステー
タスカウンタ９へクロックパルスとして入力される。

その結果、ステータスカウンタ９は、このとき“01"
から“10"に更新され、その出力QA,QBはそれぞれ“L",
“H"となる。これを受けてステータスデコーダ10の出力
Y₂（信号17）が“L"となり、これにより今度はプリセッ
トカウンタ５がアクテイブにされる。そして、前記と同
様にNORゲート23の出力信号23aが“H"となって、停止て
いていたクロック発生回路11が動作し、表面波Ｓの入力
に同期してプリセットカウンタ５の値がクロックパルス
11aによりデクリメントされ、設定されたゲート位置パ
ルスのカウント値だけカウントダウンされる。このカウ
ント終了時の最後のクロックパルス11aのカウントで、
プリセットカウント５の出力14が立下り、前記と同一の
経過で、それがステータスカウンタ９にクロックパルス
として加えられる。

今度は、ステータスカウンタ９が“11"になり、その
出力QA,QBはそれぞれ“H",“H"になる。これを受けてス
テータスデコーダ10の出力Y₃（信号18）が“L"になっ
て、プリセットカウンタ６がアクテイブとなる。同時に
この出力Y₃は、前記と同様にクロック発生回路11の動作
信号とされ、さらにそれが出力端子29に加えられる。な
お、このとき、ステータスデコーダ10は、“Y₃”を“L"
にする時点で“Y₂”が“H"に戻るので、NORゲート23は
一時“L"となり、クロック発生回路11の動作は停止す
る。この停止は、特に、クロック周期が短いときに有効
になる。それは、例えば、後述するように、その周期が
5nsやそれ以下のような場合である。

プリセットカウンタ６の発生パルス幅に対応するプリ
セット値は、クロックパルス11aによりデクリメントさ
れ、ゲート幅パルスデータに応じたカウントが行われ
て、そのカウント終了時の最後のクロックパルス11aの
カウントで、プリセットカウント６の出力15が立下る。
その結果、前記と同一の経過で、ステータスデコーダ10
の出力Y₃（信号18）は、“L"から“H"に戻る。そこで、
第３図のゲート幅パルス37を反転した、プリセットカウ
ント６に設定した時間幅のゲート幅パルスが出力端子29
から取出される。

このとき、出力Y₃の“L"から“H"の変化で初期設定信
号発生回路22がトリガされて、所定の時間幅“L"となる
ロード信号19が発生する。このロード信号19は、各プリ
セットカウンタ4,5,6とラッチ回路７、そしてステータ
スカウンタ９のそれぞれのロード端子に加えられてこれ
により各カウンタに初期値が設定される。ステータスカ
ウンタ９は、これにより表面波同期ゲートモードの初期
値“00"に設定されて、前記と同様な動作が繰り返され
る。また、ラッチ回路７は、ロード信号19によりクリア
されてその出力信号7bが“H"に戻り、次のデータのロー
ド状態になる。これによりステータスデコーダ10はデイ
セーブルされる。その結果、次の同期信号が、その入力
端子7aに加わるまで、ステータスデコーダ10は動作しな
い。

ところで、クロック発生回路11は、第２図にその一例
を示している。まず、入力端子11bの入力が“L"の場
合、NANDゲート25の出力端子25aは“H"となり、ディレ
ーライン26により20ns遅れた出力が入力端子25bに加え
られ、20ns後れてこれが“H"になる。インバータ26a
は、出力端子25aの出力を反転してそれを出力端子11cに
クロックパルス11aとして発生させ、出力端子25aが“H"
に維持されているので“L"となる。

次に、出力端子11bが“H"とされると、入力端子25bは
“H"であることからNANDゲート25の出力25aは“L"とな
り、ディレーライン26により20ns遅れて入力端子25bが
“L"となる。そこで、出力端子25aは“H"に戻る。この2
5aの“H"信号は、再び20ns遅れて入力端子25bに現れ、
出力端子25aは“L"になる。この繰返しにより、11aには
約周期40nsのクロックパルスが出力される。

次に入力端子11bが“L"となると、入力端子25aは“H"
となって、出力端子11cは“L"となって、クロックパル
ス11aは出力を停止する。この周期クロック発生回路11
により、入力端子11bの信号に同期して開始するクロッ
クパルス11aを得ることができる。

このような発振回路により、クロック発生回路11を構
成すると、そのクロックパルスの周期は、40nsと比較的
短い周期となっている。このクロックパルスの周期がさ
らに短くなれば、ステータスデコーダ10の出力の切換え
動作期間がそれより長くなるのでそれに応じて一旦クロ
ックパルスの発生が停止して再起動されることになる。
したがって、このような制御回路（ステータスカウンタ
９とステータスデコーダ10からなる制御回路）では、5n
sやそれ以下というようにクロックパルスの周期が短く
なればなるほど有効になる。

なお、基本的には、この発明は、このようにクロック
パルスの発生を各プリセットカウンタ4,5,6のカウント
終了に応じて停止させ、これらカウンタの起動に応じて
同時に起動させるものである。カウンタのカウント終了
と同時にクロックの発生を停止させるには、各プリセッ
トカウンタ4,5,6の出力をクロック発生回路11に動作停
止信号として直接加えるようにすればよい。

次に、モード選択スイッチ24が端子24b側に選択され
た主同期ゲートモードについて説明する。

ステータスカウンタ９の入力端子のうち信号27の入力
端子は、前記の選択により“H"となり、接地された入力
信号29の入力端子は、全て“L"となる。そこで、ステー
タスカウンタ９にセットされる初期値は“10"となり、
第１桁目の出力QAは“L",第２桁目の出力QBは“H"とな
る。

この状態で入力端子7aに同期信号が入力されると、ス
テータスデコーダ10の出力Y₂（信号17）が“L"となり、
まず、プリセットカウンタ５が動作してゲート幅パルス
発生までの期間のクロックパルス11aのカウントが行わ
れる。この場合には、プリセットカウンタ５に同期信号
発生時点からの期間がカウントデータの初期値として設
定される。そして、以後のゲート幅パルスの発生は、次
にプリセットカウンタ６が選択されて動作し、表面波同
期モードの動作の場合と同様である。

以上説明してきたが、実施例では、ステータスカウン
タとステータスデコーダの組み合わせでプリセットカウ
ンタとクロック発生回路とを選択して動作させる制御信
号を発生しているが、これは、他の回路で構成される制
御回路であってもよいことはもちろんである。

［発明の効果］以上の説明から理解できるように、この発明にあって
は、表面エコー検出からゲートパルス発生までの期間を
カウントするカウンタと発生ゲートパルスのパルス幅に
対応する期間をカウントするカウンタとの２つのカウン
タを設け、表面エコー検出に応じてこれらカウンタとク
ロック発生回路とを同時に動作させて時間カウントをす
るように制御しているので、表面エコーの検出に応じて
ゲートパルス発生までの時間カウントが開始される。さ
らにゲート幅についてゲートパルス発生のカウントが終
了した時点で停止させ、改めてパルス幅のカウンタとク
ロック発生回路とを動作させるようにしているので、た
とえ、クロック周期が、例えば、5nsやそれ以下のよう
な短い周期であっても、ゲートパルス幅をカウントする
カウンタのスタート時点で、クロックパルス１周期分の
ジッタを生じることはなく、時間カウントを行う基準と
なるクロックパルスに制限を受けず、その連続性から開
放される。

【図面の簡単な説明】

第１図は、この発明の超音波測定装置のゲートパルス発
生回路を適用した一実施例のブロック図、第２図は、そ
のクロック発生回路のブロック図、第３図は、超音波測
定における一般的なゲートパルス発生のタイミングの説
明図である。 1,2,3,7…ラッチ回路、4,5,6…プリセットカウンタ、７
…ラッチ回路、８…コンパレータ、９…ステータスカウ
ンタ、10…ステータスデコーダ、11…クロック発生回
路、22…初期値設定信号発生回路。

Claims

(57)【特許請求の範囲】

【請求項１】一定の周期でクロックを発生するクロック
発生回路と、前記クロックの周期を基準として表面エコ
ー検出からゲートパルス発生までの期間を示す第１のデ
ータが設定され、前記クロックを前記第１のデータ分カ
ウントする第１のカウンタと、前記クロックの周期を基
準として前記ゲートパルスのパルス幅に対応する期間を
示す第２のデータが設定され、前記クロックを前記第２
のデータ分カウントする第２のカウンタと、前記表面エ
コーの検出に応じて前記第１のカウンタと前記クロック
発生回路とを動作させ、前記第１のカウンタのカウント
終了に応じて前記第２のカウンタと前記クロック発生回
路とを動作させる制御回路とを備え、前記制御回路によ
る前記第２のカウンタと前記クロック発生回路とを動作
させる手前において前記クロック発生回路を前記第１の
カウンタのカウント終了に応じて停止させ、前記第２の
カウンタの動作に応じて前記ゲートパルスを生成するこ
とを特徴とする超音波測定装置のゲートパルス発生回
路。
【請求項２】前記表面エコーの受信信号を検出する検出
回路をさらに備え、前記クロックの周期を基準として超
音波送信パルスの信号に同期する同期信号から前記表面
エコー発生までの間において前記表面エコー以外の信号
の検出を抑止する期間を示す第３のデータが設定され、
前記クロックを前記第３のデータ分カウントする第３の
カウンタを有し、前記第１のデータは、前記クロックの
周期を時間計測基準としかつ前記検出回路の検出信号を
期間開始基準として前記ゲートパルス発生までの期間を
示すものであり、前記第1,第２及び第３のカウンタがプ
リセットカウンタで構成され、前記制御回路は、前記同
期信号に応じて前記第３のカウンタと前記クロック発生
回路とを動作させ、第３のカウンタのカウント終了に応
じて前記クロック発生回路を停止させ、前記検出回路か
ら検出信号を受付け、この検出信号に応じて前記第１の
カウンタと前記クロック発生回路とを動作させることを
特徴とする請求項１記載の超音波測定装置のゲートパル
ス発生回路。