JP2541185B2

JP2541185B2 - 位相サ―ボ装置

Info

Publication number: JP2541185B2
Application number: JP59172584A
Authority: JP
Inventors: 家年伊藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-08-20
Filing date: 1984-08-20
Publication date: 1996-10-09
Anticipated expiration: 2011-10-09
Also published as: JPS6151213A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は例えばVTRのドラム位相サーボやキャプス
タン位相サーボに適用される位相サーボ装置に関する。

〔従来の技術〕

例えば放送局用のVTRの再生装置には、次のような位
相サーボ装置が採用されている。

すなわち、第８図はこの従来の再生位相サーボ系の一
例で、テープの幅方向の一端側に記録されている30Hzの
コントロール信号CTL（第９図Ａ）が固定ヘッド（１）
より得られ、これがアンプ（２）を通じて波形整形回路
（３）に供給されて矩形波信号SC（同図Ｂ）にされ、こ
れがランプ波形成回路（４）に供給されてランプ波SA₁
が形成され、このランプ波SA₁がサンプリングホールド
回路（５）に供給される。

また、回転ヘッド駆動用のドラムモータの回転軸に関
連して設けられたパルス発生器（６）よりの回転ヘッド
の回転位相を示す信号PGがアンプ（７）を介して波形整
形回路（８）に供給されてこれより矩形波信号が得ら
れ、この矩形波信号がランプ波形成回路（９）に供給さ
れてランプ波が形成され、このランプ波がサンプリング
ホールド回路（10）に供給される。

一方、水晶発振器（11）よりの色副搬送波周波数f_sc,
NTSC方式の場合は、3.58MHzの発振信号がカウントダウ
ン回路（12）において周波数逓降されて、これより30Hz
の基準信号REF（第９図Ｄ）が得られ、これがパルス形
成回路（13）に供給されて例えばその立ち上がり時点で
微少パルス幅のパルス信号SP₁（同図Ｅ）が形成され
る。そして、このパルスSP₁がサンプリングパルスとし
てサンプリングホールド回路（５）及び（10）に供給さ
れ、ランプ波SA₁及びSA₂の傾斜部がパルスSP₁によって
サンプリングされる。

そして、サンプリングホールド回路（５）の出力はキ
ャプスタンモータに供給され、キャプスタンモータが基
準信号REFと信号CTLとが一定位相関係となる状態で回転
するように制御される。

また、サンプリングホールド回路（10）の出力はドラ
ムモータに供給され、回転ヘッドが基準信号REFと一定
位相関係をもって回転するようにドラムモータが制御さ
れる。

こうして、キャプスタン位相及びヘッドドラム位相が
30Hzの基準信号に同期するように位相サーボがかかる。

ところで、NTSC方式のカラー映像信号の場合、バース
ト信号は15Hz（２フレーム）毎に位相が完結している
（カラーフレーミングと称する）。そこで、再生時、再
生信号のカラーフレーミング同期をとりたい場合が多々
生じる。

例えばカラー映像信号をデジタル化して記録、再生す
る場合、バースト信号もデジタル化して記録し、再生す
れは、再生時、この再生バースト信号を用いて色情報が
再現できるが、通常、バースト信号部に他の情報を挿入
したり、ハード構成簡略化のため、バースト信号は記録
しない。この場合、再生時、色情報を再現するには、バ
ースト信号位相が15Hzで完結していることを利用して15
Hzの同期化を必要とするのである。

このようにフレーミング同期を必要とする場合、従来
はテープ幅方向の端部に記録するコントロール信号とし
て第９図Ｆに示すようにカラー映像信号の色副搬送波に
同期して15Hz毎にデューティレシオが異なる部分を有す
るような信号MCTLを記録しておき、再生時、この信号か
ら同図Ｇに示すような15Hzの信号SDを形成し、一方、基
準信号として15Hzの信号を用意し、これよりキャプスタ
ン位相及びヘッドドラム位相を15Hzの基準で同期するよ
うに位相合わせを行うようにしていた。

〔発明が解決しようとする問題点〕

上記のように15Hzの信号を用いてキャプスタン位相及
びドラム位相を制御する場合、ヘッドドラムは30Hzで回
転しているから２回転に１回の割合で位相合わせをする
ことになる。このため、キャプスタン位相サーボ、ドラ
ム位相サーボともにサンプリング周波数が第８図に示し
た通常のサーボ系の場合の1/2になり、ジッター、ロー
リング特性、ワウ・フラッタともに悪化してしまう。

また、この種位相サーボ用ICは30Hz同期仕様で作られ
ているため、この既存のICが上記のように15Hzの信号を
基準にする場合には使用できないもしくはダイナミック
レンジ不足を招くという欠点がある。

この発明は上記の点にかんがみ、30Hz同期仕様の既存
のサーボ用ICが使用でき、ジッタ、ワウ・フラッタとも
に悪化させることなく15Hz同期ができるようにした位相
サーボ装置を提供しようとするものである。

〔問題点を解決するための手段〕

第１図はこの発明の一実施例で、基本的には第８図に
示した30Hz同期の位相サーボ回路である。しかし、この
例においては、コントロール信号として第９図Ｆに示し
た15Hz毎にデューティレシオを変えた信号MCTLを記録し
ておき、ヘッド（１）からはこの信号MCTLの再生出力を
得る。そして、アンプ（２）を通じてこの出力MCTLを15
Hzの信号の抽出回路（21）に供給し、これより15Hzの信
号SDを得る。

一方カウントダウン回路（12）より3.58MHzの信号を
カウントダウンして15Hzの基準信号SEを得、この信号SE
と信号SDとを同期検出回路（22）に供給し、両信号の位
相が一致しているかどうかによりカラーフレーム同期が
とれているかどうかを示す識別信号IDを得る。

さらに、基準信号REFを位相シフトパルス形成回路（2
0）に供給し、これよりパルスSP₁と比較して、パルス位
置が徐々に遅れるような状態のパルスSP₂を得る。この
場合、パルスSP₁に対するパルスSP₂の徐々の遅れ量は位
相サーボのロックがはずれないような量である。そし
て、パルス形成回路（13）からのパルスSP₁とこの位相
シフトパルス形成回路（20）からのパルスSP₂とをスイ
ッチ回路（23）に供給し、このスイッチ回路（23）にお
いて同期検出回路（22）からの信号IDによりパルスSP₁
とパルスSP₂とを選択的に取り出し、このスイッチ回路
（23）の出力パルスをキャプスタン位相系のサンプリン
グホールド回路（５）にサンプリングパルスとして供給
する。また、パルス形成回路（13）からの一定周期のパ
ルスSP₁がドラム位相系のサンプリングホールド回路（1
0）に供給される。

〔作用〕

30Hz同期の位相サーボをかけた場合、15Hzの位相同期
点は第２図Ａに示すようにサンプリングパルスSP₁の○
印で示す位相点と×印で示す位相点のどちらかで、確率
50％でどちらか一方になる。すなわち、15Hzの基準信号
SEの位相が第２図Ｂに示すようなものとなる場合、15Hz
の信号抽出回路（21）からの信号SDは同図Ｃに示すよう
な位相（例えば○印の位相点のとき）となるときと、同
図Ｄに示すような位相（×印の位相点）となるときの両
方の場合ともに30Hz同期はかかっているのである。

今、抽出回路（21）より得られる再生された15Hzの信
号SDが第２図Ｃのようなものである場合に、15Hzの位相
同期点が○印で示す位相点であれば、30Hz同期の位相サ
ーボによって15Hzのカラーフレーム同期もとれているこ
とになる。このときは、同期検出回路（22）からは、信
号SDとSEの位相が一致しているので、その検出出力IDは
ハイレベルとなり、スイッチ回路（23）は図の状態に切
り換えられており、パルスSP₁がサンプリングホールド
回路（５）及び（10）に供給され、これにより前述のよ
うな30Hz同期の位相サーボがそのまま引き続きかかる。

一方、15Hzの位相同期点が○印で示す位相点であると
きに、抽出回路（21）からの信号SDが第２図Ｄに示すよ
うな位相であれば、カラーフレーミング同期はとれてお
らず、信号SP₁、したがってコントロール信号SCの360°
分だけ位相がずれていることになる。

このときは、同期検出回路（22）の出力IDはローレベ
ルとなり、スイッチ回路（23）は図の状態とは逆の状態
に切り換えられ、位相シフトパルス形成回路（20）より
のパルスSP₂がサンプリングホールド回路（５）に供給
される。パルスSP₂は第２図Ｅに示すようにパルスSP₁よ
りも徐々にθ_１，θ_２，θ_３・・・ずつ位相がずれてゆ
くようなパルスである。ここで位相差θ_１，θ_２・・・
は30Hz同期の位相サーボのロック状態がはずれない程度
に徐々に変化する値である。そして、θ_１＜θ_２＜θ_３
・・・で、徐々にパルスSP₁が位相ロック状態を保ちつ
つ、移送されてゆくことになり、これにつれて、キャプ
スタンモータが制御され、再生コントロールパルスMCTL
の位相がずらされてゆく。そして、コントロールパルス
の整形信号SCの360°分だけ移相されると、抽出回路（2
1）からの信号SDは第２図Ｄの状態から第２図Ｃの状態
に移り、15Hzの基準信号SEと位相が一致し、カラーフレ
ーム同期がとれた状態になる。すると、同期検出回路
（22）の出力信号IDはハイレベルとなってスイッチ回路
（23）が図の状態に切り換えられ、以後は30Hzのパルス
SP₁がサンプリングパルスとしてサンプリングホールド
回路（５）及び（10）に供給される。したがって、初め
○印の位相点で15Hz同期がかかっていたものが、位相サ
ーボロック状態のまま、30Hzの信号CTLの360°分位相シ
フトされ、×印の位相点で15Hz同期がかかるようにな
り、カラーフレーミング同期がとれることになる。

〔実施例〕

第３図は第１図の実施例のさらに具体的な実施例を示
すもので、パルス形成回路（13）は単安定マルチバイブ
レータで構成され、30Hzの基準信号REF（第４図Ａ）か
らパルスSP₁（同図Ｂ）が作成される。

位相シフトパルス形成回路（20）は次のように構成さ
れる。すなわち、30Hzの基準信号REFにより単安定マル
チバイブレータ（201）がトリガーされ、これより微少
パルス幅の信号M₁（同図Ｃ）が得られる。この信号M₁は
トランジスタ（202）のベースに供給されて、そのパル
ス幅期間でこのトランジスタ（202）がオンとされ、コ
ンデンサ（203）の充電電荷が放電される。信号M₁のパ
ルス幅期間外ではトランジスタ（202）はオフで、その
ときは電流源（204）よりの一定電流i₁によりコンデン
サ（203）が充電される。したがって、このコンデンサ
（203）とトランジスタ（202）のコレクタとの接続点に
は30Hzのノコギリ波電圧C₁（同図Ｄ）が得られる。この
ノコギリ波電圧C₁は比較回路（205）の一方の入力端子
に供給される。

また、基準信号REFがスイッチ回路（206）に供給され
てそのハイレベル期間でのみこのスイッチ回路（206）
がオンとされて電流源（207）よりの一定電流i₂により
コンデンサ（208）が充電される。すなわち、基準信号R
EFのハイレベル期間毎にコンデンサ（208）は充電さ
れ、充電電圧C₂が徐々に上昇してゆく。ここで、電流i₂
は電圧i₁よりもかなり小さく選定されており、コンデン
サ（208）とスイッチ回路（206）との接続点に得られる
充電電圧C₂（第４図Ｅ）は、電圧C₁に比較して非常にゆ
っくりと上昇する。そして、この電圧C₂が比較回路（20
5）の他方の入力端子に供給され、電圧C₁とレベル比較
される。

この比較回路（205）からは電圧C₁が電圧C₂より大に
なる時点で立ち下がる出力が得られ、この立ち下がりに
より単安定マルチバイブレータ（209）からは一定パル
ス幅τの信号M₂（同図Ｆ）が得られ、この信号M₂の立ち
下がりにより単安定マルチバイブレータ（210）がトリ
ガされ、これよりパルスSP₂（同図Ｇ）が得られる。比
較回路（205）の出力が立ち下がる時点は、電圧C₂が徐
々に上昇してゆくため、パルスSP₁の時点よりも徐々に
遅れてゆく。したがって、パルスSP₂はパルスSP₁が徐々
に遅延されてゆくパルスとなる。ここで、電流i₁とi₂の
値はパルスSP₂の徐々の遅延量が位相サーボがロックを
はずれないような値とすることは前述の通りである。

そして、パルスSP₂は前述したように、最大、パルスS
P₁の360°分遅延されることになる。

また、同期検出回路（22）は次のように構成される。
すなわち、カウントダウン回路（12）からの基準の15Hz
の信号SE（第５図Ａ）の立ち下がりにより単安定マルチ
バイブレータ（227）がトリガされ、これより信号SDとS
Eとで許容される位相誤差分のパルス幅の信号M₃（同図
Ｂ）が得られ、これがＤフリップフロップ回路（222）
のＤ端子に供給される。一方抽出回路（21）からの再生
信号MCTLから抽出された15Hzの信号SD（同図Ｃ）がこの
Ｄフリップフロップ回路（22）のクロック端子に供給さ
れ、その立ち上がり時点で信号M₃がサンプリングされ
る。したがって、信号SEと信号SDとがほぼ同位相であれ
ば、このＤフリップフロップ回路（222）の出力はハイ
レベルとなり、位相が異なっていればローレベルとな
る。すなわち、このＤフリップフロップ回路（222）の
出力が信号ID（同図Ｄ）となる。

したがって、前述のように15Hzのカラーフレーム同期
が信号SCの360°分異なっているときは、信号IDがロー
レベルであり、スイッチ回路（23）が図の状態とは逆の
状態に接続され、徐々に遅延されるパルスSP₂によっ
て、位相サーボロックがはずれない状態で15Hz同期の位
相点が360°シフトされる。そして360°シフトされる
と、信号SDとSEとが同位相になるため、信号IDがハイレ
ベルとなり、（第４図Ｈ参照）、スイッチ回路（23）が
図の状態となり、固定の30HzのパルスSP₁がこのスイッ
チ回路（23）より得られるようになり、通常の30Hz同期
の位相サーボがかかる。

なお、信号IDがハイレベルとなると、コンデンサ（20
8）の充電電圧は放電される。すなわち、信号IDがアン
ドゲート（211）に供給されるとともに、端子（212）を
通じてキャプスタン位相サーボがロックしているときハ
イレベルとなる信号がこのアンドゲート（211）に供給
される。したがって、信号IDがハイレベルとなるとこの
アンドゲート（211）の出力がハイレベルとなり、この
ためトランジスタ（213）がオンとなり、コンデンサ（2
08）の充電電荷は放電される。

以上の例は30Hzの位相サーボ系において15Hz同期をも
とる場合、すなわち1/2同期化の場合の例であるが、こ
の発明は拡張して1/2n同期化（ｎは１以上の整数）とし
て一般化することができる。

第６図はその1/2n同期化の場合に、サンプリングホー
ルド回路（５）に供給するサンプリングパルスを形成す
るための構成の一実施例である。

1/2n同期化をする場合には、その同期がはずれている
ときはパルスSP₂はパルスSP₁を最大360°×ｎシフトし
たとき同期がかかる。そこで、同期がとれる前の途中の
360°位相シフト時点での取扱が問題となり、この例で
は次のように構成される。

この例の場合、コントロール信号としては、前述した
信号MCTLと同様に30/nHz毎にデューティ比の異なる信号
が挿入された信号MCTL′を記録しておく。そして、アン
プ（２）を通じた再生コントロール信号出力が30/nHz抽
出回路（21′）に供給され、これより30/nHzの出力パル
スSD′が得られ、これがＤフリップフロップ回路（22
2）のクロック端子に供給される。そして、カウントダ
ウン回路（12）からは30/nHzの基準信号SE′が得られ、
これが単安定マルチバイブレータ（221）に供給され、
その出力M₃′がＤフリップフロップ回路（222）のＤ端
子に供給され、信号SD′と信号SE′の位相が一致したと
きハイレベルとなる信号ID′（第７図Ｅ）がこれより得
られる。

そして、このＤフリップフロップ回路（222）からの
信号ID′がオアゲート（231）を介してアンドゲート（2
32）に供給されるとともにこの信号ID′がインバータ
（234）にて極性反転されてアンドゲート（233）に供給
される。そして、単安定マルチバイブレータ（13）から
のパルスSP₁（第７図Ａ）がアンドゲート（32）に供給
されるとともに単安定マルチバイブレータ（210）から
のパルスSP₂（同図Ｃ）がアンドゲート（223）に供給さ
れる。そして、これらアンドゲート（232）及び（233）
の出力がオアゲート（235）を介してサンプリングホー
ルド回路（５）に供給される。つまり、アンドゲート
（232）（233）及びオアゲート（235）、インバータ（2
34）によってスイッチ回路（23）が構成されるのに等し
い。

そして、この例においては、コンデンサ（208）とス
イッチ回路（206）との接続点に得られる電圧C₂（第７
図Ｂ）が比較回路（205）に供給されるだけでなく、比
較回路（31）に供給される。この比較回路（31）の他方
の入力端子には電圧C₂が、360°分の位相シフト時間に
相当する時間後の値より若干低い電圧EMが供給されてい
る。したがって、この比較回路（31）からは360°分の
位相シフト時間後、電圧C₂が電圧EMを越えた時点で立ち
下がる信号が得られ、この信号の立ち下がりにより単安
定マルチバイブレータ（32）がトリガされ、これよりこ
の立ち下がり時から一定時間ハイレベルとなる信号M
₄（第７図Ｄ）が得られ、これがオアゲート（231）に供
給され、信号ID′とともにスイッチ回路（23）のスイッ
チング信号とされる。

したがって、1/2n同期がとれておらず、信号ID′がロ
ーレレベルであっても、パルスSP₂がパルスSP₁に対し、
360°位相シフトされる毎に単安定マルチバイブレータ
（32）の出力M₄は一定時間ハイレベルとなり、その間だ
けアンドゲート（233）が閉じるとともにアンドゲート
（232）が開となり、パルスSP₁がこのアンドゲート（23
2）及びオアゲート（235）を介して得られる。しかし、
そのときも信号ID′がハイレベルとなっていないとき
は、出力M₄のハイレベル期間後、オアゲート（231）の
出力はローレベルとなるから、再びアンドゲート（23
2）は閉、アンドゲート（233）が開となり、パルスSP₂
がアンドゲート（233）、オアゲート（235）を介してサ
ンプリングホールド回路（５）に供給される。

以上がパルスSP₂がパルスSP₁に対して360°位相シフ
トされる毎になされる。そして、信号ID′がハイレベル
になれば1/2n同期はとれたので、その後は、アンドゲー
ト（232）が開となりパルスSP₁がサンプリングパルスと
される。

なお、以上の説明でスイッチ回路（23）の出力パルス
SPをキャプスタン位相系のサンプリングホールド回路
（５）に供給したが、その代わりにドラム位相系のサン
プリングホールド回路（10）に供給してもよい。その場
合には一定周期のパルスSP₁が常にキャプスタン位相系
のサンプリングホールド回路（５）に供給される。

〔発明の効果〕

この発明によれば、fHzの位相基準を変えることな
く、f/2nHzの同期を確実にとることができる。

したがって、位相サーボをf/2nHzの基準を用いてかけ
る場合のようなジッタやワウ・フラッタの増加はない。
また、ローリング特性の悪化も防げる。さらに、従来の
位相サーボの基準の周波数は変更しないので、従来使用
されているサーボ用ICをそのまま用いることができ、新
たなICを作る必要がないという利点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の系統図、第２図はその説
明のための図、第３図はこの発明の具体的一実施例の系
統図、第４図及び第５図はその説明のための図、第６図
はこの発明の他の実施例の系統図、第７図はその説明の
ための図、第８図は従来例を示す系統図、第９図はその
説明のための図である。（20）は位相シフトパルス形成回路、（22）は1/2nの位
相同期がとれているかどうかを示す信号を得る同期検出
回路、（23）はスイッチ回路である。

Claims

(57)【特許請求の範囲】

【請求項１】記録媒体に記録されている、f/2nHz毎にデ
ューティーレシオが異なるfHzの周波数の信号とf/2nHz
の周波数の信号からなる位相基準信号を再生する再生手
段と、上記再生位相基準信号中から上記f/2nHzの周波数の信号
に相当するパルスを抽出するf/2nHzパルス抽出手段と、 fHz及びf/2nHzの周波数の基準信号を夫々生成する基準
信号生成手段と、上記基準信号生成手段からのfHzの基準信号の立ち上が
り及び立ち下がり時点に基いて第１のパルスを生成する
第１のパルス生成手段と、上記第１のパルス生成手段からの第１のパルスと、上記
基準信号生成手段からのfHzの周波数の基準信号とに基
いて、上記第１のパルスと比較して、パルス位置が徐々
に遅れるような状態の第２のパルスを生成する第２のパ
ルス生成手段と、上記基準信号生成手段からのf/2nHzの基準信号と、上記
f/2nHzパルス抽出手段からのf/2nHzの再生パルスとを比
較し、上記f/2nHzの基準信号の位相と、上記f/2nHzの再
生パルスの位相が一致している場合には、上記第１のパ
ルス生成手段からの第１のパルスを用いて同期をとり、
上記f/2nHzの基準信号の位相と、上記f/2nHzの再生パル
スの位相が一致していない場合は、上記第２のパルス生
成手段からの第２のパルスを用いて同期をとるよう制御
する制御手段とを有する位相サーボ装置。