JP2529448B2 - 金属突起形成基板及び金属突起の形成方法 - Google Patents
金属突起形成基板及び金属突起の形成方法Info
- Publication number
- JP2529448B2 JP2529448B2 JP2196619A JP19661990A JP2529448B2 JP 2529448 B2 JP2529448 B2 JP 2529448B2 JP 2196619 A JP2196619 A JP 2196619A JP 19661990 A JP19661990 A JP 19661990A JP 2529448 B2 JP2529448 B2 JP 2529448B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- opening
- forming
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体の実装方式である転写バンプ方式に
用いるバンプを形成する金属突起形成基板の製造方法に
関するものである。
用いるバンプを形成する金属突起形成基板の製造方法に
関するものである。
従来の技術 従来の金属突起形成基板の製造方法および転写バンプ
実装方法について、第４図、第５図とともに説明する。
まず第４図において金属突起形成基板について説明す
る。絶縁基板31上に導電膜32を全面に形成する。絶縁基
板31にはセラミック、ガラス等を用い、導電膜32には主
にPt,ITOなどを用いる。次に、この導電膜32上にめっき
用マスク33となる絶縁膜を全面に形成し、フォトレジス
トをエッチングマスクにして半導体素子の電極に対応し
た位置に開口部34を形成する。このめっき用マスク33に
は一般にＰ−CVD（プラズマ CVD）法等で形成されたSi
O2,Si3N4等の無機薄膜を用い、その膜厚は約300nmから1
000nm程度としている。また、これらの絶縁膜マスク33
の形成にはスパッタ法,CVD法等が用いられる。また、開
口部の形成にはHF溶液を用いたウエットエッチ、または
CF4,O2によるドライエッチング法が用いられる。次に、
めっき用マスク33に形成した開口部34の導電膜32上に、
導電膜32をめっき電極として電解めっき法により金属突
起（Au）35、以後バンプと呼ぶ、を形成する。
実装方法について、第４図、第５図とともに説明する。
まず第４図において金属突起形成基板について説明す
る。絶縁基板31上に導電膜32を全面に形成する。絶縁基
板31にはセラミック、ガラス等を用い、導電膜32には主
にPt,ITOなどを用いる。次に、この導電膜32上にめっき
用マスク33となる絶縁膜を全面に形成し、フォトレジス
トをエッチングマスクにして半導体素子の電極に対応し
た位置に開口部34を形成する。このめっき用マスク33に
は一般にＰ−CVD（プラズマ CVD）法等で形成されたSi
O2,Si3N4等の無機薄膜を用い、その膜厚は約300nmから1
000nm程度としている。また、これらの絶縁膜マスク33
の形成にはスパッタ法,CVD法等が用いられる。また、開
口部の形成にはHF溶液を用いたウエットエッチ、または
CF4,O2によるドライエッチング法が用いられる。次に、
めっき用マスク33に形成した開口部34の導電膜32上に、
導電膜32をめっき電極として電解めっき法により金属突
起（Au）35、以後バンプと呼ぶ、を形成する。
次に、第５図（ａ）に示すようにバンプ形成基板31上
に形成したバンブ35とフィルムキャリア41のインナーリ
ード42とを位置合わせし、第５図（ｂ）に示すように加
熱した加圧ツール43によって加圧することによってバン
プ35とインナーリード42とを接合する。その後、第５図
（ｃ）に示すように加圧ツール43を解除しバンプ35をイ
ンナーリード42へ転写する。次に、第５図（ｄ）に示す
ようにバンプ35つきインナーリード42と半導体素子44の
アルミ電極45とを位置合わせし、第５図（ｅ）に示すよ
うに加圧ツール43によって一括接合する。この後第５図
（ｆ）に示すように加圧を解除し、半導体素子44の実装
を完了する。なお、第５図（ｃ）において、バンプ35が
転写された基板31は再びバンプ形成のめっき基板として
使用される。
に形成したバンブ35とフィルムキャリア41のインナーリ
ード42とを位置合わせし、第５図（ｂ）に示すように加
熱した加圧ツール43によって加圧することによってバン
プ35とインナーリード42とを接合する。その後、第５図
（ｃ）に示すように加圧ツール43を解除しバンプ35をイ
ンナーリード42へ転写する。次に、第５図（ｄ）に示す
ようにバンプ35つきインナーリード42と半導体素子44の
アルミ電極45とを位置合わせし、第５図（ｅ）に示すよ
うに加圧ツール43によって一括接合する。この後第５図
（ｆ）に示すように加圧を解除し、半導体素子44の実装
を完了する。なお、第５図（ｃ）において、バンプ35が
転写された基板31は再びバンプ形成のめっき基板として
使用される。
発明が解決しようとする課題 しかし、従来例においては以下のような問題点があ
る。
る。
電解めっきにより金属突起の形成を繰り返すと、めっ
き用マスク33としてＰ−CVD法等により形成したSi3N
4膜、SiO2膜にピンホールが徐々に増加し開口部以外の
所にも金属突起が形成され、第６図に示すように金属突
起をフィルムキャリアのインナーリードに転写しようと
する場合、本来転写すべき金属突起以外にも金属突起50
が転写形成されてしまうといった問題があった。
き用マスク33としてＰ−CVD法等により形成したSi3N
4膜、SiO2膜にピンホールが徐々に増加し開口部以外の
所にも金属突起が形成され、第６図に示すように金属突
起をフィルムキャリアのインナーリードに転写しようと
する場合、本来転写すべき金属突起以外にも金属突起50
が転写形成されてしまうといった問題があった。
本発明は、絶縁基板、導電膜、めっき用マスクとして
の無機絶縁膜間の整合性を考慮した基板構成の検討によ
り、めっきを繰り返したときのピンホールの増加の非常
に少ない金属突起形成基板を提供するものである。
の無機絶縁膜間の整合性を考慮した基板構成の検討によ
り、めっきを繰り返したときのピンホールの増加の非常
に少ない金属突起形成基板を提供するものである。
課題を解決するための手段 上記の課題を解決するため、本発明では、開口部を有
し、前記開口部に選択的に金属突起を形成する多層膜か
ら成る基板において、前記開口部は、耐熱性絶縁体上に
第一のTi膜、前記第一のTi膜上にPt膜を形成した多層膜
で構成され、開口部以外の領域が前記熱耐性絶縁体上に
第一のTi膜、第一のTi膜上にPt膜、前記Pt膜の上に第二
のTi膜、前記第二のTi膜上にSi3N4膜もしくはSiO2膜を
形成した多層膜で構成されることを特徴とする金属突起
形成基板を形成することにより、前記開口部に電解めっ
き法により金属突起を繰り返し形成する方法を提供す
る。
し、前記開口部に選択的に金属突起を形成する多層膜か
ら成る基板において、前記開口部は、耐熱性絶縁体上に
第一のTi膜、前記第一のTi膜上にPt膜を形成した多層膜
で構成され、開口部以外の領域が前記熱耐性絶縁体上に
第一のTi膜、第一のTi膜上にPt膜、前記Pt膜の上に第二
のTi膜、前記第二のTi膜上にSi3N4膜もしくはSiO2膜を
形成した多層膜で構成されることを特徴とする金属突起
形成基板を形成することにより、前記開口部に電解めっ
き法により金属突起を繰り返し形成する方法を提供す
る。
作用 本発明のごとく、絶縁基板、導電膜、めっき用マスク
としての無機絶縁膜間の整合性を考慮した基板構成を検
討することにより、めっきを繰り返したときのピンホー
ルの増加の非常に少ない金属突起形成基板を製作するこ
とができた。
としての無機絶縁膜間の整合性を考慮した基板構成を検
討することにより、めっきを繰り返したときのピンホー
ルの増加の非常に少ない金属突起形成基板を製作するこ
とができた。
実施例 本発明の一実施例にかかる方法を第１図，第２図、第
３図とともに説明する。まず第１図において金属突起形
成基板について説明する。第１図（ａ）に示すように絶
縁基板１上に導電膜２を全面に形成する。絶縁基板１に
はセラミック、ガラス等を用い、導電膜２にはガラス等
と化学結合をつくりやすいTiを用い、次に、この導電膜
２上に電解めっきの電極となる導電膜３を形成する。導
電膜３にはPtを用いる。導電膜３上にめっき用マスクと
なる絶縁膜５と化学結合を形成しやすい導電膜４を形成
する。導電膜４のはTiを用いる。導電膜の成膜にはスパ
ッタ蒸着等を用いる。絶縁膜５の形成はＰ−CVD法（プ
ラズマCVD法）等によりSi3N4膜を約650nm形成する。な
お、Si3N4膜の代わりにSiO2膜を用いてもよい。この
後、第１図（ｂ）に示すように、フォトレジストをエチ
ングマスクにして半導体素子の電極に対応した位置に開
口部６を形成する。開口部６の形成には基板１の周囲に
石英板を配置したチャンバー内におけるCF4,O2混合ガス
によるドライエッチング法が用いられる。この後O2プラ
ズマによりフォトレジストを除去する。
３図とともに説明する。まず第１図において金属突起形
成基板について説明する。第１図（ａ）に示すように絶
縁基板１上に導電膜２を全面に形成する。絶縁基板１に
はセラミック、ガラス等を用い、導電膜２にはガラス等
と化学結合をつくりやすいTiを用い、次に、この導電膜
２上に電解めっきの電極となる導電膜３を形成する。導
電膜３にはPtを用いる。導電膜３上にめっき用マスクと
なる絶縁膜５と化学結合を形成しやすい導電膜４を形成
する。導電膜４のはTiを用いる。導電膜の成膜にはスパ
ッタ蒸着等を用いる。絶縁膜５の形成はＰ−CVD法（プ
ラズマCVD法）等によりSi3N4膜を約650nm形成する。な
お、Si3N4膜の代わりにSiO2膜を用いてもよい。この
後、第１図（ｂ）に示すように、フォトレジストをエチ
ングマスクにして半導体素子の電極に対応した位置に開
口部６を形成する。開口部６の形成には基板１の周囲に
石英板を配置したチャンバー内におけるCF4,O2混合ガス
によるドライエッチング法が用いられる。この後O2プラ
ズマによりフォトレジストを除去する。
次に、第１図（ｃ）に示すように、開口部６に導電膜
３をめっき電極として電解めっき法により金属突起、バ
ンプ７を形成する。
３をめっき電極として電解めっき法により金属突起、バ
ンプ７を形成する。
第２図は基板構造が下からガラス基板、Ti薄膜、Pt薄
膜、Si3N4薄膜のものと、ガラス基板、Ti薄膜、Pt薄
膜、Ti薄膜、Si3N4薄膜のものとの電解めっきを繰り返
したときのピンホールの増加の差を示したのもである。
この図から、３層構造のものは15回めっきを繰り返した
ときピンホール密度が約３ケ/cm2であるのに対し、４層
構造の方は１ケ/cm2未満でありピンホールの増加が少な
いのがわかる。
膜、Si3N4薄膜のものと、ガラス基板、Ti薄膜、Pt薄
膜、Ti薄膜、Si3N4薄膜のものとの電解めっきを繰り返
したときのピンホールの増加の差を示したのもである。
この図から、３層構造のものは15回めっきを繰り返した
ときピンホール密度が約３ケ/cm2であるのに対し、４層
構造の方は１ケ/cm2未満でありピンホールの増加が少な
いのがわかる。
次に、第３図（ａ）に示すようにバンプ形成基板20上
に形成したバンプ７とフィルムキャリア21のインナーリ
ード22とを位置合わせし、第３図（ｂ）に示すように加
熱した加圧ツール23によって加圧することによってバン
プ７とインナーリード22とを接合する。その後、第３図
（ｃ）に示すように加圧ツール23を解除しバンプ７をイ
ンナーリード22へ転写する。次に、第３図（ｄ）に示す
ようにバンプ７つきインナーリード22と半導体素子24の
アルミ電極25とを位置合わせし、第３図（ｅ）に示すよ
うに加圧ツール23によって一括接合する。この後第３図
（ｆ）に示すように加圧を解除し、半導体素子24の実装
を完了する。バンプ７を離脱させた基板１に繰り返し電
解めっき法によりバンプ７を形成する。
に形成したバンプ７とフィルムキャリア21のインナーリ
ード22とを位置合わせし、第３図（ｂ）に示すように加
熱した加圧ツール23によって加圧することによってバン
プ７とインナーリード22とを接合する。その後、第３図
（ｃ）に示すように加圧ツール23を解除しバンプ７をイ
ンナーリード22へ転写する。次に、第３図（ｄ）に示す
ようにバンプ７つきインナーリード22と半導体素子24の
アルミ電極25とを位置合わせし、第３図（ｅ）に示すよ
うに加圧ツール23によって一括接合する。この後第３図
（ｆ）に示すように加圧を解除し、半導体素子24の実装
を完了する。バンプ７を離脱させた基板１に繰り返し電
解めっき法によりバンプ７を形成する。
以上のように、絶縁基板、導電膜、めっき用マスクと
しての無機絶縁膜をそれぞれガラス基板、Ti、Pt、Tiの
３層構造、Si3N4等を用いた、絶縁基板、導電膜、無機
絶縁膜間の整合性を考慮した基板構成の用いることによ
り、めっきを繰り返したときのピンホールの増加の非常
に少ない金属突起形成基板を形成することができた。
しての無機絶縁膜をそれぞれガラス基板、Ti、Pt、Tiの
３層構造、Si3N4等を用いた、絶縁基板、導電膜、無機
絶縁膜間の整合性を考慮した基板構成の用いることによ
り、めっきを繰り返したときのピンホールの増加の非常
に少ない金属突起形成基板を形成することができた。
発明の効果 以上のように、本発明は、絶縁基板、導電膜、めっき
用マスクとしての無機絶縁膜をそれぞれガラス基板、T
i、Pt、Tiの３層構造、Si3N4等を用いた、絶縁基板、導
電膜、無機絶縁膜間の整合性を考慮した基板構成の用い
ることにより、従来の基板材料間の整合性を考慮しなか
った金属突起形成基板にくらべ、めっきを繰り返したと
きのピンホールの増加の非常に少ない金属突起形成基板
を形成することができ、金属突起の形成が半永久基板的
に行うことができ、半導体装置の実装に十分に寄与する
ものである。
用マスクとしての無機絶縁膜をそれぞれガラス基板、T
i、Pt、Tiの３層構造、Si3N4等を用いた、絶縁基板、導
電膜、無機絶縁膜間の整合性を考慮した基板構成の用い
ることにより、従来の基板材料間の整合性を考慮しなか
った金属突起形成基板にくらべ、めっきを繰り返したと
きのピンホールの増加の非常に少ない金属突起形成基板
を形成することができ、金属突起の形成が半永久基板的
に行うことができ、半導体装置の実装に十分に寄与する
ものである。
第１図は本発明の一実施例に用いたバンプ形成基板の断
面図、第２図は本発明における基板構成と従来の基板構
成におけるピンホールの増加の差を示した図、第３図は
本発明におけるバンプのリードへの転写行程をバンプつ
きリードと、半導体素子との接合工程を示す断面図、第
４図は従来におけるバンプ形成基板の断面図、第５図は
同従来例のバンプとリードの接合工程と、バンプつきリ
ードと半導体素子の接合を示す工程断面図、第６図はピ
ンホール上に形成された金属突起により不都合が生じる
ことを示した図である。 １……絶縁基板、２……第１層目導電膜、３……第２層
目導電膜、４……第３層目導電膜、５……絶縁膜マス
ク、６……開口部、７……バンプ。
面図、第２図は本発明における基板構成と従来の基板構
成におけるピンホールの増加の差を示した図、第３図は
本発明におけるバンプのリードへの転写行程をバンプつ
きリードと、半導体素子との接合工程を示す断面図、第
４図は従来におけるバンプ形成基板の断面図、第５図は
同従来例のバンプとリードの接合工程と、バンプつきリ
ードと半導体素子の接合を示す工程断面図、第６図はピ
ンホール上に形成された金属突起により不都合が生じる
ことを示した図である。 １……絶縁基板、２……第１層目導電膜、３……第２層
目導電膜、４……第３層目導電膜、５……絶縁膜マス
ク、６……開口部、７……バンプ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−92648（ＪＰ，Ａ) 特開 平２−111028（ＪＰ，Ａ) 特開 平１−160042（ＪＰ，Ａ)
Claims (2)
- 【請求項１】開口部を有し、前記開口部に選択的に金属
突起を形成する多層膜から成る基板において、前記開口
部は、耐熱性絶縁体上に第一のTi膜、前記第一のTi膜上
にPt膜を形成した多層膜で構成され、開口部以外の領域
が前記耐熱性絶縁体上に第一のTi膜、第一のTi膜上にPt
膜、前記Pt膜の上に第二のTi膜、前記第二のTi膜上にSi
3N4膜もしくはSiO2膜を形成した多層膜で構成されるこ
とを特徴とする金属突起形成基板。 - 【請求項２】選択的に開口部が形成された多層膜からな
る基板に対して前記開口部に選択的に電解めっき法によ
り金属突起を形成し、前記基板に形成された前記金属突
起を離脱させた後、前記基板に対して繰り返し電解めっ
き法により金属突起を形成する金属突起の形成方法であ
って、前記開口部の領域における前記多層膜は、耐熱性
絶縁体上に第一のTi膜、前記第一のTi膜上にPt膜を形成
した多層膜で構成され、前記開口部以外の領域における
前記多層膜は、前記耐熱性絶縁体上に第一のTi膜、第一
のTi膜上にPt膜、前記Pt膜の上に第二のTi膜、前記第二
のTi膜上にSi3N4膜もしくはSiO2膜を形成した多層膜で
構成されることを特徴とする金属突起の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196619A JP2529448B2 (ja) | 1990-07-24 | 1990-07-24 | 金属突起形成基板及び金属突起の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196619A JP2529448B2 (ja) | 1990-07-24 | 1990-07-24 | 金属突起形成基板及び金属突起の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0482227A JPH0482227A (ja) | 1992-03-16 |
| JP2529448B2 true JP2529448B2 (ja) | 1996-08-28 |
Family
ID=16360769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2196619A Expired - Lifetime JP2529448B2 (ja) | 1990-07-24 | 1990-07-24 | 金属突起形成基板及び金属突起の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2529448B2 (ja) |
-
1990
- 1990-07-24 JP JP2196619A patent/JP2529448B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0482227A (ja) | 1992-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2529448B2 (ja) | 金属突起形成基板及び金属突起の形成方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JP2717166B2 (ja) | 半導体装置の製造方法 | |
| JPH04180231A (ja) | 微細バンプ電極を有する半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS5963746A (ja) | 多層配線を有する半導体装置 | |
| JPS59194432A (ja) | 半導体装置の製造方法 | |
| JPH04139860A (ja) | 半導体装置 | |
| JPH0677332A (ja) | 半導体装置の製造方法 | |
| JP2785474B2 (ja) | 金属突起形成基板への開口部の形成方法 | |
| JPH04102321A (ja) | 半導体装置の製造方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS62115746A (ja) | 半導体集積回路装置 | |
| JPH03205829A (ja) | 半導体装置の製造方法 | |
| JP2001291769A (ja) | 半導体装置及びその製造方法 | |
| JPH02246131A (ja) | 金属突起の製造方法および転写方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPH0287521A (ja) | 半導体装置の電極形成方法 | |
| JPH0319228A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS6173350A (ja) | 半導体装置の製造方法 | |
| JPH06112156A (ja) | 半導体装置の電極コンタクト構造及びその製造方法 | |
| JPS61140134A (ja) | 半導体装置の製造方法 | |
| JPH02237136A (ja) | 半導体装置における中空配線の製造方法 | |
| JPH0437045A (ja) | 金属突起形成基板の製造方法 |