JP2527530C - - Google Patents

Info

Publication number
JP2527530C
JP2527530C JP2527530C JP 2527530 C JP2527530 C JP 2527530C JP 2527530 C JP2527530 C JP 2527530C
Authority
JP
Japan
Prior art keywords
lead
pellet
power supply
bonding
metallization layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Publication date

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】 本発明は、半導体装置の信頼性向上に適用して有効な技術に関するものである
。 【0002】 【従来の技術】 ペレットの高集積化が進むに従い、ペレットに形成されている回路全体に対し
、安定して電力を供給することが難しくなってくる。そのため、回路への電力供
給部をペレットに分散して複数形成することが必要になると考えられる。 【0003】 ペレットの回路部と外部端子との電気的導通をペレット取付部周囲に配列して 形成されているリードと金等のワイヤでボンディングして行っている半導体装置
では、前記電力供給部はペレットの回路形成領域の周囲に形成されているボンデ
ィングパッドである。 【0004】 このような半導体装置において、一本の電源リードから互いに離れて形成され
ている複数の電力供給部である電源パッドへ電力を供給する場合、同一リードの
ボンディング部に複数のワイヤをボンディングすることは物理的に困難であると
ともに、たとえボンディングが行えた場合であっても、一本以上の電力供給用ワ
イヤは必ず、他のリードとボンディングパッドとを接続している信号用ワイヤと
交差することになるため、ワイヤ間の接触を生じるという問題も考えられる。 【0005】 また、ペレット裏面に一定電圧をかけておくことを必要とする半導体装置にお
いては、裏面電極としてペレット取付部であるメタライズ層(金−シリコン共晶
層)を利用しており、そのため該ペレット取付部は、周囲に形成されている特定
のリードと接続され形成されている。 【0006】 【発明が解決しようとする課題】 ところが、ペレット裏面に一定電圧をかけておくことを必要とする半導体装置
において、互いに離れて形成されている複数のボンディングパッドをペレット裏
面電極と同一電位にする必要がある場合には、ペレット取付部に接続されている
リードのボンディング部に複数のワイヤをボンディングする必要が生じる。 【0007】 なぜなら、ワイヤボンダーで電気的接続を行うためには、ボンディングパッド
から一定距離以上離れていなければ、ワイヤボンディング装置においては、その
ボンディング処理が困難となるからである。 【0008】 そして、このような半導体装置においても、前記の一本の電源リードと複数の
電源パッドとをワイヤでボンディングする場合と同様な問題、すなわち、ワイヤ
が交差する問題が生じることが本発明者によって見い出された。 【0009】 本発明は上記課題に着目してなされたものであり、その目的は、ワイヤを交差
させることなく、ペレットの裏面電位と、ペレットにおける所定のボンディング
パッドの電位とを同一電位にすることにある。 【0010】 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添
付図面から明らかになるであろう。 【0011】 【課題を解決するための手段】 本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば
、以下のとおりである。 【0012】 すなわち、本発明の半導体装置は、セラミックより成るパッケージ基板を有し
、ペレット取付けメタライズ層の一部が信号用のリードメタライズ層の間に延長
された所定長さのリード状の延長部と電源用リードとを成し、複数のボンディン
グパッドのうち複数の電源用のボンディングパッドと延長部および電源用リード
とがワイヤで電気的に接続されている。 【0013】 【作用】 上記した本発明の半導体装置によれば、電源用のボンティングパッドと延長部
とをワイヤで電気的に接続するとともに、電源用リードとボンディングパッドと
をボンディングすることができるので、該ワイヤと信号用ワイヤとの交差を生じ
ることなく、ペレットにおける複数の所定のボンディングパッドとペレット取付
部とを電気的に接続することが可能となる。 【0014】 【実施例】 図1は、本発明による実施例であるセラミック製のチップキャリア形パッケー
ジからなる半導体装置を、そのほぼ中心部における断面図で示したものである。 【0015】 本実施例の半導体装置は、セラミック製のパッケージ基板1に形成されている
キャビティ底部にタングステンでメタライズ形成されているペレット取付部2に
シリコン単結晶等で形成されているペレット3をろう材4で接着せしめ、該ペレ
ット3のボンディングパッド5と該ペレット取付部2の周囲においてペレット取
付部2と同一主面上に配列して形成されているタングステン等からなるリード6
のボンディング部7とを金またはアルミニウムのワイヤ8で電気的に接続した後
、セラミック製のキャップ9で低融点ガラス10を介して気密封止してなるもの
である。 【0016】 なお、前記リード6は、一部がパッケージ基板1に埋設され、他端が該基板裏
面に延在せられ、外部との電気的導通をとることが可能になっている。 【0017】 図2は、本発明による実施例である半導体装置のキャビティ内部の一部を、ボ
ンディングワイヤを省略して示したものである。 【0018】 本実施例の半導体装置は、ペレット3に対してその裏面側から電圧を印加する
必要があるため、ペレット取付部2が裏面電極として機能するものである。その
ため、ペレット取付部2の周囲に配列されているリードのうち一本のリード6c
が、該ペレット取付部2と接続されてなるものである。 【0019】 前記半導体装置において、離在して形成されている複数の電源パッド5a,5
bに対して、裏面電極と同一電圧で電力を供給したい場合、電源パッド5bにつ
いてはリード6cのボンディング部7cでワイヤボンディングすることにより目
的を達成することができるが、電源パッド5aについては同じボンディング部7
cとワイヤボンディングしたのでは、電源パッド5a,5bの間に形成されてい
る信号用パッドと他の信号用のリード6とを接続しているワイヤとが交差するこ
とになってしまう。 【0020】 そこで、本実施例の半導体装置においては、電源パッド5aの最寄りのペレッ
ト取付部2の一部を延長せしめ、図2に示すようなリード形状の延長部11とし
、該延長部11の最適な位置をボンディング部7dとして該電源パッド5aとワ
イヤボンディングすることにより、信号用ワイヤと交差することなく、複数の電
源パッド5a,5bへ裏面電極と同一電位で電力を供給することができるもので
ある。 【0021】 なお、前記ペレット取付部2およびリード6はタングステンのペーストを印刷
する等の通常の方法で容易に形成することができるものであり、必要に応じて金
等をメッキしてなるものである。 【0022】 このように、本実施例によれば、以下の効果を得ることが可能となる。 【0023】 すなわち、ペレット取付部2の周囲に、複数のリード6が配列され、かつ、該
ペレット取付部2が電源用のリード6cと接続され裏面電極として機能している
半導体装置において、その電源用のリード6cと、これに対応する電源パッド5
bとをワイヤで接続し、その電源パッド5bから離れて形成されている他の電源
パッド5aと、その最寄りの位置に形成されたペレット取付部2の延長部11と
をワイヤで接続することにより、それらのワイヤが両電源パッド5a,5bの間
に配置された信号用ワイヤと交差することなく、互いに離れて形成されている複
数の電源パッド5a,5bに対して、ペレット取付部2と同一の電位で電力を確
実に供給することが可能となる。 【0024】 以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、
本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。 【0025】 例えばペレット取付部およびリードのメタライズ材料がタングステンの場合に
ついてのみ説明したが、これに限定されるものではなく、モリブデン等のような 高融点金属を用いても良い。また、そのメタライズ材料を、例えば金またはアル
ミニウムとしても良い。この場合、その金またはアルミニウム等を蒸着法等を用
いて形成することもできる。また、ペレット取付部の形状、リードの形成方法は
必ずしも実施例に示したものに限るものではないことは言うまでもない。 【0026】 以上の説明では主として本発明者によってなされた発明をその背景となった利
用分野であるチップキャリヤ形パッケージからなる半導体装置に適用した場合に
ついて説明したが、これに限定されず種々適用可能であり、例えばマルチチップ
モジュール等のようなワイヤボンディング技術を用いる半導体装置であれば如何
なる半導体装置についても適用することが可能である。 【0027】 【発明の効果】 本願において開示される発明のうち、代表的なものによって得られる効果を簡
単に説明すれば、以下のとおりである。 【0028】 すなわち、ペレット取付けメタライズ層の一部が信号用のリードメタライズ層
の間に延長された所定長さのリード状の延長部と電源用リードと成し、複数の電
源用のボンディングパッドと延長部および電源用リードとをワイヤで電気的に接
続するようにしたことから、電源用のワイヤと信号用ワイヤとの交差を生じるこ
となく、ペレットにおける複数の所定のボンディングパッドとペレット取付部と
を電気的に接続することが可能となる。したがって、ワイヤを交差させることな
く、ペレットにおける所定のボンディングパッドの電位と、ペレットの裏面電位
とを同一電位にすることが可能となる。
【図面の簡単な説明】 【図1】 本発明による実施例である半導体装置を示す断面図である。 【図2】 本発明による実施例である半導体装置におけるキャビティ内部を示す概略平面
図である。 【符号の説明】 1 パッケージ基板 2 ペレット取付部 3 ペレット 4 ろう材 5 ボンディングパッド 5a,5b 電源パッド 6,6a〜6c リード 7,7c,7d ボンディング部 8 ワイヤ 9 キャップ 10 低融点ガラス 11 延長部

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 セラミックより成るパッケージ基板と、前記パッケージ基板の
    主面上に形成されたペレット取付けメタライズ層と、前記ペレット取付けメタラ
    イズ層と同一形成主面に形成され、かつ、前記ペレット取付けメタライズ層に端
    部が近接した状態でかつ互いに間隔を保って配置された複数のリードメタライズ
    層と、前記ペレット取付けメタライズ層上に取り付けられたペレットと、前記ペ
    レットに形成された複数のボンディングパッドを前記リードメタライズ層の端部
    に電気的に接続するワイヤとを備える半導体装置であって、前記複数のリードメ
    タライズ層は、端部が前記複数のボンディングパッドのうちの複数の信号用のボ
    ンディングパッドに近接した状態で形成された複数の信号用のリードメタライズ
    層を有し、前記ペレット取付けメタライズ層の一部が前記信号用のリードメタラ
    イズ層の間に延長された所定長さのリード状の延長部と電源用リードとを成し、
    前記複数のボンディングパッドのうち複数の電源用のボンディングパッドと前記
    延長部および前記電源用リードとがワイヤで電気的に接続されて成ることを特徴
    とする半導体装置。

Family

ID=

Similar Documents

Publication Publication Date Title
US5381039A (en) Hermetic semiconductor device having jumper leads
US5384488A (en) Configuration and method for positioning semiconductor device bond pads using additional process layers
US5359224A (en) Insulated lead frame for integrated circuits and method of manufacture thereof
KR940007649B1 (ko) 반도체 패키지
JP2546195B2 (ja) 樹脂封止型半導体装置
JPH03142847A (ja) 半導体集積回路装置
JP2003224234A (ja) 半導体装置
JP2527530B2 (ja) 半導体装置
JP2527530C (ja)
JPH08274214A (ja) 半導体装置
JP2936819B2 (ja) Icチップの実装構造
JP2539763B2 (ja) 半導体装置の実装方法
JPS62150837A (ja) 半導体装置
JPH0481859B2 (ja)
US6265769B1 (en) Double-sided chip mount package
JP3048707B2 (ja) 混成集積回路
JP2748776B2 (ja) Lsi実装体
JPS60154643A (ja) 半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JPH03171744A (ja) 半導体装置及びその製造方法
JP2000124390A (ja) Icパッケージ
JPH10189819A (ja) 半導体装置及びその製造方法
JPS61101061A (ja) 半導体装置
JPH0496240A (ja) 半導体集積回路装置およびその実装方法
JPH11297868A (ja) 半導体装置