JP2525556B2 - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JP2525556B2 JP2525556B2 JP4611394A JP4611394A JP2525556B2 JP 2525556 B2 JP2525556 B2 JP 2525556B2 JP 4611394 A JP4611394 A JP 4611394A JP 4611394 A JP4611394 A JP 4611394A JP 2525556 B2 JP2525556 B2 JP 2525556B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- light emitting
- emitting device
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体発光素子の接合
構造に関する。
構造に関する。
【０００２】
【従来の技術】従来、半導体発光素子には注入形エレク
トロルミネッセンスを原理とする発光ダイオード、およ
び半導体レーザダイオードがあり、高電界で加速された
半導体中のキャリアを半導体中に添加された発光中心元
素に衝突励起させて発光することを原理とする薄膜エレ
クトロルミネッセンス素子などがある。
トロルミネッセンスを原理とする発光ダイオード、およ
び半導体レーザダイオードがあり、高電界で加速された
半導体中のキャリアを半導体中に添加された発光中心元
素に衝突励起させて発光することを原理とする薄膜エレ
クトロルミネッセンス素子などがある。
【０００３】
【発明が解決しようとする課題】従来の発光ダイオード
あるいは半導体レーザダイオードは、縮退状態にまで不
純物をドープしたＰＮ接合で形成されている。したがっ
て発光するために再結合する少数キャリアが電子あるい
は正孔のいずれか一方だけとなり、発光効率が比較的小
さかった。
あるいは半導体レーザダイオードは、縮退状態にまで不
純物をドープしたＰＮ接合で形成されている。したがっ
て発光するために再結合する少数キャリアが電子あるい
は正孔のいずれか一方だけとなり、発光効率が比較的小
さかった。
【０００４】本発明の目的は、上述の問題点を解決し、
発光効率を上昇することが可能となる半導体発光素子を
提供することである。
発光効率を上昇することが可能となる半導体発光素子を
提供することである。
【０００５】
【課題を解決するための手段】本発明は、禁止帯幅２．
２９〜２．６４ｅＶのＩ形アモルファスＳｉＣを、発光
の活性層とし、その両端をＰ形およびＮ形半導体で挟み
込んだＰＩＮ構造を有し、Ｐ側に正、Ｎ側に負の電圧を
印加するための各電極を設け、少なくともＮ形半導体に
設けられる電極は透明電極であり、Ｐ形およびＮ形の各
半導体の禁止帯幅ｍ１，ｍ３はＩ形アモルファスＳｉＣ
の禁止帯幅ｍ２よりも小さく選ばれており、前記電圧
を、約１〜１５Ｖの範囲でＩ形アモルファスＳｉＣの禁
止帯幅が大きい程、高い電圧に選び、かつ電流密度１〜
１０2 ｍＡ／ｃｍ2 に選ぶことを特徴とする半導体発光
装置である。
２９〜２．６４ｅＶのＩ形アモルファスＳｉＣを、発光
の活性層とし、その両端をＰ形およびＮ形半導体で挟み
込んだＰＩＮ構造を有し、Ｐ側に正、Ｎ側に負の電圧を
印加するための各電極を設け、少なくともＮ形半導体に
設けられる電極は透明電極であり、Ｐ形およびＮ形の各
半導体の禁止帯幅ｍ１，ｍ３はＩ形アモルファスＳｉＣ
の禁止帯幅ｍ２よりも小さく選ばれており、前記電圧
を、約１〜１５Ｖの範囲でＩ形アモルファスＳｉＣの禁
止帯幅が大きい程、高い電圧に選び、かつ電流密度１〜
１０2 ｍＡ／ｃｍ2 に選ぶことを特徴とする半導体発光
装置である。
【０００６】また本発明は、禁止帯幅２．２９〜２．６
４ｅＶのＩ形アモルファスＳｉＣ４２，４５，４８；１
７，２１を、発光の活性層とし、その両端をＰ形および
Ｎ形の半導体４１，４４，４７，１６，２０；４３，４
６，４９，１８，２２で挟み込んだＰＩＮ構造４０ａ，
４０ｂ，４０ｃ；１４ａ，１４ｂを有し、このＰＩＮ構
造４０ａ，４０ｂ，４０ｃ；１４ａ，１４ｂを複数、積
層し、各積層されたＰＩＮ構造４０ａ，４０ｂ，４０
ｃ；１４ａ，１４ｂの各Ｉ形アモルファスＳｉＣの禁止
帯幅Ｅ01，Ｅ02，Ｅ03は、光の放射方向下流になるにつ
れて、順次的に大きくなるように変化され、各ＰＩＮ構
造４０ａ，４０ｂ，４０ｃ；１４ａ，１４ｂのＰ側に
正、Ｎ側に負の電圧を印加するための各電極１５，１
９，２３を設け、Ｉ形アモルファスＳｉＣの禁止帯幅が
最小のＰＩＮ構造４０ｃ，１４ｂのＮ形半導体４９，２
２に設けられる電極２３以外の残余の電極１５，１９
を、透明とし、各ＰＩＮ構造４０ａ，４０ｂ，４０ｃ；
１４ａ，１４ｂにおけるＰ形およびＮ形の各半導体４
１，４４，４７，１６，２０；４３，４６，４９，１
８，２２の禁止帯幅ｍ１，ｍ３は、そのＰＩＮ構造４０
ａ，４０ｂ，４０ｃ；１４ａ，１４ｂのＩ形アモルファ
スＳｉＣ４２，４５，４８；１７，２１の禁止帯幅ｍ２
よりも小さく選ばれており、前記電圧を、約１〜１５Ｖ
の範囲でＩ形アモルファスＳｉＣの禁止帯幅が大きい
程、高い電圧に選び、かつ電流密度１０〜１０3 ｍＡ／
ｃｍ2 に選ぶことを特徴とする半導体発光装置である。
４ｅＶのＩ形アモルファスＳｉＣ４２，４５，４８；１
７，２１を、発光の活性層とし、その両端をＰ形および
Ｎ形の半導体４１，４４，４７，１６，２０；４３，４
６，４９，１８，２２で挟み込んだＰＩＮ構造４０ａ，
４０ｂ，４０ｃ；１４ａ，１４ｂを有し、このＰＩＮ構
造４０ａ，４０ｂ，４０ｃ；１４ａ，１４ｂを複数、積
層し、各積層されたＰＩＮ構造４０ａ，４０ｂ，４０
ｃ；１４ａ，１４ｂの各Ｉ形アモルファスＳｉＣの禁止
帯幅Ｅ01，Ｅ02，Ｅ03は、光の放射方向下流になるにつ
れて、順次的に大きくなるように変化され、各ＰＩＮ構
造４０ａ，４０ｂ，４０ｃ；１４ａ，１４ｂのＰ側に
正、Ｎ側に負の電圧を印加するための各電極１５，１
９，２３を設け、Ｉ形アモルファスＳｉＣの禁止帯幅が
最小のＰＩＮ構造４０ｃ，１４ｂのＮ形半導体４９，２
２に設けられる電極２３以外の残余の電極１５，１９
を、透明とし、各ＰＩＮ構造４０ａ，４０ｂ，４０ｃ；
１４ａ，１４ｂにおけるＰ形およびＮ形の各半導体４
１，４４，４７，１６，２０；４３，４６，４９，１
８，２２の禁止帯幅ｍ１，ｍ３は、そのＰＩＮ構造４０
ａ，４０ｂ，４０ｃ；１４ａ，１４ｂのＩ形アモルファ
スＳｉＣ４２，４５，４８；１７，２１の禁止帯幅ｍ２
よりも小さく選ばれており、前記電圧を、約１〜１５Ｖ
の範囲でＩ形アモルファスＳｉＣの禁止帯幅が大きい
程、高い電圧に選び、かつ電流密度１０〜１０3 ｍＡ／
ｃｍ2 に選ぶことを特徴とする半導体発光装置である。
【０００７】
【０００８】
【０００９】
【００１０】
【００１１】また本発明は、禁止帯幅２．２９〜２．６
４ｅＶのＩ形アモルファスＳｉＣ４２，４５，４８；１
７，２１を、発光の活性層とし、その両端をＰ形および
Ｎ形の半導体４１，４４，４７，１６，２０；４３，４
６，４９，１８，２２で挟み込んだＰＩＮ構造４０ａ，
４０ｂ，４０ｃ；１４ａ，１４ｂを有し、このＰＩＮ構
造４０ａ，４０ｂ，４０ｃ；１４ａ，１４ｂを複数、積
層し、各積層されたＰＩＮ構造４０ａ，４０ｂ，４０
ｃ；１４ａ，１４ｂの各Ｉ形アモルファスＳｉＣの禁止
帯幅Ｅ01，Ｅ02，Ｅ03は、光の放射方向下流になるにつ
れて、順次的に大きくなるように変化され、各ＰＩＮ構
造４０ａ，４０ｂ，４０ｃ；１４ａ，１４ｂのＰ側に
正、Ｎ側に負の電圧を印加するための各電極１５，１
９，２３を設け、Ｉ形アモルファスＳｉＣの禁止帯幅が
最小のＰＩＮ構造４０ｃ，１４ｂのＮ形半導体４９，２
２に設けられる電極２３以外の残余の電極１５，１９
を、透明とし、各ＰＩＮ構造４０ａ，４０ｂ，４０ｃ；
１４ａ，１４ｂにおけるＰ形およびＮ形の各半導体４
１，４４，４７，１６，２０；４３，４６，４９，１
８，２２の禁止帯幅ｍ１，ｍ３は、そのＰＩＮ構造４０
ａ，４０ｂ，４０ｃ；１４ａ，１４ｂのＩ形アモルファ
スＳｉＣ４２，４５，４８；１７，２１の禁止帯幅ｍ２
よりも小さく選ばれており、前記電圧を、約１〜１５Ｖ
の範囲でＩ形アモルファスＳｉＣの禁止帯幅が大きい
程、高い電圧に選び、かつ電流密度１０〜１０3 ｍＡ／
ｃｍ2 に選ぶことを特徴とする半導体発光装置である。
４ｅＶのＩ形アモルファスＳｉＣ４２，４５，４８；１
７，２１を、発光の活性層とし、その両端をＰ形および
Ｎ形の半導体４１，４４，４７，１６，２０；４３，４
６，４９，１８，２２で挟み込んだＰＩＮ構造４０ａ，
４０ｂ，４０ｃ；１４ａ，１４ｂを有し、このＰＩＮ構
造４０ａ，４０ｂ，４０ｃ；１４ａ，１４ｂを複数、積
層し、各積層されたＰＩＮ構造４０ａ，４０ｂ，４０
ｃ；１４ａ，１４ｂの各Ｉ形アモルファスＳｉＣの禁止
帯幅Ｅ01，Ｅ02，Ｅ03は、光の放射方向下流になるにつ
れて、順次的に大きくなるように変化され、各ＰＩＮ構
造４０ａ，４０ｂ，４０ｃ；１４ａ，１４ｂのＰ側に
正、Ｎ側に負の電圧を印加するための各電極１５，１
９，２３を設け、Ｉ形アモルファスＳｉＣの禁止帯幅が
最小のＰＩＮ構造４０ｃ，１４ｂのＮ形半導体４９，２
２に設けられる電極２３以外の残余の電極１５，１９
を、透明とし、各ＰＩＮ構造４０ａ，４０ｂ，４０ｃ；
１４ａ，１４ｂにおけるＰ形およびＮ形の各半導体４
１，４４，４７，１６，２０；４３，４６，４９，１
８，２２の禁止帯幅ｍ１，ｍ３は、そのＰＩＮ構造４０
ａ，４０ｂ，４０ｃ；１４ａ，１４ｂのＩ形アモルファ
スＳｉＣ４２，４５，４８；１７，２１の禁止帯幅ｍ２
よりも小さく選ばれており、前記電圧を、約１〜１５Ｖ
の範囲でＩ形アモルファスＳｉＣの禁止帯幅が大きい
程、高い電圧に選び、かつ電流密度１０〜１０3 ｍＡ／
ｃｍ2 に選ぶことを特徴とする半導体発光装置である。
【００１２】
【作用】本発明に従えば、ＰＩＮ構造を有し、Ｉ形半導
体を発光の活性層とすることによって、発光領域への少
数キャリアの注入の増大を図ることができ、発光効率を
格段に向上することができる。
体を発光の活性層とすることによって、発光領域への少
数キャリアの注入の増大を図ることができ、発光効率を
格段に向上することができる。
【００１３】
【実施例】図１（１）は、本発明の一実施例のアモルフ
ァスシリコンカーバイト（以下ａ−ＳｉＣと略称する）
半導体を用いた半導体発光素子１の断面図である。半導
体発光素子１は、アルミニウムから成る裏面電極２、Ｎ
形ａ−ＳｉＣ半導体層（以下Ｎ層と略称する）３、Ｉ形
ａ−ＳｉＣ半導体層（以下Ｉ層と略称する）４、Ｐ形ａ
−ＳｉＣ半導体層（以下Ｐ層と略称する）５、酸化錫な
どから成る透明電極６および透明なガラス基板７を積層
した構造を有している。
ァスシリコンカーバイト（以下ａ−ＳｉＣと略称する）
半導体を用いた半導体発光素子１の断面図である。半導
体発光素子１は、アルミニウムから成る裏面電極２、Ｎ
形ａ−ＳｉＣ半導体層（以下Ｎ層と略称する）３、Ｉ形
ａ−ＳｉＣ半導体層（以下Ｉ層と略称する）４、Ｐ形ａ
−ＳｉＣ半導体層（以下Ｐ層と略称する）５、酸化錫な
どから成る透明電極６および透明なガラス基板７を積層
した構造を有している。
【００１４】前記半導体発光素子１の裏面電極２と、透
明電極６との間に電源８を接続し、Ｐ層５に正、Ｎ層３
に負の電圧を印加すると、図１（２）で示されるように
Ｎ層３からＩ層４に電子９が注入され、Ｐ層５からＩ層
４に正孔１０が注入される。Ｉ層４に注入された電子９
と、正孔１０とが再結合して光を発する。Ｎ層３の禁止
帯幅を参照符ｍ１で示し、Ｉ層４の禁止帯幅を参照符ｍ
２、Ｐ層５の禁止帯幅を参照符ｍ３で示す。図１（２）
においてｈνは発光する光エネルギを表しており、ｈは
プランク定数、νは光の周波数である。図１（２）から
明らかなようにｍ２＞ｍ１，ｍ２＞ｍ３である。
明電極６との間に電源８を接続し、Ｐ層５に正、Ｎ層３
に負の電圧を印加すると、図１（２）で示されるように
Ｎ層３からＩ層４に電子９が注入され、Ｐ層５からＩ層
４に正孔１０が注入される。Ｉ層４に注入された電子９
と、正孔１０とが再結合して光を発する。Ｎ層３の禁止
帯幅を参照符ｍ１で示し、Ｉ層４の禁止帯幅を参照符ｍ
２、Ｐ層５の禁止帯幅を参照符ｍ３で示す。図１（２）
においてｈνは発光する光エネルギを表しており、ｈは
プランク定数、νは光の周波数である。図１（２）から
明らかなようにｍ２＞ｍ１，ｍ２＞ｍ３である。
【００１５】図２は、半導体発光素子１の製造工程を示
す図である。半導体発光素子１は、透明電極６を形成す
る第１工程ａと、Ｐ層５を形成する第２工程ｂと、Ｉ層
４を形成する第３工程ｃと、Ｎ層３を形成する第４工程
ｄと、素子を分離する第５工程ｅと、裏面電極２を蒸着
する工程ｆとを順次経て製造される。
す図である。半導体発光素子１は、透明電極６を形成す
る第１工程ａと、Ｐ層５を形成する第２工程ｂと、Ｉ層
４を形成する第３工程ｃと、Ｎ層３を形成する第４工程
ｄと、素子を分離する第５工程ｅと、裏面電極２を蒸着
する工程ｆとを順次経て製造される。
【００１６】まず第１工程ａでは、ガラス基板７に透明
な導電性板体をコーティングしたものをレーザスクライ
バ１１で分離して、透明電極６を形成する。第２工程ｂ
はＰ層５を、第３工程ｃはＩ層４を、第４工程ｄはＮ層
をそれぞれプラズマ化学気相成長法を用いて行うもの
で、高周波電源装置１２から高周波電源を印加し、炭化
水素系ガスとしてメタンガス（ＣＨ4 ）、硅化水素ガス
としてモノシランガス（ＳｉＨ4 ）を使用してＳｉＣを
気相成長させる。第５工程ｅではＰＩＮ層の形成後、そ
れぞれの素子の分離をレーザスクライバ１３によって行
う。第６工程ｆでは、それぞれの素子に分離されたもの
に裏面電極２としてアルミニウムをマスク蒸着する。
な導電性板体をコーティングしたものをレーザスクライ
バ１１で分離して、透明電極６を形成する。第２工程ｂ
はＰ層５を、第３工程ｃはＩ層４を、第４工程ｄはＮ層
をそれぞれプラズマ化学気相成長法を用いて行うもの
で、高周波電源装置１２から高周波電源を印加し、炭化
水素系ガスとしてメタンガス（ＣＨ4 ）、硅化水素ガス
としてモノシランガス（ＳｉＨ4 ）を使用してＳｉＣを
気相成長させる。第５工程ｅではＰＩＮ層の形成後、そ
れぞれの素子の分離をレーザスクライバ１３によって行
う。第６工程ｆでは、それぞれの素子に分離されたもの
に裏面電極２としてアルミニウムをマスク蒸着する。
【００１７】このような発光ダイオードの製造方法は、
従来の発光ダイオードの製造方法とは全く異なり、集積
化技術と気相成長法の特徴を生かした大面積で特性の均
一性が優れた半導体層ができるという利点がある。
従来の発光ダイオードの製造方法とは全く異なり、集積
化技術と気相成長法の特徴を生かした大面積で特性の均
一性が優れた半導体層ができるという利点がある。
【００１８】図３は半導体発光素子１の印加電圧と電流
密度との関係を示す図であり、Ｉ層ａ−ＳｉＣの禁止帯
幅Ｅ0 の値が相互に異なる場合について各ラインで示し
ている。それぞれの素子についての説明は表１に示す。
密度との関係を示す図であり、Ｉ層ａ−ＳｉＣの禁止帯
幅Ｅ0 の値が相互に異なる場合について各ラインで示し
ている。それぞれの素子についての説明は表１に示す。
【００１９】
【表１】
【００２０】図３図示のラインＬ１ａおよびＬ１ｂはＰ
ＩＮ形アモルファス太陽電池の印加電圧と電流密度との
関係を示している。
ＩＮ形アモルファス太陽電池の印加電圧と電流密度との
関係を示している。
【００２１】図３より明らかなごとく、Ｉ層に用いるａ
−ＳｉＣの禁止帯幅Ｅ0 の値により発光色が変化し、Ｉ
層の抵抗が高いため、順方向の立上がり電圧は発光色が
赤色から緑色になるに従って高くなっている。図３中黒
点で示した動作点付近の印加電圧は、数ボルトからせい
ぜい１０数ボルト程度であり、現在使用されているエレ
クトロルミネッセンスパネルの２００ボルト程度と比較
して、その動作電圧は桁違いに低く、ディスプレイに用
いる駆動回路に半導体集積回路が使用できることも本発
明の半導体発光素子の特徴である。なお、表１の原料ガ
ス（ＣＨ4，Ｃ2Ｈ4 ）は、半導体薄膜形成に用いた炭化
水素ガスである。
−ＳｉＣの禁止帯幅Ｅ0 の値により発光色が変化し、Ｉ
層の抵抗が高いため、順方向の立上がり電圧は発光色が
赤色から緑色になるに従って高くなっている。図３中黒
点で示した動作点付近の印加電圧は、数ボルトからせい
ぜい１０数ボルト程度であり、現在使用されているエレ
クトロルミネッセンスパネルの２００ボルト程度と比較
して、その動作電圧は桁違いに低く、ディスプレイに用
いる駆動回路に半導体集積回路が使用できることも本発
明の半導体発光素子の特徴である。なお、表１の原料ガ
ス（ＣＨ4，Ｃ2Ｈ4 ）は、半導体薄膜形成に用いた炭化
水素ガスである。
【００２２】図４は半導体発光素子１の注入電流密度と
発光強度との関係を示す図であり、半導体発光素子１の
素子温度を変化させて、それぞれの前記関係を各ライン
で示している。この実験に使用された半導体発光素子１
は、下記第１式で示される混合ガス比率Ｘが５５％であ
り、Ｉ層の禁止帯幅は２．５８ｅＶである。
発光強度との関係を示す図であり、半導体発光素子１の
素子温度を変化させて、それぞれの前記関係を各ライン
で示している。この実験に使用された半導体発光素子１
は、下記第１式で示される混合ガス比率Ｘが５５％であ
り、Ｉ層の禁止帯幅は２．５８ｅＶである。
【００２３】
【数３】
【００２４】図４の各ラインに対応する素子温度は表２
に示す。
に示す。
【００２５】
【表２】
【００２６】図４から半導体発光素子１の発光強度は、
注入電流密度のほぼ２乗に比例して増して行くことが判
る。これは前述したような、電子と正孔とのダブル注入
による注入形発光の明らかな確証である。なお、実験で
は前記ダブル注入による発光は、半導体発光素子１の素
子温度が３００°Ｋから１１０°Ｋの範囲で認められ
た。
注入電流密度のほぼ２乗に比例して増して行くことが判
る。これは前述したような、電子と正孔とのダブル注入
による注入形発光の明らかな確証である。なお、実験で
は前記ダブル注入による発光は、半導体発光素子１の素
子温度が３００°Ｋから１１０°Ｋの範囲で認められ
た。
【００２７】図５は、発光強度と素子温度の逆数の１０
００倍の値との関係を示しており、各ラインは注入電流
密度を変更した場合の違いを示し、表３にその値を示
す。
００倍の値との関係を示しており、各ラインは注入電流
密度を変更した場合の違いを示し、表３にその値を示
す。
【００２８】
【表３】
【００２９】図５によって発光強度は、温度によって変
化し、低温ほど発光強度が増大することが判る。このこ
とは低温になるほど非発光再結合の確率が発光再結合の
確率に比較して、小さくなるためである。
化し、低温ほど発光強度が増大することが判る。このこ
とは低温になるほど非発光再結合の確率が発光再結合の
確率に比較して、小さくなるためである。
【００３０】図６は、半導体発光素子１のエレクトロル
ミネッセンスの発光スペクトル分布をフォトルミネッセ
ンスと共に示したものであり、前記第１式の混合ガス比
率Ｘを変化させて、それぞれの前記分布を各ラインで示
している。詳細は表４に示す。
ミネッセンスの発光スペクトル分布をフォトルミネッセ
ンスと共に示したものであり、前記第１式の混合ガス比
率Ｘを変化させて、それぞれの前記分布を各ラインで示
している。詳細は表４に示す。
【００３１】
【表４】
【００３２】表４中のピークエネルギはそれぞれの波長
のピークに対するエネルギで第２式から算出される。
のピークに対するエネルギで第２式から算出される。
【００３３】 Ｅ ＝ ｈｃ／λ …（２） ここでｈはプランク定数、ｃは光速、λは波長である。
また表４中のＸは、第１式から算出される原料ガス比率
である。
また表４中のＸは、第１式から算出される原料ガス比率
である。
【００３４】図６に示すラインＬ１９〜Ｌ２１は、前記
ガス比率Ｘが相互に異なるＩ層ａ−ＳｉＣの禁止帯幅の
エネルギに対応する波長を示す。各ラインに対応するＸ
の値は表５に示す。
ガス比率Ｘが相互に異なるＩ層ａ−ＳｉＣの禁止帯幅の
エネルギに対応する波長を示す。各ラインに対応するＸ
の値は表５に示す。
【００３５】
【表５】
【００３６】図６より明らかなように、Ｉ層として異な
るガス混合比を設計することにより、発光色の制御が可
能である。
るガス混合比を設計することにより、発光色の制御が可
能である。
【００３７】図７は、本発明の第２の実施例の半導体発
光素子４０の断面図とエネルギ準位図である。半導体発
光素子４０は、第１ＰＩＮ層４０ａ、第２ＰＩＮ層４０
ｂ、第３ＰＩＮ層４０ｃの３層から構成されている。第
１ＰＩＮ層４０ａは第１Ｐ層４１、第１Ｉ層４２、第１
Ｎ層４３から成り、第２ＰＩＮ層４０ｂは第２Ｐ層４
４、第２Ｉ層４５、第２Ｎ層４６とから成る。また第３
ＰＩＮ層４０ｃは第３Ｐ層４７、第３Ｉ層４８、第３Ｎ
層４９から成る。図７の参照符Ｅ01は第１Ｉ層の禁止帯
幅を表しており、参照符Ｅ02は第２Ｉ層の、参照符Ｅ03
は第３Ｉ層のそれぞれ禁止帯幅を表している。禁止帯幅
Ｅ01，Ｅ02，Ｅ03はそれぞれ異なる大きさを有し、第３
式で示される関係を持つように設けられる。
光素子４０の断面図とエネルギ準位図である。半導体発
光素子４０は、第１ＰＩＮ層４０ａ、第２ＰＩＮ層４０
ｂ、第３ＰＩＮ層４０ｃの３層から構成されている。第
１ＰＩＮ層４０ａは第１Ｐ層４１、第１Ｉ層４２、第１
Ｎ層４３から成り、第２ＰＩＮ層４０ｂは第２Ｐ層４
４、第２Ｉ層４５、第２Ｎ層４６とから成る。また第３
ＰＩＮ層４０ｃは第３Ｐ層４７、第３Ｉ層４８、第３Ｎ
層４９から成る。図７の参照符Ｅ01は第１Ｉ層の禁止帯
幅を表しており、参照符Ｅ02は第２Ｉ層の、参照符Ｅ03
は第３Ｉ層のそれぞれ禁止帯幅を表している。禁止帯幅
Ｅ01，Ｅ02，Ｅ03はそれぞれ異なる大きさを有し、第３
式で示される関係を持つように設けられる。
【００３８】 Ｅ01＞Ｅ02＞Ｅ03 …（３） 禁止帯幅Ｅ01，Ｅ02，Ｅ03を上述のように設けることに
より第３Ｉ層で発光した長波長の光が途中で吸収されて
電子と正孔の対に分離してしまうことなく、第１Ｐ層４
１の図７左方向外方に達するように工夫されている。
より第３Ｉ層で発光した長波長の光が途中で吸収されて
電子と正孔の対に分離してしまうことなく、第１Ｐ層４
１の図７左方向外方に達するように工夫されている。
【００３９】これはエネルギ幅と波長の関係は第１式の
とおりであるので、禁止帯幅が広いほど、長波長側の光
が吸収されないためである。
とおりであるので、禁止帯幅が広いほど、長波長側の光
が吸収されないためである。
【００４０】図８は、半導体発光素子４０の注入電流密
度と発光強度との関係を示している。図８図示のライン
Ｌ２２はＩ層幅が５００ÅでＰＩＮ層が１層の場合、ラ
インＬ２３はＩ層幅が１０００ÅでＰＩＮ層が１層の場
合、ラインＬ２４はＩ層を５００ÅとしてＰＩＮ層を２
層にした場合、ラインＬ２５は前記ＰＩＮ層を３層にし
た場合のそれぞれの注入電流密度と発光強度の関係を示
している。図８から明らかなように、Ｉ層幅を５００Å
として単層構造にしたものと、Ｉ層幅を５００Åとして
２層構造、３層構造としたものでは、後者複数層構造の
方がほぼ一桁以上発光強度が大きくなる。この理由は、
Ｉ層内へのキャリアのダブル注入効率の上昇と、内部電
界分布の改善との両者が効いてこうした桁違いの発光効
率の改善が見られるためである。
度と発光強度との関係を示している。図８図示のライン
Ｌ２２はＩ層幅が５００ÅでＰＩＮ層が１層の場合、ラ
インＬ２３はＩ層幅が１０００ÅでＰＩＮ層が１層の場
合、ラインＬ２４はＩ層を５００ÅとしてＰＩＮ層を２
層にした場合、ラインＬ２５は前記ＰＩＮ層を３層にし
た場合のそれぞれの注入電流密度と発光強度の関係を示
している。図８から明らかなように、Ｉ層幅を５００Å
として単層構造にしたものと、Ｉ層幅を５００Åとして
２層構造、３層構造としたものでは、後者複数層構造の
方がほぼ一桁以上発光強度が大きくなる。この理由は、
Ｉ層内へのキャリアのダブル注入効率の上昇と、内部電
界分布の改善との両者が効いてこうした桁違いの発光効
率の改善が見られるためである。
【００４１】図９は、本発明の第３の実施例の半導体発
光素子１４の断面図である。半導体発光素子１４は、第
１ＰＩＮ層１４ａと、第２ＰＩＮ層１４ｂとから構成さ
れる。第１ＰＩＮ層１４ａは透明電極１５、Ｐ層１６、
Ｉ層１７、およびＮ層１８から構成され、第２ＰＩＮ層
１４ｂは透明電極１９、Ｐ層２０、Ｉ層２１、Ｎ層２
２、および裏面電極２３とから構成されている。半導体
発光素子１４の透明電極１５の図９下方には、ガラス基
板２４が配置されている。
光素子１４の断面図である。半導体発光素子１４は、第
１ＰＩＮ層１４ａと、第２ＰＩＮ層１４ｂとから構成さ
れる。第１ＰＩＮ層１４ａは透明電極１５、Ｐ層１６、
Ｉ層１７、およびＮ層１８から構成され、第２ＰＩＮ層
１４ｂは透明電極１９、Ｐ層２０、Ｉ層２１、Ｎ層２
２、および裏面電極２３とから構成されている。半導体
発光素子１４の透明電極１５の図９下方には、ガラス基
板２４が配置されている。
【００４２】第１ＰＩＮ層１４ａのＩ層１７は緑色光２
６を発光する特性を有し、第２ＰＩＮ層１４ｂのＩ層２
１は赤色光２７を発光する特性を有している。上述のよ
うな特性を有する第１ＰＩＮ層１４ａをガラス基板２４
から離反する位置に、第２ＰＩＮ層１４ｂをガラス基板
２４に近接する位置にそれぞれ配置し、各層に図９に示
すようにパルス電源２５，２６を印加する。
６を発光する特性を有し、第２ＰＩＮ層１４ｂのＩ層２
１は赤色光２７を発光する特性を有している。上述のよ
うな特性を有する第１ＰＩＮ層１４ａをガラス基板２４
から離反する位置に、第２ＰＩＮ層１４ｂをガラス基板
２４に近接する位置にそれぞれ配置し、各層に図９に示
すようにパルス電源２５，２６を印加する。
【００４３】その際、印加するパルス電圧のピーク値の
大きさ、パルス幅およびデューティ比のいずれか１つを
制御することによって、ガラス基板２４の図９下方側外
方の半導体発光素子１４と直交する方向の一直線上の場
所において目視すると、その発光色が赤色、オレンジ
色、黄色、黄緑色および緑色の５段階に色調が変化して
見える。
大きさ、パルス幅およびデューティ比のいずれか１つを
制御することによって、ガラス基板２４の図９下方側外
方の半導体発光素子１４と直交する方向の一直線上の場
所において目視すると、その発光色が赤色、オレンジ
色、黄色、黄緑色および緑色の５段階に色調が変化して
見える。
【００４４】図１０（１）は、本発明の第４の実施例の
半導体発光素子２８の断面図である。本実施例の注目す
べき点は、Ｐ層２９に後述するような超格子構造を有し
ていることである。図１０（２）は超格子構造を有する
Ｐ層２９の拡大断面図であり、図１０（３）は半導体発
光素子２８のエネルギ準位図である。図１０（１）、図
１０（２）および図１０（３）を参照して、本実施例の
半導体発光素子２８の構成について説明する。半導体発
光素子２８は裏面電極３０、Ｎ層３１、Ｉ層３２、Ｐ層
２９、透明電極３３およびガラス基板３４から構成され
る。上述の構成のうちＰ層２９以外は、第１の実施例の
場合と同様であるので、説明は省略する。
半導体発光素子２８の断面図である。本実施例の注目す
べき点は、Ｐ層２９に後述するような超格子構造を有し
ていることである。図１０（２）は超格子構造を有する
Ｐ層２９の拡大断面図であり、図１０（３）は半導体発
光素子２８のエネルギ準位図である。図１０（１）、図
１０（２）および図１０（３）を参照して、本実施例の
半導体発光素子２８の構成について説明する。半導体発
光素子２８は裏面電極３０、Ｎ層３１、Ｉ層３２、Ｐ層
２９、透明電極３３およびガラス基板３４から構成され
る。上述の構成のうちＰ層２９以外は、第１の実施例の
場合と同様であるので、説明は省略する。
【００４５】Ｐ層２９は、禁止帯幅の大きさが相互に異
なるようなＰ形ａ−ＳｉＣ３６，３７を交互に複数積層
した構造となっている。したがって図１０（３）に示す
ようにエネルギ準位が矩形パルス状となり、障壁層３８
と井戸層３９とが形成される。このような構造は、超格
子構造と称される。
なるようなＰ形ａ−ＳｉＣ３６，３７を交互に複数積層
した構造となっている。したがって図１０（３）に示す
ようにエネルギ準位が矩形パルス状となり、障壁層３８
と井戸層３９とが形成される。このような構造は、超格
子構造と称される。
【００４６】図１１は、前記超格子構造のＰ層２９を有
した半導体発光素子２８と、超格子構造を有しない単一
Ｐ層である半導体発光素子とについて注入電流密度と発
光強度との関係を示した図である。Ｐ層２９には、ボロ
ンをドープしてＰ形にした禁止帯幅１．９９ｅＶのａ−
ＳｉＣを井戸層３９として用い、ボロンをドープしない
禁止帯幅２．３６ｅＶのａ−ＳｉＣを障壁層３８として
用いられ、そえぞれ２５Åおよび１５Åの厚さで６周期
繰り返し積層した構成としている。また単一Ｐ層は、禁
止帯幅１．９９ｅＶで厚さ１５０Åのａ−ＳｉＣの単一
層となっている。図１１ラインＬ２７は超格子構造のＰ
層２９を有した半導体発光素子２８のものであり、ライ
ンＬ２８は単一Ｐ層２８を有する半導体発光素子のもの
である。
した半導体発光素子２８と、超格子構造を有しない単一
Ｐ層である半導体発光素子とについて注入電流密度と発
光強度との関係を示した図である。Ｐ層２９には、ボロ
ンをドープしてＰ形にした禁止帯幅１．９９ｅＶのａ−
ＳｉＣを井戸層３９として用い、ボロンをドープしない
禁止帯幅２．３６ｅＶのａ−ＳｉＣを障壁層３８として
用いられ、そえぞれ２５Åおよび１５Åの厚さで６周期
繰り返し積層した構成としている。また単一Ｐ層は、禁
止帯幅１．９９ｅＶで厚さ１５０Åのａ−ＳｉＣの単一
層となっている。図１１ラインＬ２７は超格子構造のＰ
層２９を有した半導体発光素子２８のものであり、ライ
ンＬ２８は単一Ｐ層２８を有する半導体発光素子のもの
である。
【００４７】図１１から明らかなように、Ｐ層に超格子
構造を有することによって、超格子構造を有しない場合
と比較して約３倍発光強度が大きくなる。これは超格子
構造のＰ層２９のみかけ上の禁止帯幅が約２．１ｅＶと
なりＩ層からの発光が効果的に外部へ取り出されるため
である。このような超格子構造Ｐ層を用いることによ
り、発光効率を上昇させることができる。
構造を有することによって、超格子構造を有しない場合
と比較して約３倍発光強度が大きくなる。これは超格子
構造のＰ層２９のみかけ上の禁止帯幅が約２．１ｅＶと
なりＩ層からの発光が効果的に外部へ取り出されるため
である。このような超格子構造Ｐ層を用いることによ
り、発光効率を上昇させることができる。
【００４８】
【発明の効果】以上のように本発明によれば、Ｉ形半導
体を発光の活性層とし、その両端にＰ形ならびにＮ形半
導体を接合してＰＩＮ構造を有して、Ｐ側に正、Ｎ側に
負の電圧を印加するための電極を設けるようにしたの
で、Ｐ層から正孔、Ｎ層から電子をそれぞれダブル注入
することにより少数のキャリアの増大を図ることがで
き、発光効率を格段に上昇することが可能となる。
体を発光の活性層とし、その両端にＰ形ならびにＮ形半
導体を接合してＰＩＮ構造を有して、Ｐ側に正、Ｎ側に
負の電圧を印加するための電極を設けるようにしたの
で、Ｐ層から正孔、Ｎ層から電子をそれぞれダブル注入
することにより少数のキャリアの増大を図ることがで
き、発光効率を格段に上昇することが可能となる。
【００４９】
【００５０】
【００５１】さらに本発明によれば、Ｐ，ＩおよびＮ形
のＳｉＣは、アモルファス組織であるので、透明基板７
はどんな材料であってもよく、たとえばガラスおよびそ
の他の材料であってもよく、広い面積にわたって均一な
組成の層を形成することができるという優れた効果もま
た、達成される。
のＳｉＣは、アモルファス組織であるので、透明基板７
はどんな材料であってもよく、たとえばガラスおよびそ
の他の材料であってもよく、広い面積にわたって均一な
組成の層を形成することができるという優れた効果もま
た、達成される。
【図１】本発明の一実施例の半導体発光素子１の断面図
とエネルギ順位図である。
とエネルギ順位図である。
【図２】半導体発光素子１の製造方法を示す図である。
【図３】それぞれ製造条件が異なる半導体発光素子１の
印加電圧と電流密度との関係を示す図である。
印加電圧と電流密度との関係を示す図である。
【図４】半導体発光素子１の注入電流密度と発光強度と
の関係を示す図である。
の関係を示す図である。
【図５】半導体発光素子１の発光強度と素子温度の逆数
の１０００倍の値との関係を示す図である。
の１０００倍の値との関係を示す図である。
【図６】半導体発光素子の発光スペクトル分布図であ
る。
る。
【図７】本発明の第２の実施例の半導体発光素子４０の
断面図とエネルギ準位図である。
断面図とエネルギ準位図である。
【図８】半導体発光素子４０の注入電流密度と発光強度
との関係を示す図である。
との関係を示す図である。
【図９】本発明の第３の実施例の半導体発光素子１４の
断面図である。
断面図である。
【図１０】図１０（１）は第４の実施例の半導体発光素
子２８の断面図、図１０（２）は半導体発光素子２８の
Ｐ層２９の拡大断面図、図１０（３）は半導体発光素子
２８のエネルギ準位図である。
子２８の断面図、図１０（２）は半導体発光素子２８の
Ｐ層２９の拡大断面図、図１０（３）は半導体発光素子
２８のエネルギ準位図である。
【図１１】半導体発光素子２８の注入電流密度と発光強
度との関係を示す図である。
度との関係を示す図である。
１ 半導体発光素子 ２ 裏面電極 ３ Ｎ層 ４ Ｉ層 ５ Ｐ層 ６ 透明電極 ３８ 障壁 ３９ 井戸層
フロントページの続き (56)参考文献 特開 昭58−105581（ＪＰ，Ａ) 特開 昭59−228777（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 禁止帯幅２．２９〜２．６４ｅＶのＩ形
アモルファスＳｉＣを、発光の活性層とし、その両端を
Ｐ形およびＮ形半導体で挟み込んだＰＩＮ構造を有し、
Ｐ側に正、Ｎ側に負の電圧を印加するための各電極を設
け、少なくともＮ形半導体に設けられる電極は透明電極
であり、 Ｐ形およびＮ形の各半導体の禁止帯幅ｍ１，ｍ３はＩ形
アモルファスＳｉＣの禁止帯幅ｍ２よりも小さく選ばれ
ており、 前記電圧を、約１〜１５Ｖの範囲でＩ形アモルファスＳ
ｉＣの禁止帯幅が大きい程、高い電圧に選び、かつ電流
密度１〜１０2 ｍＡ／ｃｍ2 に選ぶことを特徴とする半
導体発光装置。 - 【請求項２】 禁止帯幅２．２９〜２．６４ｅＶのＩ形
アモルファスＳｉＣ４２，４５，４８；１７，２１を、
発光の活性層とし、その両端をＰ形およびＮ形の半導体
４１，４４，４７，１６，２０；４３，４６，４９，１
８，２２で挟み込んだＰＩＮ構造４０ａ，４０ｂ，４０
ｃ；１４ａ，１４ｂを有し、 このＰＩＮ構造４０ａ，４０ｂ，４０ｃ；１４ａ，１４
ｂを複数、積層し、 各積層されたＰＩＮ構造４０ａ，４０ｂ，４０ｃ；１４
ａ，１４ｂの各Ｉ形アモルファスＳｉＣの禁止帯幅
Ｅ01，Ｅ02，Ｅ03は、光の放射方向下流になるにつれ
て、順次的に大きくなるように変化され、 各ＰＩＮ構造４０ａ，４０ｂ，４０ｃ；１４ａ，１４ｂ
のＰ側に正、Ｎ側に負の電圧を印加するための各電極１
５，１９，２３を設け、 Ｉ形アモルファスＳｉＣの禁止帯幅が最小のＰＩＮ構造
４０ｃ，１４ｂのＮ形半導体４９，２２に設けられる電
極２３以外の残余の電極１５，１９を、透明とし、 各ＰＩＮ構造４０ａ，４０ｂ，４０ｃ；１４ａ，１４ｂ
におけるＰ形およびＮ形の各半導体４１，４４，４７，
１６，２０；４３，４６，４９，１８，２２の禁止帯幅
ｍ１，ｍ３は、そのＰＩＮ構造４０ａ，４０ｂ，４０
ｃ；１４ａ，１４ｂのＩ形アモルファスＳｉＣ４２，４
５，４８；１７，２１の禁止帯幅ｍ２よりも小さく選ば
れており、 前記電圧を、約１〜１５Ｖの範囲でＩ形アモルファスＳ
ｉＣの禁止帯幅が大きい程、高い電圧に選び、かつ電流
密度１０〜１０3 ｍＡ／ｃｍ2 に選ぶことを特徴とする
半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4611394A JP2525556B2 (ja) | 1994-03-16 | 1994-03-16 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4611394A JP2525556B2 (ja) | 1994-03-16 | 1994-03-16 | 半導体発光素子 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7485986A Division JPH0652806B2 (ja) | 1986-03-31 | 1986-03-31 | 半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077181A JPH077181A (ja) | 1995-01-10 |
| JP2525556B2 true JP2525556B2 (ja) | 1996-08-21 |
Family
ID=12737951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4611394A Expired - Lifetime JP2525556B2 (ja) | 1994-03-16 | 1994-03-16 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2525556B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58105581A (ja) * | 1981-12-17 | 1983-06-23 | Sanyo Electric Co Ltd | 半導体光結合装置 |
| JPS59228777A (ja) * | 1983-06-10 | 1984-12-22 | Toshiba Corp | 薄膜発光素子 |
| JPS6174859A (ja) * | 1984-09-21 | 1986-04-17 | Toshiba Corp | サ−マルヘツド及びその製造方法 |
-
1994
- 1994-03-16 JP JP4611394A patent/JP2525556B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077181A (ja) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0899796B1 (en) | Light emitting semiconductor device using nanocrystals | |
| US7271417B2 (en) | Light-emitting element with porous light-emitting layers | |
| JP5128572B2 (ja) | 互いに異なる大きさの発光セルを有する発光ダイオード及びこれを採用した発光素子 | |
| JP2004296950A (ja) | 発光素子と発光装置並びに情報ディスプレイ装置 | |
| EP1966835A1 (en) | Pixel structure for a solid state light emitting device | |
| JP2013068883A (ja) | 光透過型金属電極、電子装置及び光学素子 | |
| KR20200110217A (ko) | 퍼셀 향상, 아웃커플링 및 방사 패턴 엔지니어링을 위한 나노 물체 | |
| US8198638B2 (en) | Light emitting device structure and process for fabrication thereof | |
| Boonkosum et al. | Novel flat-panel display made of amorphous SiN: H/SiC: H thin-film LED | |
| US4893154A (en) | Electroluminescent device | |
| JP2525556B2 (ja) | 半導体発光素子 | |
| JPS62230067A (ja) | 半導体発光素子の製造方法 | |
| JP3514542B2 (ja) | 輝度変調型ダイヤモンド発光素子 | |
| KR100304548B1 (ko) | 초격자형엘이디소자 | |
| JPH02139893A (ja) | 発光素子 | |
| TW201214767A (en) | White light emitting diode | |
| JPH0158839B2 (ja) | ||
| JPH05327017A (ja) | 半導体発光素子 | |
| TWI437730B (zh) | 發光二極體 | |
| JPH08250764A (ja) | 半導体発光素子 | |
| US20090078928A1 (en) | Light-emitting element, light-emitting device, and information display device | |
| JPS59228777A (ja) | 薄膜発光素子 | |
| KR960004329B1 (ko) | 박막 에지 에미타 발광 소자의 제조방법 | |
| Boonkosum et al. | Visible-light amorphous silicon-nitride thin film light emitting diode | |
| JPH0669539A (ja) | 発光半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |