KR960004329B1 - 박막 에지 에미타 발광 소자의 제조방법 - Google Patents

Abstract

내용 없음.

Description

박막 에지 에미타 발광 소자의 제조방법

제1도는 종래 기술의 박막 에지 에미타 발광 소자를 나타내는 단면도.

제2도는 상기 제1도에 따른 에너지 밴드 대역도.

제3도는 본 발명의 일 실시예를 나타내는 박막 에지 에미타 발광 소자의 단면도.

제4도는 본 발명의 또 다른 실시예를 나타내는 단면도 및 평면도.

제5도는 본 발명의 박막 에지 에미타 발광 소자의 어레이 구성도.

* 도면의 주요 부분에 대한 부호의 설명

101 : 유리기판 102,106 : 금속층

103 : p형 a-Si C : H층 104 : 진성 a-Si C : H층

105 : n형 a-Si C : H층 107 : 절연막

본 발명은 EL(Electro Luminescence)이나 LED(Light Emitting Diode) 등과 같은 발광 소자의 제조방법에 관한 것으로, 특히 비정질 수소화 실리콘 카본(이하 a-Si C : H라 함)을 이용하여 프린터(Printer)나 광통신 등에 적용되어 사용될 수 있도록 하는 박막 에지 에미타 발광 소자의 제조방법에 관한 것이다.

종래에는 제1도에 나타난 바와 같이, 유리기판(1)위에 E-비임이나 스퍼터링(sputtering) 장비로서 투명전극막(2)을 100Å 정도로 증착하고, PECVD(Plasma Enhanced Chemical Vapour Deposition) 장치를 사용하여 상기한 투명 전극막(2)위에 p형 a-Si C : H(3)을 150Å 정도, 진성 a-Si C : H(4)을 250 내지 1000Å 정도, n형 a-Si C : H(5)을 300Å 정도로 차례 차례 증착한후, 상기 n형 a-Si C : H(5)위에 E 비임이나 스퍼터링 장비로서 상부 전극인 알루미늄 (6)을 수천 Å 정도로 증착하여 패터닝함으로서 구성한다.

상기한 종래 기술의 구성에 대한 동작은 다음과 같다.

먼저 상기 알루미늄(6)에 음극을, 상기 투명 전극막(2)에 양극을 연결한 상태에서 인가 전압이 0V이면, 제2도(a)에 나타난 바와 같이 열 평형 상태에서는 캐리어의 이동이 일어나지 않는다.

그러나 정전압을 인가하면 제2도(b)에 나타난 바와 같이 상기한 n형 a-Si C : H(5)의 전자가 진성 a-Si C : H(4)에 주입되고, 상기 p형 a-Si C : H(3)의 정공이 진성 a-Si C : H(4)에 주입되어 상기 진성 a-Si C : H(4)에서 정공과 전자가 재결합하면서 에너지 밴드 갭(energy band gap)에 해당되는 파장의 빛을 투명 전극막(2)쪽으로 방출하는 것이다.

그러나 이와같은 종래의 비정질 수소화 실리콘 카본을 이용한 박막 EL은 반도체 내에서 발생되는 빛이 넓은 투명 전극막(2) 전체로 퍼져 방출되므로 휘도가 5 내지 20cd/㎡ 밖에 되지 아니하여 일반적인 ZnSEL의 휘도 60 내지 1000cd/㎡ 보다 수십배 낮고 결정실리콘 LED의 휘도 100cd/㎡ 내외 보다 수배 정도 낮으므로 디스플레이로 사용하기에는 적합하지 않는 문제점이 있었다.

따라서, 본 발명은 a-Si C : H를 이용한 발광 소자의 휘도를 향상시켜 디스플레이로서 사용가능하도록 한 박막 에지 에미타 발광 소자의 제조방법을 제공함에 그 목적이 있다.

본 발명은 상기 목적을 달성하기 위한 일 실시예를 제3도와 같이 구성하여 실시하였으며, 이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

본 발명은 유리기판(101)위에 E-비임이나 스퍼터링 장비로서 2000 내지 3000Å 정도로서 하부전극인 불투명의 금속층(102)을 증착하고 패터닝하여, 상기 금속층(102)위에 p형 a-Si C : H(103)를 PECVD 장비로서 SiH₄가스 및 CH₄가스, B₂H₆가스를 사용하여 기판온도 180℃, RF 파우어(power) 수십 와트(watts), 총압력 1.0토르(torr)의 조건으로 100Å 정도 내외로 층착하고 상기 p형 a-Si C : H(103) 증착과 같은 조건으로 진성 a-Si C : H(104)를 SiH₄, CH₄또는 C₂H₂가스 등으로 250 내지 1000Å 정도 증착한 후, 상기 진성 a-Si C : H(104) 증착과 같은 조건으로 n형 a-Si C : H(105)를 SiH₄, CH₄, PH₃가스를 사용하여 300Å 정도 내외로 증착하여 패터닝하고 상기 n형 a-Si C : H(105)위에 상부 전극인 금속층(106)을 E-비임이나 스퍼터링 장비로써 수천 Å 정도로 증착한 후 패터닝하여 구성한다.

상기와 같이 구성된 본 발명은 금속층(106)에 음전압을, 금속층(102)에 양 전압을 인가하면 n형 a-Si C : H층(105)에서는 진성 a-Si C : H층(104)으로 전자가 주입되고 p형 a-Si C : H층(103)에서는 진성 a-Si C : H층(104)으로 정공이 주입되어 진성 a-Si C : H(104)의 에너지 밴드 갭(band gap)에 해당되는 파장의 빛으로 변한 다음 불투명한 상기 금속층(102,106)에서 반사되어 극히 좁은 측면으로만 나오게 되어 휘도가 종래에 비하여 대폭적으로 크게 된다.

제4도(a)와 (b)는 본 발명의 또 다른 실시예를 나타내는 단면도 및 평면도로서 상기 제3도와 상부 전극인 알루미늄층(106)을 증착하기 전에 SiO₂절연막(107)을 상부, 양측면 및 후면에 증착하여 상부를 식각하여 패터닝하고 상기 SiO₂절연막(107)위에 불투명의 금속층(106)을 상부, 양측면 및 후면에 증착함으로써 반사된 빛이 단지 불투명의 금속층이 형성되어 있지 아니한 일측면인 전면으로만 방출될 수 있도록 하여서 휘도를 더욱 크게 하도록 한 것이다.

이때 상기한 p형 a-Si C : H층(103)에는 에너지 밴드 갭(band gap)이 1.5eV 내지 3.0eV인 반도체로도 적용 가능하며 상기 진성 a-Si C : H층(104)은 에너지 밴드 갭이 2.5eV 내지 3.5eV인 반도체, 상기 n형a-Si C : H층(105)은 에너지 밴드 갭이 1.5eV 내지 3.0eV인 반도체로도 적용 가능하고, 상기 금속층(102,106)은 Al, Pd, Cr, Mo, Ta, Ti, Au 또는 Co 등이 적용될 수 있다.

또한 상기 p형-진성-n형 a-Si C : H층(103,104,105)을 p형-진성-n형 a-Si C : H층/p형-진성-n형a-Si C : H층으로, 즉 직렬 이중 구조로 실시할 수 있으며, 이 경우 활성층이 2중 구조로 배가되므로 빛의 발광휘도도 높아지고 전극구조에 대한 구동전압도 낮아진다.

그리고 상기 p형과 진성 및 n형 a-Si C : H층(103,104,105)의 에너지 밴드 갭을 서로 다르게 하여 슈퍼래틱스(super lattice) 형태로 실시함으로써 양자우물 효과에 의한 양자준위가 출현하여 밴드 갭이 증대되므로 LED의 휘도가 높아지고 광전변환 특성이 좋아지게 할 수 있고, 핫 캐리어 터닐링 주입(hot carrier tunneling injection : HTI) 구조를 사용하여 특성을 향상시킬 수 있다.

그리고 n형-p형 a-Si C : H층(103,105)을 μC(micro crystal)-Si C : H로 대체할 경우 발광층과의 계면에 장벽이 형성되므로 광 특성이 향상되고 신뢰성이 향상되어 안정한 특성을 가질 수 있다.

제5도는 상기 제3도 또는 제4도의 구조를 가진 박막 에지 에미타 발광 소자의 어레이(array)를 나타낸 것으로써, 다수개의 발광 소자 EL(LED)를 여러개 배열하여 일측면으로 빛이 방출되는 모습을 보여준 것이다.

상기한 바와 같이 본 발명은 일측면으로만 빛이 방출되어 휘도가 향상되므로 비결정 수소화 실리콘 카본을 이용한 EL을 디스플레이에 사용하는 것이 가능하고, 저온 공정을 사용함으로써 유리기판의 사용이 가능하여 가격을 낮출 수 있으며, 기존의 ZnS EL에 비해 저 전압 구동이 가능함으로 전압 구동이 매우 쉽게 되는 효과가 있다.

Claims (6)

1. 유리기관(101)위에 하부전극인 불투명 제1금속층(102)을 증착하고 패터닝하는 제1공정, 상기 제1금속층(102)위에 제1반도체층(103)과 진성 반도체층(104) 및 제2반도체층(105)을 증착하여 패터닝하는 제2공정, 상기 제1반도체층(105)위에 상부 전극인 제2금속층(106)을 증착한 후 패터닝하는 제3공정으로 구성됨을 특징으로 하는 박막 에지 에미타 발광 소자의 제조방법.
2. 제1항에 있어서, 상기 제2공정의 제1진성 및 제2반도제층(103,104,105) 위에 다시 제3진성 및 제4반도체층을 증착하여 직렬 이중 구조로 형성함을 특징으로 하는 박막 에지 에미타 발광 소자의 제조방법.
3. 제1항에 있어서, 상기 제2공정의 제1 및 제2반도체층(103,105)은 마이크로 결정 Si C : H로 형성함을 특징으로 하는 박막 에지 에미타 발광 소자의 제조방법.
4. 제1항에 있어서, 상기 제3공정은 일측면만을 제외한 나머지 부분에 절연막(107)을 증착한 후 상부를 식각하여 패터닝하고, 상기 일측면이 증착되지 않는 절연막(107)과 식각 부위까지 불투명의 제2금속층(106)을 증착하여 상기 일측면으로만 빛이 방출되게 하는 공정임을 특징으로 하는 박막 에지 에미타 발광소자의 제조방법.
5. 제2항에 있어서, 상기 제1반도체층(103)과 진성 반도체층(104) 및 제2반도체층(105)의 에너지 밴드갭이 각각 1.5eV 내지 3.0eV, 2.5eV 내지 3.5eV, 1.5eV 내지 3.0eV인 반도체로 형성함을 특징으로 하는 박막 에지 에미타 발광 소자의 제조방법.
6. 제5항에 있어서, 상기 제1반도체층(103)과 진성 반도체층(104) 및 제2반도체층(105)은 기판온도 180°내외의 조건으로 각각 100Å 내외, 250 내지 1000Å, 300Å 내외로 증착함을 특징으로 하는 박막 에지 에미타 발광 소자의 제조방법.