JP2521973B2 - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JP2521973B2 JP2521973B2 JP62217377A JP21737787A JP2521973B2 JP 2521973 B2 JP2521973 B2 JP 2521973B2 JP 62217377 A JP62217377 A JP 62217377A JP 21737787 A JP21737787 A JP 21737787A JP 2521973 B2 JP2521973 B2 JP 2521973B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- image
- switch
- white balance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は撮像装置に関する。
ビデオ・カメラは銀塩写真システムに比べてダイナミ
ック・レンジが狭く、逆光時などに、所謂白とび、黒つ
ぶれ（それぞれ、輝度レベルが著しく高い場合、低い場
合をさす）が発生するので、従来のビデオ・カメラで
は、手動で絞りを調節するか、逆光補正機能を有するカ
メラの場合にはその機能を用い１〜２絞り程度の光量補
正を行うものが大半であった。
ック・レンジが狭く、逆光時などに、所謂白とび、黒つ
ぶれ（それぞれ、輝度レベルが著しく高い場合、低い場
合をさす）が発生するので、従来のビデオ・カメラで
は、手動で絞りを調節するか、逆光補正機能を有するカ
メラの場合にはその機能を用い１〜２絞り程度の光量補
正を行うものが大半であった。
しかし、逆光補正を適切に行い主被写体は適正露出で
写っていても、その背景には白とび（又は黒つぶれ）発
生し、背景が白いだけの画面になり勝ちであり、根本的
な問題であるダイナミック・レンジの狭さは全く解決さ
れていない。
写っていても、その背景には白とび（又は黒つぶれ）発
生し、背景が白いだけの画面になり勝ちであり、根本的
な問題であるダイナミック・レンジの狭さは全く解決さ
れていない。
そこで、本出願人は、ダイナミック・レンジを実質的
に広くした撮像装置を別の出願により提案したが、本発
明はそれに応じて発生するホワイト・バランスの問題を
解決する撮像装置を提示することを目的とする。
に広くした撮像装置を別の出願により提案したが、本発
明はそれに応じて発生するホワイト・バランスの問題を
解決する撮像装置を提示することを目的とする。
本発明に係る撮像装置は、1/n秒の光蓄積と1/m（ｍ＞
ｎ）秒の光蓄積とを交互に行い、1/n秒蓄積画と1/m秒蓄
積画とを合成した撮像信号を出力する撮像装置であっ
て、1/n秒蓄積画部分と1/m秒蓄積画部分とで個別にホワ
イト・バランス制御を行う回路を設けたことを特徴とす
る。
ｎ）秒の光蓄積とを交互に行い、1/n秒蓄積画と1/m秒蓄
積画とを合成した撮像信号を出力する撮像装置であっ
て、1/n秒蓄積画部分と1/m秒蓄積画部分とで個別にホワ
イト・バランス制御を行う回路を設けたことを特徴とす
る。
上記個別にホワイト・バランス制御を行う回路を設け
ることにより、各蓄積画部分毎に適切なホワイト・バラ
ンスを達成でき、従って、画面全体としても良好なホワ
イト・バランスを実現できる。
ることにより、各蓄積画部分毎に適切なホワイト・バラ
ンスを達成でき、従って、画面全体としても良好なホワ
イト・バランスを実現できる。
以下、図面を参照し本発明の実施例を説明する。
第１図において、10は被写体、12は撮影レンズ、14は
絞り、16は撮像素子である。撮影レンズ12より入射した
被写体10からの光線は絞り14により光量規制され、撮像
素子16の光電変換面に入射する。18は通常のビデオ・カ
メラと同様にγ補正を始めとする各種の信号処理を行う
カメラ信号処理回路である。20は絞り14を制御する絞り
制御回路、22は撮像素子16を駆動する駆動回路である。
24はカメラ信号処理回路18の出力の一部（例えば、画面
中央部の信号）を通過させゲート回路、26は撮像素子の
電荷蓄積時間を変更させるスピード切換回路である。
絞り、16は撮像素子である。撮影レンズ12より入射した
被写体10からの光線は絞り14により光量規制され、撮像
素子16の光電変換面に入射する。18は通常のビデオ・カ
メラと同様にγ補正を始めとする各種の信号処理を行う
カメラ信号処理回路である。20は絞り14を制御する絞り
制御回路、22は撮像素子16を駆動する駆動回路である。
24はカメラ信号処理回路18の出力の一部（例えば、画面
中央部の信号）を通過させゲート回路、26は撮像素子の
電荷蓄積時間を変更させるスピード切換回路である。
カメラ信号処理回路18の出力はデコーダ28により輝度
（Ｙ）信号と、時分割多重ベースバンドの色差（Ｃ）信
号とに分離され、それぞれA/変換器30Y,30Cを介して信
号処理回路32Y,32Cに印加される。信号処理回路32Y,32C
では後述する画素データの変換が行われ、D/A変換器34
Y,34Cを介して出力処理回路36に印加される。出力処理
回路36は入力信号からコンポジット・ビデオ信号を形成
して出力する。
（Ｙ）信号と、時分割多重ベースバンドの色差（Ｃ）信
号とに分離され、それぞれA/変換器30Y,30Cを介して信
号処理回路32Y,32Cに印加される。信号処理回路32Y,32C
では後述する画素データの変換が行われ、D/A変換器34
Y,34Cを介して出力処理回路36に印加される。出力処理
回路36は入力信号からコンポジット・ビデオ信号を形成
して出力する。
38はＹ信号から黒つぶれ、白とびの有無を判定回路で
あり、その判定結果に従い、スピード切換回路26への切
換指示信号、ゲート回路24への制御信号などを供給す
る。40はホワイト・バランス回路であり、詳細は後述す
る。
あり、その判定結果に従い、スピード切換回路26への切
換指示信号、ゲート回路24への制御信号などを供給す
る。40はホワイト・バランス回路であり、詳細は後述す
る。
処理回路32Y,32Cの詳細を説明する。第２図は処理回
路32Yを示すが、処理回路32Cも基本的に同じ構成でよ
い。第２図において、A/D変換器30Yの出力はスイッチ50
及び同58に印加される。スイッチ50はノーマル・モード
（撮影画像に白とび、黒つぶれが無いとき）では常にｂ
接点に接続し、画素変換モード（撮影画像に白とび又は
黒つぶれがあるとき）では1/60秒単位でａ接点、ｂ接点
に交互に接続する。尚、画素変換モードでは、駆動回路
22は、1/60秒電荷蓄積及び1/1000秒電荷蓄積をフィール
ド交互に繰り返すように撮像素子16を駆動し、スイッチ
50は1/1000秒蓄積画に対してａ接点に接続し、1/60秒蓄
積画に対してｂ接点に接続する。スイッチ50のｂ接点の
1/60秒蓄積画は判定回路38及びマルチプレクサ56に供給
される。
路32Yを示すが、処理回路32Cも基本的に同じ構成でよ
い。第２図において、A/D変換器30Yの出力はスイッチ50
及び同58に印加される。スイッチ50はノーマル・モード
（撮影画像に白とび、黒つぶれが無いとき）では常にｂ
接点に接続し、画素変換モード（撮影画像に白とび又は
黒つぶれがあるとき）では1/60秒単位でａ接点、ｂ接点
に交互に接続する。尚、画素変換モードでは、駆動回路
22は、1/60秒電荷蓄積及び1/1000秒電荷蓄積をフィール
ド交互に繰り返すように撮像素子16を駆動し、スイッチ
50は1/1000秒蓄積画に対してａ接点に接続し、1/60秒蓄
積画に対してｂ接点に接続する。スイッチ50のｂ接点の
1/60秒蓄積画は判定回路38及びマルチプレクサ56に供給
される。
マルチプレクサ56は、ノーマル・モード時には、毎フ
ィールド供給される1/60秒蓄積画を出力し、画素変換モ
ード時には、奇数フィールドで、スイッチ50のｂ接点か
らの1/60秒蓄積画と、フィールド・メモリ54からの1/10
00秒蓄積画との間で画素変換を行って、その画素変換画
像を出力し、偶数フィールドでは、フィールド・メモリ
54からの画素変換済みの画像をそのまま出力する。スイ
ッチ58は通常はａ接点に接続するが、垂直ブランキング
期間にはｂ接点に接続する。これはインターレース信号
を形成するためである。
ィールド供給される1/60秒蓄積画を出力し、画素変換モ
ード時には、奇数フィールドで、スイッチ50のｂ接点か
らの1/60秒蓄積画と、フィールド・メモリ54からの1/10
00秒蓄積画との間で画素変換を行って、その画素変換画
像を出力し、偶数フィールドでは、フィールド・メモリ
54からの画素変換済みの画像をそのまま出力する。スイ
ッチ58は通常はａ接点に接続するが、垂直ブランキング
期間にはｂ接点に接続する。これはインターレース信号
を形成するためである。
画素変換モード時のスイッチ52、フィールド・メモリ
54及びマルチプレクサ56の動作を第４図に参照してより
詳しく説明する。第４図（ａ）はスイッチ50,52に対す
る切換制御信号であり、「Ｈ」のときはａ接点に、
「Ｌ」のときはｂ接点に接続する。同（ｂ）はスイッチ
58に対する切換制御信号であり、「Ｈ」のときａ接点
に、「Ｌ」のときｂ接点に接続する。同（ｃ）は撮像素
子16の電荷蓄積動作を示し、an,bnは電荷蓄積時間（こ
の例では1/1000秒と1/60秒）である。同（ｄ）は撮像素
子16の出力を示す。同（ｅ）はフィールド・メモリ54に
書き込まれる信号、同（ｆ）はフィールド・メモリ54か
ら読み出される信号、同（ｇ）はマルチプレクサ56の出
力を示す。尚、フィールド・メモリ54は書込と同時に読
出をも行えるタイプのメモリである。
54及びマルチプレクサ56の動作を第４図に参照してより
詳しく説明する。第４図（ａ）はスイッチ50,52に対す
る切換制御信号であり、「Ｈ」のときはａ接点に、
「Ｌ」のときはｂ接点に接続する。同（ｂ）はスイッチ
58に対する切換制御信号であり、「Ｈ」のときａ接点
に、「Ｌ」のときｂ接点に接続する。同（ｃ）は撮像素
子16の電荷蓄積動作を示し、an,bnは電荷蓄積時間（こ
の例では1/1000秒と1/60秒）である。同（ｄ）は撮像素
子16の出力を示す。同（ｅ）はフィールド・メモリ54に
書き込まれる信号、同（ｆ）はフィールド・メモリ54か
ら読み出される信号、同（ｇ）はマルチプレクサ56の出
力を示す。尚、フィールド・メモリ54は書込と同時に読
出をも行えるタイプのメモリである。
1/1000秒蓄積画であるa1はフィールド・メモリ54によ
り１フィールド期間遅延され、マルチプレクサ56によ
り、次フィールドの1/60秒蓄積画b1との間で画素変換が
施される。その画素変換後の画像MIX−１はスイッチ58
に供給されると共に、スイッチ52に介してフィールド・
メモリ54に書き込まれる。画像MIX−１は１フィールド
期間遅延されてマルチプレクサ56に印加される。このと
き、マルチプレクサ56には画像MIX−１しか供給されな
いので、マルチプレクサ56は再び画像MIX−１をスイッ
チ58に出力する。
り１フィールド期間遅延され、マルチプレクサ56によ
り、次フィールドの1/60秒蓄積画b1との間で画素変換が
施される。その画素変換後の画像MIX−１はスイッチ58
に供給されると共に、スイッチ52に介してフィールド・
メモリ54に書き込まれる。画像MIX−１は１フィールド
期間遅延されてマルチプレクサ56に印加される。このと
き、マルチプレクサ56には画像MIX−１しか供給されな
いので、マルチプレクサ56は再び画像MIX−１をスイッ
チ58に出力する。
以後、同様の処理が行われ、マルチプレクサ56はMIX
−1,MIX−1,MIX−2,MIX−2,……を出力する。尚、a1とb
1で画素変換を行った後、次フィールドでb1とa2の間で
画素変換を行うことにより時間分解能を高めることも考
えられるが、b1とa2では時間的なズレが大きく、動画像
において不都合の生じる可能性が高い。
−1,MIX−1,MIX−2,MIX−2,……を出力する。尚、a1とb
1で画素変換を行った後、次フィールドでb1とa2の間で
画素変換を行うことにより時間分解能を高めることも考
えられるが、b1とa2では時間的なズレが大きく、動画像
において不都合の生じる可能性が高い。
第３図は判定回路38の具体例の構成ブロック図を示
す。処理回路32Y（具体的にはスイッチ50のｂ接点）か
らの1/60秒蓄積のＹ信号は、コントラスト検出回路60
と、白とび検出のための比較回路62とに印加される。コ
ントラスト検出回路60は、１フィールドの画面の輝度レ
ベルの最大値及び最小値を検出して演算回路64に供給す
る。演算回路64はその最大値と最小値の差を計算し、そ
の差が所定値より大きいときには画素変換モード、所定
値以下のときにはノーマル・モードとなるように、スピ
ード切換回路26に制御信号を供給する。演算回路64は例
えば、通常のマイクロコンピュータからなる。また、演
算回路64は、測光枠情報をウィンドウ発生回路66に出力
する。比較回路62は、処理回路32YからのＹ信号を閾値
発生器68からの閾値THと比較し、TH以下のとき「Ｌ」、
THより大きいとき「Ｈ」を出力する。この比較回路62の
出力により白とびの有無を検出できる。
す。処理回路32Y（具体的にはスイッチ50のｂ接点）か
らの1/60秒蓄積のＹ信号は、コントラスト検出回路60
と、白とび検出のための比較回路62とに印加される。コ
ントラスト検出回路60は、１フィールドの画面の輝度レ
ベルの最大値及び最小値を検出して演算回路64に供給す
る。演算回路64はその最大値と最小値の差を計算し、そ
の差が所定値より大きいときには画素変換モード、所定
値以下のときにはノーマル・モードとなるように、スピ
ード切換回路26に制御信号を供給する。演算回路64は例
えば、通常のマイクロコンピュータからなる。また、演
算回路64は、測光枠情報をウィンドウ発生回路66に出力
する。比較回路62は、処理回路32YからのＹ信号を閾値
発生器68からの閾値THと比較し、TH以下のとき「Ｌ」、
THより大きいとき「Ｈ」を出力する。この比較回路62の
出力により白とびの有無を検出できる。
比較回路62の出力は、Ｙ制御信号として処理回路32Y
へ、Ｃ制御信号として処理回路32C及びホワイト・バラ
ンス回路40に供給される。これらの回路は、比較回路62
の出力が「Ｌ」のときは1/60秒蓄積画を、「Ｈ」のとき
には1/1000秒蓄積画を選択する。
へ、Ｃ制御信号として処理回路32C及びホワイト・バラ
ンス回路40に供給される。これらの回路は、比較回路62
の出力が「Ｌ」のときは1/60秒蓄積画を、「Ｈ」のとき
には1/1000秒蓄積画を選択する。
判定回路38において、入力輝度信号として1/1000秒蓄
積画を用い、黒つぶれを判定する構成を採用してもよい
が、白とびの検出の方が黒つぶれの検出よりも正確に行
うことができ、且つ、ノーマル・モード／画素変換モー
ドの切換は同じ蓄積条件で行う必要があるので、上記実
施例では、判定回路38に1/60秒蓄積画を入力している。
積画を用い、黒つぶれを判定する構成を採用してもよい
が、白とびの検出の方が黒つぶれの検出よりも正確に行
うことができ、且つ、ノーマル・モード／画素変換モー
ドの切換は同じ蓄積条件で行う必要があるので、上記実
施例では、判定回路38に1/60秒蓄積画を入力している。
第５図はホワイト・バランス回路40の具体例の構成ブ
ラック図を示す。出力処理回路36からの色差信号Ｒ−Y,
B−Ｙは、クランプ回路70A,70Bにおいて、同期信号発生
回路（図示せず）からのクランプ・パルスPCに従い基準
電圧72の電圧にクランプされる。スイッチ74A,74Bは判
定回路38からのＣ制御信号によりａ接点及びｂ接点に切
り換わり、それぞれ平滑回路75A,75B;75A,76Bにクラン
プ回路70A,70Bの出力を印加する。平滑回路75A,75B;76
A,76Bで平滑化された信号はそれぞれ比較回路77A,77B;7
8A,78Bに印加され、基準電圧72と比較される。比較回路
77A,77B;78A,78Bの出力は、スイッチ80A,80Bにより選択
される。スイッチ80A,80Bは、スイッチ74A,74Bと同様
に、判定回路38からのＣ制御信号に従いａ接点及びｂ接
点に切り換わる。スイッチ80Aの出力が赤制御信号RCと
して、また、スイッチ80Bの出力が青制御信号BCとして
カメラ信号処理回路18内のホワイト・バランスの調整用
のそれぞれ赤信号用と青信号用の利得可変アンプ（図示
せず）の利得を制御する。
ラック図を示す。出力処理回路36からの色差信号Ｒ−Y,
B−Ｙは、クランプ回路70A,70Bにおいて、同期信号発生
回路（図示せず）からのクランプ・パルスPCに従い基準
電圧72の電圧にクランプされる。スイッチ74A,74Bは判
定回路38からのＣ制御信号によりａ接点及びｂ接点に切
り換わり、それぞれ平滑回路75A,75B;75A,76Bにクラン
プ回路70A,70Bの出力を印加する。平滑回路75A,75B;76
A,76Bで平滑化された信号はそれぞれ比較回路77A,77B;7
8A,78Bに印加され、基準電圧72と比較される。比較回路
77A,77B;78A,78Bの出力は、スイッチ80A,80Bにより選択
される。スイッチ80A,80Bは、スイッチ74A,74Bと同様
に、判定回路38からのＣ制御信号に従いａ接点及びｂ接
点に切り換わる。スイッチ80Aの出力が赤制御信号RCと
して、また、スイッチ80Bの出力が青制御信号BCとして
カメラ信号処理回路18内のホワイト・バランスの調整用
のそれぞれ赤信号用と青信号用の利得可変アンプ（図示
せず）の利得を制御する。
例えば、赤信号について述べると、赤信号用の利得可
変アンプの利得は、比較回路77A又は同78Aの２つの入力
信号差がゼロになるように、負帰還制御されており、ス
イッチ74Aで分けられた２つの色差信号がそれぞれゼロ
・レベルになるように動作する。この２つの色差信号は
それぞれ、1/60秒及び1/1000秒蓄積時の撮像信号に対応
しており、各撮像信号に対してホワイト・バランスが行
われることになる。
変アンプの利得は、比較回路77A又は同78Aの２つの入力
信号差がゼロになるように、負帰還制御されており、ス
イッチ74Aで分けられた２つの色差信号がそれぞれゼロ
・レベルになるように動作する。この２つの色差信号は
それぞれ、1/60秒及び1/1000秒蓄積時の撮像信号に対応
しており、各撮像信号に対してホワイト・バランスが行
われることになる。
第６図はホワイト・バランス回路40の変更例である。
但し、赤信号系のみを図示してあり、また、入力信号と
しては、カメラ信号処理回路18からの色差信号Ｒ−Ｙを
用いる。入力信号Ｒ−Ｙはクランプ回路70Aにおいてク
ランプ・パルスCPに従い基準電圧72にクランプされ、ス
イッチ82A,83Aに印加される。スイッチ82A,83Aはインバ
ータ84,85及びアンド・ゲート86,87からなる論理回路、
並びに信号1/2VD及びＣ制御信号により開閉される。具
体的には、1/2VD及びＣ制御信号が共に“1"のとき、ス
イッチ82Aが閉じ、両方“0"のときスイッチ83Aが閉じ、
その他のときには量スイッチ82A,83Aは開放されてい
る。
但し、赤信号系のみを図示してあり、また、入力信号と
しては、カメラ信号処理回路18からの色差信号Ｒ−Ｙを
用いる。入力信号Ｒ−Ｙはクランプ回路70Aにおいてク
ランプ・パルスCPに従い基準電圧72にクランプされ、ス
イッチ82A,83Aに印加される。スイッチ82A,83Aはインバ
ータ84,85及びアンド・ゲート86,87からなる論理回路、
並びに信号1/2VD及びＣ制御信号により開閉される。具
体的には、1/2VD及びＣ制御信号が共に“1"のとき、ス
イッチ82Aが閉じ、両方“0"のときスイッチ83Aが閉じ、
その他のときには量スイッチ82A,83Aは開放されてい
る。
スイッチ82A,83Aの出力はそれぞれ平滑回路75A,76Aに
印加され、平滑回路75A,76Aの出力は、第５図の場合と
同様に、比較回路77A,78Aで基準電圧72と比較される。
印加され、平滑回路75A,76Aの出力は、第５図の場合と
同様に、比較回路77A,78Aで基準電圧72と比較される。
その比較結果の一方がスイッチ80Aにより選択される
が、第６図の場合には、スイッチ80Aは1/2VDにより開閉
制御される。
が、第６図の場合には、スイッチ80Aは1/2VDにより開閉
制御される。
第６図の構成では、スイッチ82Aは1/60秒蓄積の撮像
信号のうち、Ｃ制御信号により取り出される部分のみを
平滑回路75Aに印加し、スイッチ83Aは1/1000秒蓄積の撮
像信号のうち、Ｃ制御信号により取り出される部分にみ
を平滑回路76Aに印加する。従って、比較回路77Aの出力
は1/60秒蓄積の撮像信号のホワイト・バランスを制御
し、比較回路78Aの出力は1/1000秒蓄積の撮像信号のホ
ワイト・バランスを制御する。
信号のうち、Ｃ制御信号により取り出される部分のみを
平滑回路75Aに印加し、スイッチ83Aは1/1000秒蓄積の撮
像信号のうち、Ｃ制御信号により取り出される部分にみ
を平滑回路76Aに印加する。従って、比較回路77Aの出力
は1/60秒蓄積の撮像信号のホワイト・バランスを制御
し、比較回路78Aの出力は1/1000秒蓄積の撮像信号のホ
ワイト・バランスを制御する。
上記実施例では、ホワイト・バランスのためのフィー
ドバックが常時形成されるように構成したが、各比較回
路の出力にスイッチ及びメモリを接続し、当該スイッチ
の閉成時にのみフィードバック・ループが形成されるよ
うにしてもよい。また、撮影光学系以外の光学系により
被写体付近の色情報を得て、それによりホワイト・バラ
ンス制御を行ってもよい。その場合、複数の色検出器で
各々異なる方向の色情報を得るようにし、その出力を上
記の如く切り換えるようにすればよい。
ドバックが常時形成されるように構成したが、各比較回
路の出力にスイッチ及びメモリを接続し、当該スイッチ
の閉成時にのみフィードバック・ループが形成されるよ
うにしてもよい。また、撮影光学系以外の光学系により
被写体付近の色情報を得て、それによりホワイト・バラ
ンス制御を行ってもよい。その場合、複数の色検出器で
各々異なる方向の色情報を得るようにし、その出力を上
記の如く切り換えるようにすればよい。
以上の説明から容易に理解できるように、本発明によ
れば、非常に大きなコントラストを持った被写体であっ
ても、良好に再現する撮像信号を得ることができる。
れば、非常に大きなコントラストを持った被写体であっ
ても、良好に再現する撮像信号を得ることができる。
第１図は本発明の実施例の全体構成のブロック図、第２
図は第１図の処理回路32Yの構成ブロック図、第３図は
第１図の判定回路38の構成ブロック図、第４図は第１図
のタイミング・チャート、第５図はホワイト・バランス
回路40の構成ブロック図、第６図はホワイト・バランス
回路40の別の構成ブロック図である。 10……被写体、12……撮影レンズ、14……絞り、16……
撮像素子
図は第１図の処理回路32Yの構成ブロック図、第３図は
第１図の判定回路38の構成ブロック図、第４図は第１図
のタイミング・チャート、第５図はホワイト・バランス
回路40の構成ブロック図、第６図はホワイト・バランス
回路40の別の構成ブロック図である。 10……被写体、12……撮影レンズ、14……絞り、16……
撮像素子
Claims (1)
- 【請求項１】1/n秒の光蓄積と1/m（ｍ＞ｎ）秒の光蓄積
とを交互に行い、1/n秒蓄積画と1/m秒蓄積画とを合成し
た撮像信号を出力する撮像装置であって、1/n秒蓄積画
部分と1/m秒蓄積画部分とで個別にホワイト・バランス
制御を行う回路を設けたことを特徴とする撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62217377A JP2521973B2 (ja) | 1987-08-31 | 1987-08-31 | 撮像装置 |
| US07/236,141 US4901152A (en) | 1987-08-31 | 1988-08-25 | Image pickup apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62217377A JP2521973B2 (ja) | 1987-08-31 | 1987-08-31 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6460177A JPS6460177A (en) | 1989-03-07 |
| JP2521973B2 true JP2521973B2 (ja) | 1996-08-07 |
Family
ID=16703218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62217377A Expired - Fee Related JP2521973B2 (ja) | 1987-08-31 | 1987-08-31 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2521973B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3153147B2 (ja) | 1997-03-14 | 2001-04-03 | 松下電器産業株式会社 | 撮像装置 |
-
1987
- 1987-08-31 JP JP62217377A patent/JP2521973B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6460177A (en) | 1989-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6496226B2 (en) | Image sensing device | |
| US6570620B1 (en) | Exposure control device | |
| JP3510868B2 (ja) | 画像合成装置 | |
| US4901152A (en) | Image pickup apparatus | |
| JP2522015B2 (ja) | 撮像装置 | |
| JP2749849B2 (ja) | 撮像装置 | |
| JP2521973B2 (ja) | 撮像装置 | |
| JP2817820B2 (ja) | ビデオカメラ用露出制御装置 | |
| JP3563508B2 (ja) | 自動焦点調節装置 | |
| US7034875B2 (en) | CCD camera forming a still image by adding offset values to the odd and even fields and method for controlling the same | |
| JP2898987B2 (ja) | 露光制御装置 | |
| JPH0556343A (ja) | 電子的撮像装置 | |
| JPS63306777A (ja) | 撮像装置 | |
| JP3397384B2 (ja) | 撮像装置 | |
| JPH1023324A (ja) | 撮像装置 | |
| JP3384916B2 (ja) | 撮像装置 | |
| JPH02268080A (ja) | 露出制御装置 | |
| JPH03106269A (ja) | ビデオカメラの映像信号処理装置 | |
| US7394493B2 (en) | CCD camera utilizing an IRIS and method for controlling the same | |
| JP2714432B2 (ja) | ビデオカメラの露出制御方法 | |
| JP2715464B2 (ja) | 撮像装置 | |
| JP2692854B2 (ja) | 自動露光制御装置 | |
| JP2608163B2 (ja) | 撮像装置 | |
| JP2785526B2 (ja) | ビデオカメラ用露出制御装置 | |
| JP3630470B2 (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |