JP2519886Y2 - 論理回路 - Google Patents
論理回路Info
- Publication number
- JP2519886Y2 JP2519886Y2 JP1987062028U JP6202887U JP2519886Y2 JP 2519886 Y2 JP2519886 Y2 JP 2519886Y2 JP 1987062028 U JP1987062028 U JP 1987062028U JP 6202887 U JP6202887 U JP 6202887U JP 2519886 Y2 JP2519886 Y2 JP 2519886Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- input voltage
- inverter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、電源電圧を越える入力電圧の検出を可能
にしたCMOS（Complementary Metal Oxside Semiconduct
or）などで構成される論理回路に関する。
にしたCMOS（Complementary Metal Oxside Semiconduct
or）などで構成される論理回路に関する。
従来、CMOS回路を用いたディジタルICでは、たとえ
ば、インバータのスレッショルド電圧が、動作上、電源
電圧以下になるので、電源電圧を越える入力電圧を識別
することは不可能である。
ば、インバータのスレッショルド電圧が、動作上、電源
電圧以下になるので、電源電圧を越える入力電圧を識別
することは不可能である。
ところが、ディジタルICでは、たとえば、マイクロコ
ンピュータを構成した場合に、そのテストピンに対して
電源電圧VDDを越える入力電圧VINを加えて動作テストを
行うなどの入力電圧を越えて特別な動作を行う場合があ
る。
ンピュータを構成した場合に、そのテストピンに対して
電源電圧VDDを越える入力電圧VINを加えて動作テストを
行うなどの入力電圧を越えて特別な動作を行う場合があ
る。
そこで、この考案は、電源電圧を越える入力電圧の検
出を可能にした論理回路を提供することを目的とする。
出を可能にした論理回路を提供することを目的とする。
この考案の論理回路は、第１図に例示するように、CM
OS回路からなる論理回路であつて、 入力電圧を受け、その入力電圧の反転出力を得るイン
バータと、 このインバータの入力側に設置され、電源電圧を供給
する電源ラインと接地点との間に、Ｎチャネル電界効果
トランジスタおよび抵抗からなる直列回路を接続して前
記トランジスタのゲートに前記入力電圧を受けるととも
に、前記入力電圧に対する前記インバータの見掛け上の
スレッショルド電圧を電源電圧以上に設定する電圧変換
回路と、 を備えて、電源電圧以上のレベルを持った入力電圧が
到来したとき、前記インバータからそれを表す出力が得
られるようにしたことを特徴とする論理回路。
OS回路からなる論理回路であつて、 入力電圧を受け、その入力電圧の反転出力を得るイン
バータと、 このインバータの入力側に設置され、電源電圧を供給
する電源ラインと接地点との間に、Ｎチャネル電界効果
トランジスタおよび抵抗からなる直列回路を接続して前
記トランジスタのゲートに前記入力電圧を受けるととも
に、前記入力電圧に対する前記インバータの見掛け上の
スレッショルド電圧を電源電圧以上に設定する電圧変換
回路と、 を備えて、電源電圧以上のレベルを持った入力電圧が
到来したとき、前記インバータからそれを表す出力が得
られるようにしたことを特徴とする論理回路。
本考案に従えば、Ｎチャネル電界効果トランジスタお
よび抵抗からなる電圧変換回路を設け、前記トランジス
タのゲートへの入力電圧に対する対するインバータの見
掛け上のスレッショルド電圧を電源電圧以上に設定する
ことができるので、インバータ２自身のスレッショルド
電圧が電源電圧以下であっても、電源電圧を越える入力
電圧を検出することができる。
よび抵抗からなる電圧変換回路を設け、前記トランジス
タのゲートへの入力電圧に対する対するインバータの見
掛け上のスレッショルド電圧を電源電圧以上に設定する
ことができるので、インバータ２自身のスレッショルド
電圧が電源電圧以下であっても、電源電圧を越える入力
電圧を検出することができる。
第１図は、この考案の論理回路の実施例を示す。
インバータ２は、ディジタルICの内部にCMOS回路で構
成されたものであり、電源電圧VDDに対してスレッショ
ルド電圧Vthは、Vth＜VDDの関係を持つ。一般的にはVth
＝VDD/2に設定される。
成されたものであり、電源電圧VDDに対してスレッショ
ルド電圧Vthは、Vth＜VDDの関係を持つ。一般的にはVth
＝VDD/2に設定される。
このインバータ２の入力部に、インバータ２に加えら
れる電源電圧VDDを越える入力電圧VINをインバータ２で
検出可能な低い電圧VNに変換する電圧変換回路４を設置
する。この電圧変換回路４は、たとえば、ｎチャネル電
界効果トランジスタ６を電源側に、抵抗８を接地側に置
いて直列に接続したものである。
れる電源電圧VDDを越える入力電圧VINをインバータ２で
検出可能な低い電圧VNに変換する電圧変換回路４を設置
する。この電圧変換回路４は、たとえば、ｎチャネル電
界効果トランジスタ６を電源側に、抵抗８を接地側に置
いて直列に接続したものである。
そこで、電圧変換回路４の電圧変換比率をＫとする
と、電圧VNは、 VN＝VIN/K（VIN） …（１） になる。このような関係をスレッショルド電圧Vthにつ
いて見ると、入力端子10に加えられる入力電圧VIN側か
ら見た見掛け上のスレッショルド電圧Vth′は、 Vth′＝Ｋ（VIN）・Vth …（２） となり、抵抗値Ｒを入力電圧がVDDのときのトランジス
タ６の導通抵抗より大きくし、インバータ２の入力スレ
ッショルドをVDD/2より大きく設定すれば、見掛け上の
スレッショルド電圧Vth′は電源電圧VDDを越える値（V
th′＞VDD）に設定されることになる。
と、電圧VNは、 VN＝VIN/K（VIN） …（１） になる。このような関係をスレッショルド電圧Vthにつ
いて見ると、入力端子10に加えられる入力電圧VIN側か
ら見た見掛け上のスレッショルド電圧Vth′は、 Vth′＝Ｋ（VIN）・Vth …（２） となり、抵抗値Ｒを入力電圧がVDDのときのトランジス
タ６の導通抵抗より大きくし、インバータ２の入力スレ
ッショルドをVDD/2より大きく設定すれば、見掛け上の
スレッショルド電圧Vth′は電源電圧VDDを越える値（V
th′＞VDD）に設定されることになる。
すなわち、入力端子10に、第２図のａに示すように、
電源電圧VDDを越える入力電圧VINが加えられると、その
入力電圧VINの値に応じてトランジスタ６の特性および
抵抗８の値によって定まる電流が流れる。第３図に示す
ように、トランジスタ６のドレイン・ソース間電圧VDS
に対するドレイン・ソース間電流IDSは、ゲート・ソー
ス間電圧VGS1、VGS2、VGS3（VGS3＞VGS2＞VGS1）に応じ
て特性X1、X2、X3のようになる。
電源電圧VDDを越える入力電圧VINが加えられると、その
入力電圧VINの値に応じてトランジスタ６の特性および
抵抗８の値によって定まる電流が流れる。第３図に示す
ように、トランジスタ６のドレイン・ソース間電圧VDS
に対するドレイン・ソース間電流IDSは、ゲート・ソー
ス間電圧VGS1、VGS2、VGS3（VGS3＞VGS2＞VGS1）に応じ
て特性X1、X2、X3のようになる。
そして、電流IDSが抵抗８に流れると、トランジスタ
６のソースと抵抗８との接続点には、抵抗８の抵抗値Ｒ
と電流IDSとの積によって電圧VNが発生する。この電圧V
Nは、第４図に示すように、抵抗値R1、R2（R1＞R2）の
設定に応じて曲線Ａ、Ｂのようになる。この結果、イン
バータ２のスレッショルド電圧Vthは、曲線Ａ、Ｂに応
じて見掛け上のスレッショルド電圧Vth′1、Vth′2にシ
フトされたことになり、抵抗値R1、R2によって電源電圧
VDDより低いスレッショルド電圧Vth′1、または、電源
電圧VDDより高いスレッショルド電圧Vth′2に設定され
る。
６のソースと抵抗８との接続点には、抵抗８の抵抗値Ｒ
と電流IDSとの積によって電圧VNが発生する。この電圧V
Nは、第４図に示すように、抵抗値R1、R2（R1＞R2）の
設定に応じて曲線Ａ、Ｂのようになる。この結果、イン
バータ２のスレッショルド電圧Vthは、曲線Ａ、Ｂに応
じて見掛け上のスレッショルド電圧Vth′1、Vth′2にシ
フトされたことになり、抵抗値R1、R2によって電源電圧
VDDより低いスレッショルド電圧Vth′1、または、電源
電圧VDDより高いスレッショルド電圧Vth′2に設定され
る。
そこで、インバータ２は、抵抗８によって設定された
任意のスレッショルド電圧Vth′1、Vth′2を越えるレベ
ルの入力電圧VINに応じて、出力端子12から第２図のｂ
に示す出力信号VOUTを発生するから、電源電圧VDDと同
等またはその値を越えるスレッショルド電圧Vth′2が設
定されると、電源電圧VDDを越える入力電圧VINを検出し
て出力信号VOUTを取り出すことができ、電源電圧VDDを
越える値の入力電圧VINを識別することができる。
任意のスレッショルド電圧Vth′1、Vth′2を越えるレベ
ルの入力電圧VINに応じて、出力端子12から第２図のｂ
に示す出力信号VOUTを発生するから、電源電圧VDDと同
等またはその値を越えるスレッショルド電圧Vth′2が設
定されると、電源電圧VDDを越える入力電圧VINを検出し
て出力信号VOUTを取り出すことができ、電源電圧VDDを
越える値の入力電圧VINを識別することができる。
そして、見掛け上のスレッショルド電圧 Vth′1、Vth′2は、トランジスタ６の形状などの電気的
な特性や抵抗８の大きさによって定量的に任意の値に設
定できるから、電源電圧VDDと等しい入力電圧VINや電源
電圧VDDを越える任意の入力電圧VINを極めて容易に検出
し、そのレベルを識別することができる。したがって、
第１図に示した論理回路を、たとえば、ディジタルICで
構成されるマイクロコンピュータのテストピンのインタ
フェイスとして、電源電圧VDDを越える入力電圧VINの識
別などに用いることができる。
な特性や抵抗８の大きさによって定量的に任意の値に設
定できるから、電源電圧VDDと等しい入力電圧VINや電源
電圧VDDを越える任意の入力電圧VINを極めて容易に検出
し、そのレベルを識別することができる。したがって、
第１図に示した論理回路を、たとえば、ディジタルICで
構成されるマイクロコンピュータのテストピンのインタ
フェイスとして、電源電圧VDDを越える入力電圧VINの識
別などに用いることができる。
以上説明したように、この考案によれば、CMOS回路か
らなる論理回路であって、入力電圧を受け、その入力電
圧の反転出力を得るインバータの入力電圧に対する見掛
け上のスレッショルド電圧を電圧変換回路によってイン
バータ側で利用可能な論理電圧に変換したので、電源電
圧を越える電圧を検出し、識別することができる。特
に、電圧変換回路はＮチャネル電界効果トランジスタを
電源ライン側に接続しているので、ゲートへの入力電圧
が電源電圧を越えても該トランジスタを導通状態にする
ことが可能となる。
らなる論理回路であって、入力電圧を受け、その入力電
圧の反転出力を得るインバータの入力電圧に対する見掛
け上のスレッショルド電圧を電圧変換回路によってイン
バータ側で利用可能な論理電圧に変換したので、電源電
圧を越える電圧を検出し、識別することができる。特
に、電圧変換回路はＮチャネル電界効果トランジスタを
電源ライン側に接続しているので、ゲートへの入力電圧
が電源電圧を越えても該トランジスタを導通状態にする
ことが可能となる。
即ち、Ｎチャネル電界効果トランジスタの場合は、導
通／遮断状態の切換えは、Ｐチャネル電界効果トランジ
スタとは異なり、ゲート・ドレイン間の電圧によって決
まり、ソース・ゲート間、つまり電源ラインとゲート間
の電圧は何ら関係ないので、ゲートへの入力電圧が電源
電圧を越えても、該トランジスタは導通状態になり得る
ので、電源電圧を越える入力電圧を検出し、識別するこ
とが可能となる。
通／遮断状態の切換えは、Ｐチャネル電界効果トランジ
スタとは異なり、ゲート・ドレイン間の電圧によって決
まり、ソース・ゲート間、つまり電源ラインとゲート間
の電圧は何ら関係ないので、ゲートへの入力電圧が電源
電圧を越えても、該トランジスタは導通状態になり得る
ので、電源電圧を越える入力電圧を検出し、識別するこ
とが可能となる。
第１図はこの考案の論理回路の実施例を示す回路図、第
２図は第１図に示した論理回路の動作波形を示す図、第
３図は第１図に示した論理回路におけるｎチャネル電界
効果トランジスタの動作特性を示す図、第４図は入力電
圧の変換特性を示す図である。 ２……インバータ ４……電圧変化回路 ６……Ｎチャネル電界効果トランジスタ ８……抵抗
２図は第１図に示した論理回路の動作波形を示す図、第
３図は第１図に示した論理回路におけるｎチャネル電界
効果トランジスタの動作特性を示す図、第４図は入力電
圧の変換特性を示す図である。 ２……インバータ ４……電圧変化回路 ６……Ｎチャネル電界効果トランジスタ ８……抵抗
Claims (1)
- 【請求項１】CMOS回路を含む論理回路において、 入力電圧を受け、その入力電圧の反転出力を得るインバ
ータと、 このインバータの入力側に設置され、電源電圧を供給す
る電源ラインと接地点との間に、Ｎチャネル電界効果ト
ランジスタおよび抵抗からなる直列回路を接続して前記
トランジスタのゲートに前記入力電圧を受けるととも
に、前記入力電圧に対する前記インバータの見掛け上の
スレッショルド電圧を電源電圧以上に設定する電圧変換
回路と、 を備えて、電源電圧以上のレベルを持った入力電圧が到
来したとき、前記インバータ回路からそれを表す出力が
得られるようにしたことを特徴とする論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987062028U JP2519886Y2 (ja) | 1987-04-23 | 1987-04-23 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987062028U JP2519886Y2 (ja) | 1987-04-23 | 1987-04-23 | 論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63171028U JPS63171028U (ja) | 1988-11-08 |
| JP2519886Y2 true JP2519886Y2 (ja) | 1996-12-11 |
Family
ID=30895909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987062028U Expired - Lifetime JP2519886Y2 (ja) | 1987-04-23 | 1987-04-23 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2519886Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737132B2 (ja) * | 1973-08-29 | 1982-08-07 | ||
| JPS5120728U (ja) * | 1974-07-31 | 1976-02-16 |
-
1987
- 1987-04-23 JP JP1987062028U patent/JP2519886Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63171028U (ja) | 1988-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6471217A (en) | Output buffer circuit | |
| KR930015345A (ko) | 상보 입력 버퍼가 있는 집적 회로 | |
| JPS5915216B2 (ja) | 電圧レベルシフタ | |
| KR970019071A (ko) | 레벨 변환 회로(Level Converting Circuit) | |
| TW201524066A (zh) | 短路保護電路、半導體裝置及電子機器 | |
| KR860007753A (ko) | 반도체 집전회로 | |
| JPH0380373B2 (ja) | ||
| US4031409A (en) | Signal converter circuit | |
| JPS6474823A (en) | Emitter follower circuit | |
| KR850007170A (ko) | 파워-온 검출회로 | |
| JP2519886Y2 (ja) | 論理回路 | |
| KR940012851A (ko) | 차동 전류원 회로 | |
| JPH05249148A (ja) | 集積コンパレータ回路 | |
| KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
| JPH0754898B2 (ja) | レベル変換のための集積可能な回路装置 | |
| US20130257492A1 (en) | Method and device for lowering the impedance of a transistor | |
| KR970003257A (ko) | 반도체 메모리 장치 | |
| JP2927847B2 (ja) | 半導体装置 | |
| JPH04304011A (ja) | アイソレータのインターフェース回路 | |
| JPH0385918A (ja) | 大電流・高速ドライバ回路 | |
| JPS5776916A (en) | Output circuit | |
| JP2889706B2 (ja) | パワーオンリセット回路 | |
| JPH027615A (ja) | 電源電圧検出回路 | |
| KR0177408B1 (ko) | 출력 전류 콘트롤 회로 | |
| JPH03211472A (ja) | 電源電圧検出回路 |