JPH027615A - 電源電圧検出回路 - Google Patents
電源電圧検出回路Info
- Publication number
- JPH027615A JPH027615A JP15715088A JP15715088A JPH027615A JP H027615 A JPH027615 A JP H027615A JP 15715088 A JP15715088 A JP 15715088A JP 15715088 A JP15715088 A JP 15715088A JP H027615 A JPH027615 A JP H027615A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- node
- comparator
- diode means
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 14
- 230000005669 field effect Effects 0.000 claims description 4
- 238000007493 shaping process Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電源電圧が印加されたことを検出し制御用信号
を出力する電源電圧検出回路に関するものである。
を出力する電源電圧検出回路に関するものである。
従来の技術
例えば半導体集積回路においては、電源を立ち上げた際
に動作が不安定となり、そのため初期出力が確定されな
い回路がある。場合によってはこの回路の初期出力を確
定させる必要がある。
に動作が不安定となり、そのため初期出力が確定されな
い回路がある。場合によってはこの回路の初期出力を確
定させる必要がある。
第３図はこのような確定しない初期出力を有する回路に
出力確定用制御信号を供給する電源電圧検出回路のＭＯ
Ｓ型電界効果トランジスタを用いた従来例である。
出力確定用制御信号を供給する電源電圧検出回路のＭＯ
Ｓ型電界効果トランジスタを用いた従来例である。
第３図において、１．２は抵抗、１１．１２はＰチャネ
ル形のＭＯ８型電界効果トランジスタ（以下Ｐ形ＭＯＳ
ＦＥＴと記す）、１３．１４゜１５はＮチャネル形のＭ
Ｏ８型電界効果トランジスタ（以下Ｎ形ＭＯ８ＦＥＴと
記す）、３０はコンパレータ、３１．３２はコンパレー
タ３０の入力端子、３３はコンパレータ３０の出力端子
、４０は波形整形用増幅器であり、４１は波形整形用増
幅器４０の出力端子である。
ル形のＭＯ８型電界効果トランジスタ（以下Ｐ形ＭＯＳ
ＦＥＴと記す）、１３．１４゜１５はＮチャネル形のＭ
Ｏ８型電界効果トランジスタ（以下Ｎ形ＭＯ８ＦＥＴと
記す）、３０はコンパレータ、３１．３２はコンパレー
タ３０の入力端子、３３はコンパレータ３０の出力端子
、４０は波形整形用増幅器であり、４１は波形整形用増
幅器４０の出力端子である。
以上のように構成された従来の電源電圧検出回路につい
て、以下その動作を説明する。
て、以下その動作を説明する。
第３図において、抵抗１，２は電源電位ＶＤＤと接°地
電位ＶＳＳ間に直列に接続され、これらによって電源電
位ｖＤＤを分圧した基準電位をコンパレータ３０の入力
端子３２に供給する。Ｐ形ＭＯＳＦＥＴ１１．１２及び
Ｎ形ＭＯ８ＦＥＴ１３，１４．１５はカレントミラー回
路構成され、Ｎ形ＭＯ８ＦＥＴ１５のドレイン電位をコ
ンパレータ３０の入力端子３１に供給する。コンパレー
タ３０の入力端子３１に入力される電圧値は、電源電位
ｖＤＤがある値より高くなり、Ｐ形ＭＯＳＦＥＴＩ １
、Ｎ形ＭＯ８ＦＥＴ１４．１５に電流が流れる状態にお
いては、Ｎ形ＭＯ８ＦＥＴのしきい値電圧をＶＴｌｌ、
ｐ形ＭＯ８ＦＥＴのしきい値電圧をＶＴＰとすると、
はぼＶｏｏ −ｌ ＶＴＰ ｌ −ｌ ＶＴＮ ｌ ｌ
：：設定される。
電位ＶＳＳ間に直列に接続され、これらによって電源電
位ｖＤＤを分圧した基準電位をコンパレータ３０の入力
端子３２に供給する。Ｐ形ＭＯＳＦＥＴ１１．１２及び
Ｎ形ＭＯ８ＦＥＴ１３，１４．１５はカレントミラー回
路構成され、Ｎ形ＭＯ８ＦＥＴ１５のドレイン電位をコ
ンパレータ３０の入力端子３１に供給する。コンパレー
タ３０の入力端子３１に入力される電圧値は、電源電位
ｖＤＤがある値より高くなり、Ｐ形ＭＯＳＦＥＴＩ １
、Ｎ形ＭＯ８ＦＥＴ１４．１５に電流が流れる状態にお
いては、Ｎ形ＭＯ８ＦＥＴのしきい値電圧をＶＴｌｌ、
ｐ形ＭＯ８ＦＥＴのしきい値電圧をＶＴＰとすると、
はぼＶｏｏ −ｌ ＶＴＰ ｌ −ｌ ＶＴＮ ｌ ｌ
：：設定される。
第４図に電源電圧に対するコンパレータ３０の各入力端
子電位の温度依存性を示す。電源電圧ＶＤＤを上げてい
き、ある値（以後リセット解除電圧値と記す）に達する
と、コンパレータ３０の入力端子３１に入力される入力
信号の電圧値が入力端子３２に入力される入力信号の電
圧値より大きくなり、コンパレータ３０の出力端子３３
の出力値が変化する。その出力信号は増幅器４０により
増幅されて出力端子４１から出力される。電源電圧印加
により半導体装置中の各回路に初期出力値を決定させる
リセット信号が加わり、出力端子４１の出力変化により
リセットが解除される。
子電位の温度依存性を示す。電源電圧ＶＤＤを上げてい
き、ある値（以後リセット解除電圧値と記す）に達する
と、コンパレータ３０の入力端子３１に入力される入力
信号の電圧値が入力端子３２に入力される入力信号の電
圧値より大きくなり、コンパレータ３０の出力端子３３
の出力値が変化する。その出力信号は増幅器４０により
増幅されて出力端子４１から出力される。電源電圧印加
により半導体装置中の各回路に初期出力値を決定させる
リセット信号が加わり、出力端子４１の出力変化により
リセットが解除される。
発明が解決しようとする課題
しかしながら、前記従来の構成では、入力端子３２に入
力される出力値が電源電圧及びＰ形ＭＯ８ＦＥＴのしき
い値電圧とＮ形ＭＯ８ＦＥＴのしきい値電圧によって決
まるためにしきい値電圧の温度依存性がそのまま反映さ
れる。第４図に示すように高温時にはしきい値、電圧は
小さくなり、出力端子３３にリセット解除信号を出力す
る時のリセット解除電圧値が設定値より小さくなり、パ
ルス幅が狭くリセットパルスとして認識されない場合が
ある。
力される出力値が電源電圧及びＰ形ＭＯ８ＦＥＴのしき
い値電圧とＮ形ＭＯ８ＦＥＴのしきい値電圧によって決
まるためにしきい値電圧の温度依存性がそのまま反映さ
れる。第４図に示すように高温時にはしきい値、電圧は
小さくなり、出力端子３３にリセット解除信号を出力す
る時のリセット解除電圧値が設定値より小さくなり、パ
ルス幅が狭くリセットパルスとして認識されない場合が
ある。
本発明は上記問題点を解決するもので、リセット解除電
圧値の温度依存性を小さくすることを目的とする。
圧値の温度依存性を小さくすることを目的とする。
課題を解決するための手段
この目的を達成するために、本発明の半導体集積回路は
、コンパレータの各入力端子に入力する電圧値を決める
のにどちらもダイオードを用い温度変化に応じたしきい
値電圧変化をするような構成をとっている。
、コンパレータの各入力端子に入力する電圧値を決める
のにどちらもダイオードを用い温度変化に応じたしきい
値電圧変化をするような構成をとっている。
作用
この構成によれば、ＭＯＳＦＥＴのしきい値電圧の温度
依存性はコンパレータの入力時に相殺される。
依存性はコンパレータの入力時に相殺される。
実施例
以下本発明の実施例について図面にもとづいて説明する
。第１図は本発明の一実施例であり、ダイオード手段と
してドレインとゲートを接続したＭＯＳＦＥＴを用いた
場合を示す。
。第１図は本発明の一実施例であり、ダイオード手段と
してドレインとゲートを接続したＭＯＳＦＥＴを用いた
場合を示す。
第１図において電源電位ＶＤＤと接地電位の間を、第１
のノード５を介してＭＯ８ＦＥＴ１６と抵抗３を直列接
続し、また第２のノード６を介して抵抗４とＭＯＳＦＥ
Ｔ１７を直列接続し、第１のノード５および第２のノー
ド６をそれぞれコンパレータ３０の入力端子３１および
３２に接続し、コンパレータ結果を波形整形用増幅器４
０を通して出力する構成である。
のノード５を介してＭＯ８ＦＥＴ１６と抵抗３を直列接
続し、また第２のノード６を介して抵抗４とＭＯＳＦＥ
Ｔ１７を直列接続し、第１のノード５および第２のノー
ド６をそれぞれコンパレータ３０の入力端子３１および
３２に接続し、コンパレータ結果を波形整形用増幅器４
０を通して出力する構成である。
第２図は、電源電圧に対するコンパレータ３０の各入力
端子電位の温度依存性を示す。
端子電位の温度依存性を示す。
以下第１図および第２図を用いて、本発明の電原電圧検
出回路の動作を説明する。
出回路の動作を説明する。
電源電位ＶＤＤが接地電位からＭＯＳＦＥＴのしきい値
電圧に達するまではＭＯＳＦＥＴ１６および１７は非導
通状態で第１のノード５の電位は接地電位、第２のノー
ド６の電位は電源電位ｖＤＤである。電源電位ｖＤＤが
しきい値電圧以上になると、ＭＯＳＦＥＴ１６および１
７が導通状態となり抵抗とＭＯＳＦＥＴの飽和特性によ
って分圧された電位が第１のノード５および第２のノー
ド６に出力され、それぞれコンパレータ３０の入力端子
３１および３２に入力される。入力端子３１の電位は電
源電位ＶＤＤよりほぼＰ形ＭＯ８ＦＥＴのしきい値電圧
ＶＴＰだけ低く、入力端子３２の電位はほぼＮ形ＭＯＳ
ＦＥＴのしきい値電圧ＶＴＮとなる。電源電位ＶＤＤが
太き（なり、リセット解除電圧値以上になると、入力端
子３１および３２の電位の大小関係が反転する。コンパ
レータ３０の出力３３は、電源電圧が印加され、リセッ
ト解除電圧に達するまでの期間、リセットパルスを出力
する。この出力３３は、波形整形用増幅器４０により波
形整形され、出力４１より他の回路にリセット信号を伝
達する。
電圧に達するまではＭＯＳＦＥＴ１６および１７は非導
通状態で第１のノード５の電位は接地電位、第２のノー
ド６の電位は電源電位ｖＤＤである。電源電位ｖＤＤが
しきい値電圧以上になると、ＭＯＳＦＥＴ１６および１
７が導通状態となり抵抗とＭＯＳＦＥＴの飽和特性によ
って分圧された電位が第１のノード５および第２のノー
ド６に出力され、それぞれコンパレータ３０の入力端子
３１および３２に入力される。入力端子３１の電位は電
源電位ＶＤＤよりほぼＰ形ＭＯ８ＦＥＴのしきい値電圧
ＶＴＰだけ低く、入力端子３２の電位はほぼＮ形ＭＯＳ
ＦＥＴのしきい値電圧ＶＴＮとなる。電源電位ＶＤＤが
太き（なり、リセット解除電圧値以上になると、入力端
子３１および３２の電位の大小関係が反転する。コンパ
レータ３０の出力３３は、電源電圧が印加され、リセッ
ト解除電圧に達するまでの期間、リセットパルスを出力
する。この出力３３は、波形整形用増幅器４０により波
形整形され、出力４１より他の回路にリセット信号を伝
達する。
発明の詳細
な説明したように本発明は、電源電圧によって回路網に
制御用信号を出力する電源電圧検出回路において、リセ
ット電圧値の温度依存性を小さくすることを可能にして
いる。
制御用信号を出力する電源電圧検出回路において、リセ
ット電圧値の温度依存性を小さくすることを可能にして
いる。
第１図は本発明の一実施例における電源電圧検出回路の
回路図、第２図は本発明の一実施例における電源電圧検
出回路の入力端子２５．２６に入力される電圧値と電源
電圧の関係を示す特性図、第３図は従来例の電源電圧検
出回路の回路図、第４図は従来例の電源電圧検出回路の
入力端子２１゜２２に入力される電圧値と電源電圧の関
係を示す特性図である。 １〜４・・・・・・抵抗、１１，１２．１６・・・・・
・Ｐチャネル形ＭＯ８ＦＥＴ、１３．１４，１５．１７
・・・・・・Ｎチャネル形ＭＯ８ＦＥＴ、３０・・・・
・・コンパレータ、４０・・・・・・波形整形用増幅器
、ＶＤＤ・・・・・・電源電圧、３１３２・・・・・・
コンパレータの入力端子、３３・・・・・・コンパレー
タの出力端子、４１・・・・・・電源電圧検出回路の出
力端子。 代理人の氏名 弁理士 中尾敏男 ほか１名第 １ 図 ｔ６ −−− Ｐ＋ｅ７Ａｙ＃ Ｍｏ、５ＦＦＴパー
−−〜＋ｖ Ｚ ｙＬ ＃ ＭＯＪ ＦＥ７第 図 第 図
回路図、第２図は本発明の一実施例における電源電圧検
出回路の入力端子２５．２６に入力される電圧値と電源
電圧の関係を示す特性図、第３図は従来例の電源電圧検
出回路の回路図、第４図は従来例の電源電圧検出回路の
入力端子２１゜２２に入力される電圧値と電源電圧の関
係を示す特性図である。 １〜４・・・・・・抵抗、１１，１２．１６・・・・・
・Ｐチャネル形ＭＯ８ＦＥＴ、１３．１４，１５．１７
・・・・・・Ｎチャネル形ＭＯ８ＦＥＴ、３０・・・・
・・コンパレータ、４０・・・・・・波形整形用増幅器
、ＶＤＤ・・・・・・電源電圧、３１３２・・・・・・
コンパレータの入力端子、３３・・・・・・コンパレー
タの出力端子、４１・・・・・・電源電圧検出回路の出
力端子。 代理人の氏名 弁理士 中尾敏男 ほか１名第 １ 図 ｔ６ −−− Ｐ＋ｅ７Ａｙ＃ Ｍｏ、５ＦＦＴパー
−−〜＋ｖ Ｚ ｙＬ ＃ ＭＯＪ ＦＥ７第 図 第 図
Claims (3)
- （１）カソードが電源端子に結合された第１のダイオー
ド手段と前記第１のダイオード手段のアノードが接続さ
れた第１のノードと、前記第１のノードと接地端子との
間に接続された第１の抵抗手段と、アノードが前記接地
端子に結合された第２のダイオード手段と、前記第２の
ダイオード手段のカソードが接続された第２のノードと
、前記第２のノードと前記接地端子との間に接続された
第２の抵抗手段と、前記電源端子に印加される電位より
、前記第１のダイオード手段の両極間の電圧だけ下った
前記第１のノードの電位と前記第２のダイオード手段の
両極間の電圧を示す前記第２のノードの電位との大小比
較で出力が変化する比較器とからなる電源電圧検出回路
。 - （２）第１のダイオード手段および第２のダイオード手
段の少なくとも一方をダイオード接続されたトランジス
タで構成した請求項１記載の電源電圧検出回路。 - （３）第１のダイオード手段および第２のダイオード手
段の少なくとも一方をドレインとゲートを接続したＭＯ
Ｓ型電界効果トランジスタで構成した請求項１または２
記載の電源電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15715088A JPH027615A (ja) | 1988-06-24 | 1988-06-24 | 電源電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15715088A JPH027615A (ja) | 1988-06-24 | 1988-06-24 | 電源電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027615A true JPH027615A (ja) | 1990-01-11 |
Family
ID=15643269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15715088A Pending JPH027615A (ja) | 1988-06-24 | 1988-06-24 | 電源電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027615A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6016025A (en) * | 1997-05-15 | 2000-01-18 | M-Tron Industries, Inc. | Selected overtone resonator with channels |
| US6281738B1 (en) | 1998-09-04 | 2001-08-28 | Nec Corporation | Bus driver, output adjusting method and driver |
| JP2004236306A (ja) * | 2003-01-10 | 2004-08-19 | Stmicroelectronics Inc | 運動感受性パワースイッチング集積回路を包含する電子装置及び関連する方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211520A (ja) * | 1984-04-06 | 1985-10-23 | Matsushita Electric Ind Co Ltd | 電源電圧検出回路 |
-
1988
- 1988-06-24 JP JP15715088A patent/JPH027615A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211520A (ja) * | 1984-04-06 | 1985-10-23 | Matsushita Electric Ind Co Ltd | 電源電圧検出回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6016025A (en) * | 1997-05-15 | 2000-01-18 | M-Tron Industries, Inc. | Selected overtone resonator with channels |
| US6281738B1 (en) | 1998-09-04 | 2001-08-28 | Nec Corporation | Bus driver, output adjusting method and driver |
| JP2004236306A (ja) * | 2003-01-10 | 2004-08-19 | Stmicroelectronics Inc | 運動感受性パワースイッチング集積回路を包含する電子装置及び関連する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5485111A (en) | Power on reset circuit with accurate detection at low voltages | |
| US5903422A (en) | Overcurrent sensing circuit for power MOS field effect transistor | |
| US5434534A (en) | CMOS voltage reference circuit | |
| US5191235A (en) | Semiconductor integrated circuit device having substrate potential detection circuit | |
| KR890004500A (ko) | 출력버퍼 | |
| JPH05175801A (ja) | 電圧レベル検出回路 | |
| EP1629599A1 (en) | Brown-out detector | |
| JP3204774B2 (ja) | 電力トランジスタをターン・オン及びターン・オフさせる回路 | |
| JPH0774550A (ja) | 過熱検出回路 | |
| WO2007049597A1 (ja) | 電流検出回路 | |
| JPH09321586A (ja) | レベル比較器 | |
| US6198312B1 (en) | Low level input voltage comparator | |
| JPH1118277A (ja) | 過電流検出回路 | |
| JPH027615A (ja) | 電源電圧検出回路 | |
| US5545972A (en) | Current mirror | |
| JP3349047B2 (ja) | 定電圧回路 | |
| JPH03211472A (ja) | 電源電圧検出回路 | |
| US6861831B2 (en) | Voltage regulator | |
| JPH11134051A (ja) | 基準電圧回路 | |
| JP2926921B2 (ja) | パワーオンリセット回路 | |
| JPH04288609A (ja) | 電源電圧検出回路 | |
| JPH05204480A (ja) | 定電圧回路 | |
| JP2893738B2 (ja) | 電圧検出回路 | |
| JPH0697796A (ja) | パワーオンリセット回路 | |
| JP2679582B2 (ja) | 半導体装置 |