JP2516195B2 - 外部電源同期形インバ−タ装置 - Google Patents
外部電源同期形インバ−タ装置Info
- Publication number
- JP2516195B2 JP2516195B2 JP60111330A JP11133085A JP2516195B2 JP 2516195 B2 JP2516195 B2 JP 2516195B2 JP 60111330 A JP60111330 A JP 60111330A JP 11133085 A JP11133085 A JP 11133085A JP 2516195 B2 JP2516195 B2 JP 2516195B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- signal
- power supply
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は外部電源同期形インバータ装置に係り、特に
周波数過渡変動の少ない外部信号同期形インバータ装置
に関する。
周波数過渡変動の少ない外部信号同期形インバータ装置
に関する。
インバータ装置を商用電源等の外部電源に同期させた
運転させ、負荷に給電させておき、インバータの故障時
あるいは保守時において、外部電源から負荷へ電力を供
給するように切換える場合がある。このようなインバー
タ装置においては、例えば特公昭58−21506号公報に開
示されたように外部電源と同期したインバータ出力を得
るために、外部電源電圧とインバータ出力電圧の位相差
を位相比較回路により、検出する。その差に対応した電
圧により、電圧制御発振器（VCO）の周波数を制御し、
さらに分周器でインバータ相数分に分周している。これ
は、いわゆるフエーズ・ロツク・ループ（PLL）と称さ
れ、最も普及している回路である。ところで、最近で
は、電子機器の高精度化に伴い、インバータの周波数の
変化率を一定値以下に制限しなければならないといつた
負荷側要求が生じている。一例として、商用周波数で使
用する電子計算機では、周波数変化率を１〔Hz/秒〕以
下に押さえなければならないと言われている。
運転させ、負荷に給電させておき、インバータの故障時
あるいは保守時において、外部電源から負荷へ電力を供
給するように切換える場合がある。このようなインバー
タ装置においては、例えば特公昭58−21506号公報に開
示されたように外部電源と同期したインバータ出力を得
るために、外部電源電圧とインバータ出力電圧の位相差
を位相比較回路により、検出する。その差に対応した電
圧により、電圧制御発振器（VCO）の周波数を制御し、
さらに分周器でインバータ相数分に分周している。これ
は、いわゆるフエーズ・ロツク・ループ（PLL）と称さ
れ、最も普及している回路である。ところで、最近で
は、電子機器の高精度化に伴い、インバータの周波数の
変化率を一定値以下に制限しなければならないといつた
負荷側要求が生じている。一例として、商用周波数で使
用する電子計算機では、周波数変化率を１〔Hz/秒〕以
下に押さえなければならないと言われている。
従来の回路では、インバータの周波数は±２％程度の
変動範囲を有するように製作されている。また、応答速
度は0.1秒程度である。ここで、外部電源がインバータ
運転中に、初めて与えられる場合を考える。外部電源と
インバータの位相が異なつていると、前述のPLLの動作
により、インバータは外部電源に同期させられる。この
とき、周波数変化率は概略、次式のようになり、変化率
が過大に過ぎる。
変動範囲を有するように製作されている。また、応答速
度は0.1秒程度である。ここで、外部電源がインバータ
運転中に、初めて与えられる場合を考える。外部電源と
インバータの位相が異なつていると、前述のPLLの動作
により、インバータは外部電源に同期させられる。この
とき、周波数変化率は概略、次式のようになり、変化率
が過大に過ぎる。
これを１〔Hz/秒〕以下に抑制するためには周波数変動
範囲を狭くするか、応答時間を長くしなければならな
い。しかし、前者は、外部電源の周波数が通常１％程度
変化するので、むやみに狭くすることはできない。後者
は、コンデンサ等の時間遅れ要素で応答を遅くすること
はできるが、位相を一致させる時に、目標値に収束する
までに、ハンチング現象を生じ、制御が不安定となる。
従来の制御回路では、周波数変化率を低く抑制して、か
つ安定に位相を制御できないという問題があつた。
範囲を狭くするか、応答時間を長くしなければならな
い。しかし、前者は、外部電源の周波数が通常１％程度
変化するので、むやみに狭くすることはできない。後者
は、コンデンサ等の時間遅れ要素で応答を遅くすること
はできるが、位相を一致させる時に、目標値に収束する
までに、ハンチング現象を生じ、制御が不安定となる。
従来の制御回路では、周波数変化率を低く抑制して、か
つ安定に位相を制御できないという問題があつた。
本発明の目的は周波数変化率を低く抑制し、かつ、定
常時の整定精度，安定度に優れた外部電源同期形インバ
ータ装置を提供するにある。
常時の整定精度，安定度に優れた外部電源同期形インバ
ータ装置を提供するにある。
本発明の特徴とするところは、位相比較器に位相差信
号の出力を指令する同期指令信号を、同期運転開始後の
所定期間は、所定周期ごとに、出力期間が徐々に長くな
るように出力し、上記所定期間後は連続して出力するよ
うにするとともに、位相差信号をそのリップルを除去し
て位相同期制御系に入力するようにしたことである。
号の出力を指令する同期指令信号を、同期運転開始後の
所定期間は、所定周期ごとに、出力期間が徐々に長くな
るように出力し、上記所定期間後は連続して出力するよ
うにするとともに、位相差信号をそのリップルを除去し
て位相同期制御系に入力するようにしたことである。
このように構成することによつて、低い周波数変化率
に抑えつつ、定常時の周波数精度，安定度を損なうこと
のない外部電源同期形インバータ装置を得ることができ
る。
に抑えつつ、定常時の周波数精度，安定度を損なうこと
のない外部電源同期形インバータ装置を得ることができ
る。
以下、図示する実施例によつて本発明を詳細に説明す
る。
る。
第１図は、本発明の一実施例による外部電源同期形イ
ンバータ装置の全体ブロツク図である。インバータ１
は、交流スイツチ２を介して負荷３に給電し、バツクア
ツプ用の外部電源４は、交流スイツチ５を介して負荷３
へ給電可能である。また、インバータ１の制御装置とし
ては、電圧制御発振器６から、多相あるいは単相の相数
に比例した分周を行う分周器７を通じ、ゲート制御回路
８によつて構成されている。
ンバータ装置の全体ブロツク図である。インバータ１
は、交流スイツチ２を介して負荷３に給電し、バツクア
ツプ用の外部電源４は、交流スイツチ５を介して負荷３
へ給電可能である。また、インバータ１の制御装置とし
ては、電圧制御発振器６から、多相あるいは単相の相数
に比例した分周を行う分周器７を通じ、ゲート制御回路
８によつて構成されている。
さて、外部電源４の電圧とインバータ１の出力電圧を
同期させるために、同期指令回路９と位相比較回路10が
設けられている。位相比較回路10は、同期指令回路９の
出力信号V15が“1"となつたとき、電源電圧V11とインバ
ータ出力電圧V12の位相差を検出し、この位相差に応じ
た信号V18を電圧制御発振器６へ入力して周波数を増減
させ、位相差を小さくする同期制御系を構成する。な
お、信号V14は、同期検波のため、正負半サイクルを区
別する信号である。
同期させるために、同期指令回路９と位相比較回路10が
設けられている。位相比較回路10は、同期指令回路９の
出力信号V15が“1"となつたとき、電源電圧V11とインバ
ータ出力電圧V12の位相差を検出し、この位相差に応じ
た信号V18を電圧制御発振器６へ入力して周波数を増減
させ、位相差を小さくする同期制御系を構成する。な
お、信号V14は、同期検波のため、正負半サイクルを区
別する信号である。
第２図は、第１図における位相比較回路10の具体構成
を示す。演算増幅器114、抵抗111,112,113はインバータ
出力電圧波形を反転し、演算増幅器119、抵抗115,116,1
17,118は外部電源電圧波形とインバータ出力電圧波形の
差をとり、差電圧V13を得る。マルチプレクサ124は差電
圧V13を同期検波するためのものである。抵抗120,121,1
22,123は演算増幅器127の入力抵抗であり、抵抗125,128
およびコンデンサ126,129は夫々出力抵抗および出力コ
ンデンサであり、同期検波波形からリツプル分を除去
し、直流電圧V18を得るため、一次遅れ要素としてい
る。130は論理反転回路、131,132はAND回路であり、同
期検波信号V14、同期指令回路出力V15との論理積によ
り、前述のマルチプレクサ124の制御端子A,Bに与える論
理信号V16，V17を発生する。ここで、マルチプレクサは
制御端子A,Bの信号により、出力端子X,Yは下表のように
接続される。
を示す。演算増幅器114、抵抗111,112,113はインバータ
出力電圧波形を反転し、演算増幅器119、抵抗115,116,1
17,118は外部電源電圧波形とインバータ出力電圧波形の
差をとり、差電圧V13を得る。マルチプレクサ124は差電
圧V13を同期検波するためのものである。抵抗120,121,1
22,123は演算増幅器127の入力抵抗であり、抵抗125,128
およびコンデンサ126,129は夫々出力抵抗および出力コ
ンデンサであり、同期検波波形からリツプル分を除去
し、直流電圧V18を得るため、一次遅れ要素としてい
る。130は論理反転回路、131,132はAND回路であり、同
期検波信号V14、同期指令回路出力V15との論理積によ
り、前述のマルチプレクサ124の制御端子A,Bに与える論
理信号V16，V17を発生する。ここで、マルチプレクサは
制御端子A,Bの信号により、出力端子X,Yは下表のように
接続される。
A,B端子が共に“0"であるならば、入力端子X0が出力
端子Ｘに、入力端子Y0が出力端子Ｙに接続され、演算増
幅器の入力は共に零電圧であり、演算増幅器127の出力
電圧V18も零電圧となる。
端子Ｘに、入力端子Y0が出力端子Ｙに接続され、演算増
幅器の入力は共に零電圧であり、演算増幅器127の出力
電圧V18も零電圧となる。
Ａ端子が“1"、Ｂ端子が“0"であるならば、入力端子
X1が出力端子Ｘに、入力端子Y1が出力端子Ｙに接続さ
れ、演算増幅器127は反転増幅器として動作するため、
電圧V13の極性を反転した出力電圧V18が得られる。
X1が出力端子Ｘに、入力端子Y1が出力端子Ｙに接続さ
れ、演算増幅器127は反転増幅器として動作するため、
電圧V13の極性を反転した出力電圧V18が得られる。
Ａ端子が“0"、Ｂ端子が“1"であるならば、入力端子
X2が出力端子Ｘに、入力端子Y2が出力端子Ｙに接続さ
れ、演算増幅器127は非反転増幅器として動作するた
め、電圧V13と同極性の電圧V18を得る。
X2が出力端子Ｘに、入力端子Y2が出力端子Ｙに接続さ
れ、演算増幅器127は非反転増幅器として動作するた
め、電圧V13と同極性の電圧V18を得る。
A,B端子が共に“1"であるならば、入力端子X3が出力
端子Ｘに、入力端子Y3が出力端子Ｙに接続され、演算増
幅器の入力は共に零電圧であり演算増幅器127出力電圧V
18も零電圧となる。
端子Ｘに、入力端子Y3が出力端子Ｙに接続され、演算増
幅器の入力は共に零電圧であり演算増幅器127出力電圧V
18も零電圧となる。
この実施例においては、同期指令回路９から与えられ
る指令信号V15が“1"である期間のみ、位相比較回路10
は、位相差相当信号を電圧制御発振器６へ伝える。そこ
で、判り易くするため、まず、指令信号V15が全領域に
亘つて“1"であると仮定した場合の動作を第３図によつ
て説明しておく。電源電圧波形V11に対し、インバータ
出力電圧波形V12が90°遅れている場合を例に採る。差
電圧V13は外部電源電圧V11に対し45°進んだ波形とな
る。ここで、ｔ＝t0からｔ＝t1までは、同期検波信号V
14が“0"であり、また、同期指令回路出力V15は“1"で
あるので、AND回路131の出力信号V16が“0"、AND回路13
2の出力信号V17が“1"となる。マルチプレクサ124の制
御端子Ａには、“0"、Ｂには“1"が印加される。したが
つて、前述の如く、演算増幅器127は非反転増幅器とし
て動作する。仮に、コンデンサ126,129がない回路にお
ける演算増幅器127の出力電圧をV18′とすれば、図中破
線で示す如く、差電圧V13と同相となる。コンデンサ12
6,129により、出力電圧のリツプル分が除去され、直流
電圧成分が得られるので、演算増幅器127の出力電圧V18
は正極性電圧として得られる。
る指令信号V15が“1"である期間のみ、位相比較回路10
は、位相差相当信号を電圧制御発振器６へ伝える。そこ
で、判り易くするため、まず、指令信号V15が全領域に
亘つて“1"であると仮定した場合の動作を第３図によつ
て説明しておく。電源電圧波形V11に対し、インバータ
出力電圧波形V12が90°遅れている場合を例に採る。差
電圧V13は外部電源電圧V11に対し45°進んだ波形とな
る。ここで、ｔ＝t0からｔ＝t1までは、同期検波信号V
14が“0"であり、また、同期指令回路出力V15は“1"で
あるので、AND回路131の出力信号V16が“0"、AND回路13
2の出力信号V17が“1"となる。マルチプレクサ124の制
御端子Ａには、“0"、Ｂには“1"が印加される。したが
つて、前述の如く、演算増幅器127は非反転増幅器とし
て動作する。仮に、コンデンサ126,129がない回路にお
ける演算増幅器127の出力電圧をV18′とすれば、図中破
線で示す如く、差電圧V13と同相となる。コンデンサ12
6,129により、出力電圧のリツプル分が除去され、直流
電圧成分が得られるので、演算増幅器127の出力電圧V18
は正極性電圧として得られる。
次に、ｔ＝t1からｔ＝t2までは同期検波信号V14が
“1"であり、また、同期指令回路出力V15は“1"である
ので、AND回路131の出力信号V16が“1"、AND回路132の
出力信号V17が“0"となる。マルチプレクサ124の制御端
子Ａには“1"、Ｂには“0"が印加される。したがつて、
演算増幅器127は反転増幅器として動作する。仮に、コ
ンデンサ126,129がない回路における演算増幅器127の出
力電圧V18′は図中、破線で示す如く、差電圧V13に対
し、極性反転する。コンデンサ126,129により、出力電
圧のリツプル分が除去され、直流電圧成分が得られるの
で、演算増幅器127の出力電圧V18は正極性電圧として得
られる。マルチプレクサ124で同期検波することによ
り、位相差に比例した直流電圧を取り出し、電圧制御発
振器６の周波数を高め、前述した電源電圧に対する90°
の遅れを回復し、外部電源に同期することができる。
“1"であり、また、同期指令回路出力V15は“1"である
ので、AND回路131の出力信号V16が“1"、AND回路132の
出力信号V17が“0"となる。マルチプレクサ124の制御端
子Ａには“1"、Ｂには“0"が印加される。したがつて、
演算増幅器127は反転増幅器として動作する。仮に、コ
ンデンサ126,129がない回路における演算増幅器127の出
力電圧V18′は図中、破線で示す如く、差電圧V13に対
し、極性反転する。コンデンサ126,129により、出力電
圧のリツプル分が除去され、直流電圧成分が得られるの
で、演算増幅器127の出力電圧V18は正極性電圧として得
られる。マルチプレクサ124で同期検波することによ
り、位相差に比例した直流電圧を取り出し、電圧制御発
振器６の周波数を高め、前述した電源電圧に対する90°
の遅れを回復し、外部電源に同期することができる。
さて、第４図を用いて、本発明の要部である周波数変
化率を低く抑制できることを説明する。上記と同様に、
外部電源電圧波形V11に対し、インバータ出力電圧波形V
12は90°遅れているものとする。差電圧V13は外部電源
電圧V11に対し45°進んだ波形となる。ここで、ｔ＝t0
から同期制御機能を動作させて、外部電源に同期させる
ものとする。まず、ｔ＝t0からｔ＝t1間において、同期
指令回路出力V15は、同期検波信号V14の“0"区間の中心
点に対し、前後等間隔に出力され、ｔ＝t11からｔ＝t12
間、“1"となる。したがつて、AND回路132の出力信号V
17がｔ＝t11からｔ＝t12まで“1"となり、演算増幅器12
7は非反転増幅器として動作し、仮に、コンデンサ126,1
29がない回路における演算増幅器127の出力電圧V18′は
図中破線で示す如くとなる。コンデンサ126,129によ
り、出力電圧V18は平滑化されるので、ｔ＝t0からｔ＝t
12まで漸次高くなり、ｔ＝t12以降、略ｔ＝t11からｔ＝
t12と同一時間で漸次低くなり、ｔ＝t13で零電圧とな
る。ｔ＝t0からｔ＝t1間で、演算増幅器127の出力電圧
すなわち位相比較器10の出力電圧はｔ＝t11からｔ＝t13
間でわずかに正電圧が発生し、電圧制御発振器６の周波
数もわずかに高くなる。次にｔ＝t1からｔ＝t2間におい
て、同期指令回路出力V15は、同期検波信号V14の“1"区
間の中心点に対し、前後等間隔に出力され、ｔ＝t14か
らｔ＝t15の間“1"となる。したがつてAND回路|3|の出
力信号V16がｔ＝t14からｔ＝t15まで“1"となり、演算
増幅器127は反転増幅器として動作し、仮に、コンデン
サ126,129がない回路における演算増幅器127の出力電圧
V18′は図中破線で示す如くとなる。コンデンサ127,129
により、出力電圧V18は平滑化されるので、ｔ＝t14から
ｔ＝t15まで漸次高くなり、ｔ＝t15以降、略ｔ＝t14か
らｔ＝t15と同一時間で漸次低くなり、ｔ＝t16で零電圧
となる。ｔ＝t1からｔ＝t2間で演算増幅器127の出力電
圧すなわち位相比較器10の出力電圧はｔ＝t14からｔ＝t
16間でわずかに正電圧が発生し、電圧制御発振器６の周
波数もわずかに高くなる。以下ｔ＝t2からｔ＝t3間で、
同期指令回路９の出力V15はｔ＝t17からｔ＝t18の間
“1"とする。ｔ＝t3からｔ＝t4間では、同期指令回路９
の出力V15はｔ＝t20からｔ＝t21の間“1"とする。同期
指令回路９の出力V15は漸次“1"区間を長くしていき、
最終的に全区間で“1"（信号V15は、第３図の状態）と
し、定常状態に達する。同期指令回路９の出力V15のデ
ユーテイをｄとすれば、演算増幅器127の出力電圧V18が
出力されている時間は2dとなる。ゆえに、当実施例によ
れは、周波数変化率は従来例に対し、概略2d倍となる。
ここで、デユーテイを例えば0.05きざみで漸次、長くし
ていけば周波数変化率は従来例に対し、0.1倍となり、
１〔Hz/S〕となる。またデユーテイを適切に変化させる
ことにより、周波数変化率を任意に調整できる。位相比
較回路10の応答性および電圧制御発振器６の周波数変化
範囲は全く変更する必要はなく、ハンチング現象や同期
可能周波数範囲が狭くなることはない。さらに、定常時
には、第３図の如く、同期指令回路９の出力V15は全区
間“1"となつているので、充分なる整定精度が得られる
ことは明らかである。
化率を低く抑制できることを説明する。上記と同様に、
外部電源電圧波形V11に対し、インバータ出力電圧波形V
12は90°遅れているものとする。差電圧V13は外部電源
電圧V11に対し45°進んだ波形となる。ここで、ｔ＝t0
から同期制御機能を動作させて、外部電源に同期させる
ものとする。まず、ｔ＝t0からｔ＝t1間において、同期
指令回路出力V15は、同期検波信号V14の“0"区間の中心
点に対し、前後等間隔に出力され、ｔ＝t11からｔ＝t12
間、“1"となる。したがつて、AND回路132の出力信号V
17がｔ＝t11からｔ＝t12まで“1"となり、演算増幅器12
7は非反転増幅器として動作し、仮に、コンデンサ126,1
29がない回路における演算増幅器127の出力電圧V18′は
図中破線で示す如くとなる。コンデンサ126,129によ
り、出力電圧V18は平滑化されるので、ｔ＝t0からｔ＝t
12まで漸次高くなり、ｔ＝t12以降、略ｔ＝t11からｔ＝
t12と同一時間で漸次低くなり、ｔ＝t13で零電圧とな
る。ｔ＝t0からｔ＝t1間で、演算増幅器127の出力電圧
すなわち位相比較器10の出力電圧はｔ＝t11からｔ＝t13
間でわずかに正電圧が発生し、電圧制御発振器６の周波
数もわずかに高くなる。次にｔ＝t1からｔ＝t2間におい
て、同期指令回路出力V15は、同期検波信号V14の“1"区
間の中心点に対し、前後等間隔に出力され、ｔ＝t14か
らｔ＝t15の間“1"となる。したがつてAND回路|3|の出
力信号V16がｔ＝t14からｔ＝t15まで“1"となり、演算
増幅器127は反転増幅器として動作し、仮に、コンデン
サ126,129がない回路における演算増幅器127の出力電圧
V18′は図中破線で示す如くとなる。コンデンサ127,129
により、出力電圧V18は平滑化されるので、ｔ＝t14から
ｔ＝t15まで漸次高くなり、ｔ＝t15以降、略ｔ＝t14か
らｔ＝t15と同一時間で漸次低くなり、ｔ＝t16で零電圧
となる。ｔ＝t1からｔ＝t2間で演算増幅器127の出力電
圧すなわち位相比較器10の出力電圧はｔ＝t14からｔ＝t
16間でわずかに正電圧が発生し、電圧制御発振器６の周
波数もわずかに高くなる。以下ｔ＝t2からｔ＝t3間で、
同期指令回路９の出力V15はｔ＝t17からｔ＝t18の間
“1"とする。ｔ＝t3からｔ＝t4間では、同期指令回路９
の出力V15はｔ＝t20からｔ＝t21の間“1"とする。同期
指令回路９の出力V15は漸次“1"区間を長くしていき、
最終的に全区間で“1"（信号V15は、第３図の状態）と
し、定常状態に達する。同期指令回路９の出力V15のデ
ユーテイをｄとすれば、演算増幅器127の出力電圧V18が
出力されている時間は2dとなる。ゆえに、当実施例によ
れは、周波数変化率は従来例に対し、概略2d倍となる。
ここで、デユーテイを例えば0.05きざみで漸次、長くし
ていけば周波数変化率は従来例に対し、0.1倍となり、
１〔Hz/S〕となる。またデユーテイを適切に変化させる
ことにより、周波数変化率を任意に調整できる。位相比
較回路10の応答性および電圧制御発振器６の周波数変化
範囲は全く変更する必要はなく、ハンチング現象や同期
可能周波数範囲が狭くなることはない。さらに、定常時
には、第３図の如く、同期指令回路９の出力V15は全区
間“1"となつているので、充分なる整定精度が得られる
ことは明らかである。
同期指令回路９の詳細は省略したが、最近のパルス幅
制御技術などを用いて容易に構成できることが明らかで
ある。この場合、同期指令信号V15を、半サイクルに１
ケのパルスとすることなく、１サイクルに１ケのバルス
とするなどの変形も容易である。
制御技術などを用いて容易に構成できることが明らかで
ある。この場合、同期指令信号V15を、半サイクルに１
ケのパルスとすることなく、１サイクルに１ケのバルス
とするなどの変形も容易である。
以上本発明の一実施例について述べたが、本発明は前
述の実施例に限定されるものはでなく、更に変形可能な
ものである。例えば、マルチプレクサを用いた同期検波
回路をフリツプフロツプ等で構成する外、位相差を検出
する他方式の位相比較手段であつても適用できることは
言うまでもない。
述の実施例に限定されるものはでなく、更に変形可能な
ものである。例えば、マルチプレクサを用いた同期検波
回路をフリツプフロツプ等で構成する外、位相差を検出
する他方式の位相比較手段であつても適用できることは
言うまでもない。
本発明によれば、定常時の周波数精度，安定度を損う
ことなく、周波数変化率を低く抑制できる外部電源同期
形インバータ装置を提供することができる。
ことなく、周波数変化率を低く抑制できる外部電源同期
形インバータ装置を提供することができる。
第１図は本発明の一実施例による外部電源同期形インバ
ータ装置の全体構成ブロツク図、第２図は第１図の位相
比較回路10の詳細回路図、第３図およず第４図は上記実
施例の動作説明図である。 １……インバータ、３……負荷、４……外部電源、９…
…同期指令回路、10……位相差検出（位相比較）回路。
ータ装置の全体構成ブロツク図、第２図は第１図の位相
比較回路10の詳細回路図、第３図およず第４図は上記実
施例の動作説明図である。 １……インバータ、３……負荷、４……外部電源、９…
…同期指令回路、10……位相差検出（位相比較）回路。
Claims (1)
- 【請求項１】外部交流電源とインバータから負荷に給電
されるシステムに使用されるインバータであって、 外部交流電源の電圧とインバータの出力電圧とを入力し
てそれらの間の位相差を出力する位相比較器と、 位相比較器に位相差信号の出力を指令する同期指令信号
を出力する同期指令回路と、 位相比較器からの出力信号に対応した周波数信号を発生
する電圧制御発振器と、 電圧制御発振器からの周波数信号を分周する分周器と、 分周器の出力信号に基づいてインバータの制御信号を生
成するゲート制御回路とを有し、 上記同期指令回路は、同期運転開始後の所定期間は、所
定周期ごとに、出力期間が除々に長くなる同期指令信号
を出力し、上記所定期間後は連続して同期指令信号を出
力するものであり、上記位相比較器は、位相差信号のリ
ップルを除去して出力する手段を具備することを特徴と
する外部電源同期形インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111330A JP2516195B2 (ja) | 1985-05-25 | 1985-05-25 | 外部電源同期形インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111330A JP2516195B2 (ja) | 1985-05-25 | 1985-05-25 | 外部電源同期形インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61273182A JPS61273182A (ja) | 1986-12-03 |
| JP2516195B2 true JP2516195B2 (ja) | 1996-07-10 |
Family
ID=14558470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60111330A Expired - Lifetime JP2516195B2 (ja) | 1985-05-25 | 1985-05-25 | 外部電源同期形インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2516195B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101422905B1 (ko) | 2012-01-30 | 2014-07-23 | 엘에스산전 주식회사 | 고압인버터 제어장치 및 고압인버터 시스템 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5070851A (ja) * | 1973-10-26 | 1975-06-12 | ||
| JPS5821506A (ja) * | 1981-07-31 | 1983-02-08 | Yokohama Rubber Co Ltd:The | タイヤのプロフアイル測定方法、およびその測定装置 |
| JPS601905A (ja) * | 1983-06-17 | 1985-01-08 | Sony Corp | Ｐｌｌ型ｆｍ復調器 |
| JPS6038930A (ja) * | 1983-08-11 | 1985-02-28 | Toshiba Corp | フエ−ズロツクル−プ回路 |
-
1985
- 1985-05-25 JP JP60111330A patent/JP2516195B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101422905B1 (ko) | 2012-01-30 | 2014-07-23 | 엘에스산전 주식회사 | 고압인버터 제어장치 및 고압인버터 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61273182A (ja) | 1986-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8159276B2 (en) | Method for using digital PLL in a voltage regulator | |
| JPH042218A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2516195B2 (ja) | 外部電源同期形インバ−タ装置 | |
| US5500627A (en) | Precision duty cycle phase lock loop | |
| JP2001186690A (ja) | 交流無停電電源装置 | |
| JPH0339949Y2 (ja) | ||
| JPH01146426A (ja) | Ｐｌｌ回路 | |
| JPH06164381A (ja) | Ｐｌｌの同期はずれ検出回路 | |
| JPS5931308B2 (ja) | インバ−タ装置 | |
| JPH02180429A (ja) | Ｐｌｌ回路 | |
| JP3143913B2 (ja) | データセパレータ | |
| RU2016462C1 (ru) | Способ синхронизации статического преобразователя частоты и источника переменного тока | |
| JPH0653821A (ja) | ディジタルｐｌｌ回路 | |
| JP3025442B2 (ja) | マルチ入力対応自動周波数制御装置 | |
| JPS63219221A (ja) | クロツク周波数逓倍回路 | |
| JPH04154220A (ja) | 位相同期回路 | |
| JPH08172355A (ja) | Ｐｌｌ回路 | |
| JPS6212385A (ja) | 外部信号同期形インバ−タ装置 | |
| JPH05181549A (ja) | 位相差検出方法 | |
| JP2001036403A5 (ja) | 周波数シンセサイザ、リップルを補償する方法 | |
| JPH04165819A (ja) | 位相同期発振器 | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JPH0276416A (ja) | 位相同期回路 | |
| JPH03265468A (ja) | 位相制御回路 | |
| JPH02134024A (ja) | 自走周波数安定化方式 |