JP2510097Y2 - 遅延素子 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は遅延素子に関し、特にアナログ形遅延素子
に関する。

〔従来技術〕

この種の遅延素子としては、従来より、分布定数形，
集中定数形あるいは超音波形などが知られている。

〔考案が解決しようとする問題点〕

分布定数形のものは波形歪が少ないという利点がある
ものの、ケーブルを用いる分布定数形の遅延素子では、
寸法が大きくなってしまい、小型化が望まれる電子回路
では実用的でない。ストリップ線路を用いる分布定数形
の遅延素子では、小型化は可能であるが、製品毎のばら
つきが大きく、このばらつきを補正するための調整項目
が多く、したがって製造コストが高くなる。さらに、こ
れらの分布定数形の遅延素子では、形成されるインダク
タンスやキャパシタンスに限界があり、遅延時間を100n
s以上にすることは困難である。

集中定数形の遅延素子では、分布定数形の遅延素子に
比べて、遅延時間をμｓオーダまで大きく設定できると
いう利点があるが、波形歪みが大きい。このため、集中
定数形は、その用途が低周波領域における連続信号また
はパルスの遅延に限られてしまい、高周波領域では使え
ない。

超音波形の遅延素子は変換素子を必要とし、またガラ
スの高精度な加工が必要であり、したがって、高価にな
る。

それゆえに、この考案の主たる目的は、安価でかつ波
形歪みが少なくしかも遅延時間を大きくできる、遅延素
子を提供することである。

〔問題点を解決するための手段〕

この考案は、誘電体材料からなる中空筒状体、中空筒
状体の内面全面および両端外面に形成された内部導体、
内部導体の両端部に設けられた第１の端子、中空筒状体
の外面の両端間に連続するようにかつ内部導体とはギャ
ップをおいて螺旋状に形成された外部導体、外部導体の
両端部に設けられた第２の端子、外部導体の外側に誘電
体材料で形成された表面層、表面層の表面に形成された
付加導体、および付加導体の両端部に設けられた第３の
端子を備える、遅延素子である。

〔作用〕

中空筒状体の内面および両端部外面に内部導体を形成
し、外面の両端間に連続するように、たとえばレーザ加
工によって螺旋状に、外部導体が形成される。その外部
導体によってインダクタンスが形成される。一方、外部
導体と内部導体とは誘電体の中空筒状体を挟むためギャ
ップを隔てて形成され、したがって、内部導体と外部導
体とによって、分布容量（キャパシタンス）が形成され
る。また、外部導体と付加導体とが、誘電体材料で形成
された表面層を挟むため、それらの間に付加的なキャパ
シタンスが形成される。

〔考案の効果〕

この考案によれば、インダクタンスは外部導体の螺旋
のターン数や導体（線）幅によって、またキャパシタン
スは両導体の面積すなわち中空筒状体の寸法や誘電体材
料の誘電率によって、それぞれ関連的にあるいは独立的
に任意に設定できる。そして、インダクタンスは、必要
に応じて、コアを挿入すれば、さらに増加できる。そし
て、表面層や付加導体によって付加的なキャパシタンス
を形成することができるので、キャパシタンスをさらに
大きくすることができる。したがって、従来の集中定数
形と同じように、比較的大きな遅延時間幅を比較的任意
に設定することができる。

また、この考案に従った遅延素子は分布定数形の特性
を改善したものであるため、特性インピーダンスを比較
的任意に設定できるとともに、波形歪はそれと同じよう
に小さい。それとともに、上述のようにインダクタンス
やキャパシタンスの任意の設定が可能であるため、波形
歪の最も少ないそれらの設定が可能である。さらに、導
体材料を適宜選択することによって、中空部に入力抵抗
やマッチング抵抗等の抵抗成分を用意に付加できるた
め、そのような波形歪の一層の低減が可能である。

さらに、たとえばめっきとレーザ加工との組合せによ
って加工できるために、加工精度がよくばらつきが少な
いばかりでなく、安価でもある。

この考案の上述の目的，その他の目的，特徴および利
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。

〔実施例〕

第１図はこの考案の基礎となる遅延素子の一例を示
し、第１図（Ａ）はその正面図であり、第１図（Ｂ）は
その断面図である。遅延素子10は中空円筒体12を含み、
中空円筒体12は、たとえばセラミック，ガラスあるいは
プラスチックなどの絶縁体（誘電体）材料からなる。中
空円筒体12の中空部内周面には、全面に亘って、たとえ
ば銅などの導電金属からなる内部導体14が形成され、外
周面には、螺旋状の溝16によって、導電金属からなる螺
旋状の外部導体18が形成される。内部導体14は中空円筒
体12の両端を越えて形成され、その外周に形成された接
続部20aおよび20bに接続される。外部導体18の両端は、
上述の接続部20aおよび20bの内方にそれぞれ間隔22aお
よび22bを隔てて形成された接続部24aおよび24bにそれ
ぞれ接続される。それぞれの接続部20a,20bおよび24a,2
4bには、端子26a,26bおよび28a,28bが、たとえば半田付
けによって、接続される。

外部導体18によって、端子28aおよび28b間には、イン
ダクタンスＬが形成される。また、中空円筒体12の誘電
体が内部導体14と外部導体18とによって挟まれるため、
両導体14および18の間には分布容量（キャパシタンス）
Ｃが形成される。したがって、この遅延素子10は、第２
図の等価回路に示す構成となり、特性インピーダンスＺ
は で与えられ、遅延時間TdはインダクタンスＬおよびキャ
パシタンスＣに依存する。

このような遅延素子10は、第３図に示すように、端子
26aおよび26bをコールド側に接続し、端子28aおよび28b
をホット側ラインに介挿することによって、入力INから
の信号を所定時間Td（ この例では〜100ns程度）遅延して出力OUTに取り出すこ
とができる。

この例の遅延素子10は、次のようにして製造され得
る。しかしながら、その製造方法はこれに限られるもの
ではないことを予め指摘しておく。

まず、誘電体材料で形成された中空円筒体12を準備
し、その内周面および外周面全面に亘って、第２図に示
すように、たとえばCuなどの金属の無電解めっきによっ
てめっき層13を形成する。

次に、レーザ加工を行う。まず、中空円筒体12の両端
縁から所定距離内方に入ったところで、その外周面にレ
ーザビームを照射して、前述の接続部20aと24aおよび20
bと24bをそれぞれ隔てるためのスリット22aおよび22bを
形成する。そうすると、めっき層はこのスリット22aお
よび22bを境にして絶縁されることになる。したがっ
て、内周面に形成されためっき層13は、前述の内部導体
14として、中空円筒体12の側端面に形成されているめっ
き層13を介して接続部20aおよび20bに接続された形にな
る。ところが、スリット24aおよび24bより内方では、接
続部24aから24bまで一面のめっき層13が残る。

その後、中空円筒体12のスリット24aおよび24bより内
方の外周面に螺旋状にレーザビームを照射することによ
って、前述の螺旋状の溝16を形成する。それによって、
外周面のめっき層13が螺旋状に残されて、前述の外部導
体18として形成される。このとき、レーザビームは、外
部導体18の両端に接続部24aおよび24bが残るように照射
する。

なお、螺旋状の溝16は、たとえば中空円筒体12をその
中空部のセンタを回転中心として回転させながらその軸
方向に直線状に移動すれば、簡単にかつ比較的高精度に
形成できる。

螺旋状の溝16を形成した後、第１図（Ａ）に示すよう
に、接続部20aおよび20bには端子26aおよび26bがそれぞ
れたとえば半田付けなどによって取り付けられ、接続部
24aおよび24bにはそれぞれ端子28aおよび28bが取り付け
られる。このようにして、第１図の例の遅延素子10が作
られる。

第５図はこの考案の一実施例を示す。この実施例の遅
延素子30は、第１図の例よりキャパシタンスＣを大きく
することによって、遅延時間Tdを大きくしようとするも
のである。

この実施例においては、第１図〜第４図の例と同じよ
うにして作った遅延素子10の外周面に第６図に示すよう
にして巻き付けられた、たとえばポリエステルフィルム
などの誘電体シート32を含む。誘電体シート32の外表面
には、サイドマージン34aおよび34bを残して、たとえば
真空蒸着などによって付加導体36が形成されている。こ
のようにして誘電体シート32によって表面層が形成さ
れ、この表面層が外部導体18と付加導体36とによって挟
まれるため、それら両導体18および36の間には、第７図
の等価回路に示すように、付加的なキャパシタンスＣ′
が形成される。

遅延時間Tdは に比例するため、第５図〜第７図に示す実施例では、第
１図から第４図に示す例に比べて、遅延時間Tdをより大
きくすることができる。一例では、〜50ns程度は可能で
ある。

なお、第５図〜第７図実施例では、内部導体14に接続
されるべき端子26aおよび26bならびに外部導体18に接続
されるべき端子28aおよび28bの他に、付加導体36に接続
されるべき端子38aおよび38bが必要である。端子38aお
よび38bは、誘導体シート32のサイドマージン34aおよび
34b上で、付加導体36に接続される。そして、これらの
端子は、第１図の例とは異なり、第５図（Ｂ）に示すよ
うにDIP形に配置されてもよい。

この実施例のように、キャパシタンスを増加させて、
遅延時間Tdを大きくする他に、インダクタンスを増加さ
せることによって遅延時間を大きくすることもできる。
たとえば、第１図に示す遅延素子10の中空円筒体12の中
空部に、第８図に示すように、強磁性体であるフェライ
トコア42を挿入すると、インダクタンスは大きくなる。
すなわち、フェライトコア42が挿入されることによっ
て、この実施例の遅延素子40のインダクタンスＬ′は第
１図の例におけるＬに比べて大きくなる。すなわち、第
８図の実施例では第９図に等価回路を示すように、より
大きなインダクタンスＬ′（Ｌ′＞Ｌ）を得ることがで
き、したがって遅延時間Tdは〜数μｓ程度に長くするこ
とができる。

なお、第８図の実施例では、第１図の遅延素子10にフ
ェライトコア42を挿入した場合について説明したが、フ
ェライトコア42は第５図に示す遅延素子30に挿入しても
よい。そうすると、第１図の例に比べて、キャパシタン
スおよびインダクタンスの両方を大きくすることがで
き、遅延時間Tdは〜10μｓ程度に長くできる。

上で述べた実施例の遅延素子は、いずれも第10図に示
すように、ケース44に入れてモールドされてもよい。も
し、ケース44をフェライトのような強磁性体材料で作れ
ば、ケース44によって閉磁路が形成されるため、さらに
インダクタンスを大きくできる。

第５図実施例と第８図実施例とを組合せ、さらにフェ
ライトケースを用いれば、遅延時間Tdは〜数10μｓ程度
に拡大可能である。

前述のように、内部導体や外部導体はめっきとレーザ
加工との組合せによって形成できるので、生産工程が簡
単であるとともに、インダクタンスＬ′やキャパシタン
スＣを測定しながら加工することができ、それらのばら
つきを少なくすることができる。

さらに、図示しないが、入力抵抗やマッチング抵抗を
内蔵したタイプの遅延素子も容易に作れるし、特性の省
化なしに直列接続構造のものも可能である。また、中空
筒状体にプラスチックなどの可撓性のものを使用した場
合は、内部導体や外部導体を形成した後に、中空筒状体
を径方向に変形させたりして、そのインダクタンスを微
調整させることも可能である。

【図面の簡単な説明】

第１図はこの考案の基礎となる遅延素子の一例を示し、
第１図（Ａ）がその正面図であり、第１図（Ｂ）がその
断面図である。 第２図は第１図の例の等価回路を示す図である。 第３図は第１図の例の遅延素子の使用の一例を示す図で
ある。 第４図は第１図の例に用いられる中空円筒体を示し、第
４図（Ａ）はその正面図であり、第４図（Ｂ）はその断
面図である。 第５図はこの考案の一実施例を示し、第５図（Ａ）はそ
の正面図であり、第５図（Ｂ）はその断面図である。 第６図は第５図実施例の製造方法を説明するための斜視
図である。 第７図は第５図実施例の等価回路を示す図である。 第８図はこの考案のその他の実施例を示す断面図であ
る。 第９図は第８図実施例の等価回路を示す図である。 第10図は遅延素子をケースにモールドした状態を示す斜
視図である。 図において、10,30および40は遅延素子、12は中空円筒
体、14は内部導体、18は外部導体、20a,20b,24a,24bは
接続部、26a,26b,28a,28b,38a,38bは端子、32は誘電体
シート、36は付加導体、42はコア、44はケースを示す。

Claims (2)

(57)【実用新案登録請求の範囲】
1. 【請求項１】誘電体材料からなる中空筒状体、 前記中空筒状体の内面全面および両端外面に形成された
   内部導体、 前記内部導体の両端部に設けられた第１の端子、 前記中空筒状体の外面の両端間に連続するようにかつ前
   記内部導体とはギャップをおいて螺旋状に形成された外
   部導体、 前記外部導体の両端部に設けられた第２の端子、 前記外部導体の外側に誘電体材料で形成された表面層、 前記表面層の表面に形成された付加導体、および 前記付加導体の両端部に設けられた第３の端子を備え
   る、遅延素子。
2. 【請求項２】前記中空筒状体の中空部に挿通されるかつ
   透磁率の高い材料からなるコアを備える、実用新案登録
   請求の範囲第１項記載の遅延素子。