JP2509433B2 - 不揮発性ダイナミック・ランダム・アクセス・メモリ - Google Patents
不揮発性ダイナミック・ランダム・アクセス・メモリInfo
- Publication number
- JP2509433B2 JP2509433B2 JP5028765A JP2876593A JP2509433B2 JP 2509433 B2 JP2509433 B2 JP 2509433B2 JP 5028765 A JP5028765 A JP 5028765A JP 2876593 A JP2876593 A JP 2876593A JP 2509433 B2 JP2509433 B2 JP 2509433B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- drain region
- region
- floating gate
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は不揮発性半導体メモリに
関し、詳細にいえば、停電時の不揮発性のデータ保持の
ために記憶ノードと浮遊ゲートの間に配置されたトンネ
ル酸化物または二重電子インジェクタをコンパクトな１
トランジスタ構造内に有するＤＲＡＭセルに関する。
関し、詳細にいえば、停電時の不揮発性のデータ保持の
ために記憶ノードと浮遊ゲートの間に配置されたトンネ
ル酸化物または二重電子インジェクタをコンパクトな１
トランジスタ構造内に有するＤＲＡＭセルに関する。
【０００２】
【従来の技術】ダイナミック・ランダム・アクセス・メ
モリ（ＤＲＡＭ）セルはきわめて高速でコンパクトであ
るが、その内容を定期的にリフレッシュする必要があ
る。なお、ＤＲＡＭセルは揮発性セルと呼ばれるが、こ
れはメモリ・セルに印加されている電源電圧が遮断すな
わちオフにされた場合に、セルに記憶されている情報が
完全に失われるからである。その結果、停電が起こった
場合、今日のランダム・アクセス・メモリに記憶されて
いる情報は失われてしまう。それ故、電子産業において
不揮発性ダイナミック・ランダム・アクセス・メモリ
（ＤＲＡＭ）が必要とされている。
モリ（ＤＲＡＭ）セルはきわめて高速でコンパクトであ
るが、その内容を定期的にリフレッシュする必要があ
る。なお、ＤＲＡＭセルは揮発性セルと呼ばれるが、こ
れはメモリ・セルに印加されている電源電圧が遮断すな
わちオフにされた場合に、セルに記憶されている情報が
完全に失われるからである。その結果、停電が起こった
場合、今日のランダム・アクセス・メモリに記憶されて
いる情報は失われてしまう。それ故、電子産業において
不揮発性ダイナミック・ランダム・アクセス・メモリ
（ＤＲＡＭ）が必要とされている。
【０００３】揮発性メモリ・セルと対照的に、電源がオ
フにされた場合にも、電気的に消去可能なプログラマブ
ル読取り専用メモリ（ＥＥＰＲＯＭ）セルなどの不揮発
性メモリ・セルの内容は保存される。しかしながら、既
存のＥＥＰＲＯＭセルはＤＲＡＭセルよりもはるかに遅
いものであり、情報がセルに書き込まれるたびに摩耗す
る。それ故、ＥＥＰＲＯＭをコンピュータのメイン・メ
モリとして使用することはできない。
フにされた場合にも、電気的に消去可能なプログラマブ
ル読取り専用メモリ（ＥＥＰＲＯＭ）セルなどの不揮発
性メモリ・セルの内容は保存される。しかしながら、既
存のＥＥＰＲＯＭセルはＤＲＡＭセルよりもはるかに遅
いものであり、情報がセルに書き込まれるたびに摩耗す
る。それ故、ＥＥＰＲＯＭをコンピュータのメイン・メ
モリとして使用することはできない。
【０００４】ＤＲＡＭ及びＥＥＰＲＯＭの制限を解決す
るために、ＤＲＡＭ及びＥＥＰＲＯＭを組み合わせた各
種の不揮発性ＲＡＭが提案されている。たとえば、Y. T
erada他の「A New Architecture for the NVRAM - An E
EPROM Backed-up Dynamic Ram」、IEEE J. Solid State
Circuits, 23 (1): p. 86 (1988)という論文において
は、不揮発性ＲＡＭセルを提供するために、ＤＲＡＭセ
ルがＥＥＰＲＯＭセルと電気的に結合されている。この
セルは４個のｎチャネル・トランジスタと１個のコンデ
ンサで構成されている。このセルにおいては、すべての
セルに対し、データをＤＲＡＭからＥＥＰＲＯＭへ並列
に転送することができる。ＤＲＡＭの全データを同様に
ＥＥＰＲＯＭに同時に転送できる類似した不揮発性ＲＡ
Ｍセルが、Y. Yasmauchi他の「A Novel NVRAM Cell Tec
hnology for High Density Applications」、IEDM, p.
416 (1988)という論文に開示されている。この不揮発性
ＲＡＭセルにおいては、標準的なＤＲＡＭセルが周知の
ＦＬＯＴＯＸ ＥＥＰＲＯＭセルと電気的に結合されて
いる。このセルは２個のトランジスタ、浮遊ゲートを有
する１個のメモリ・トランジスタ及び１個の記憶コンデ
ンサで構成されている。H. L. Kalter他の「Dynamic No
n-Volatile and Electrically Erasable Read-Only Mem
ories」、IBM Technical Disclosure Bulletin、p. 540
(1982)という論文においては、４個の端子浮遊ゲート
・デバイス、及び浮遊ゲートと第１制御ゲートの間の二
重電子インジェクタ（ＤＥＩＳ）を利用して、ＤＲＡＭ
セルが作られている。同様な不揮発性ＤＲＡＭセルがB.
A. Kaufman他の「Non-Volatile Dynamic Random Acces
s Memory Cell with Built-In Boosting」、IBM Techni
cal Disclosure Bulletin, p. 1182 (1985)という論文
に開示されている。浮遊ゲートと制御ゲートの間にＤＥ
ＩＳスタックを使用することに加えて、この不揮発性Ｄ
ＲＡＭセルは集積昇圧コンデンサのブースト極板と記憶
極板との間のＤＥＩＳスタックを利用している。上記の
不揮発性ＤＲＡＭセルはすべてＤＲＡＭ及びＥＥＰＲＯ
Ｍの制限のいくつかを解決するものであるが、既存のＤ
ＲＡＭセルよりも複雑なセル構造を有しており、またよ
り大きなセル面積及び複雑な製造プロセスを必要とする
ものである。
るために、ＤＲＡＭ及びＥＥＰＲＯＭを組み合わせた各
種の不揮発性ＲＡＭが提案されている。たとえば、Y. T
erada他の「A New Architecture for the NVRAM - An E
EPROM Backed-up Dynamic Ram」、IEEE J. Solid State
Circuits, 23 (1): p. 86 (1988)という論文において
は、不揮発性ＲＡＭセルを提供するために、ＤＲＡＭセ
ルがＥＥＰＲＯＭセルと電気的に結合されている。この
セルは４個のｎチャネル・トランジスタと１個のコンデ
ンサで構成されている。このセルにおいては、すべての
セルに対し、データをＤＲＡＭからＥＥＰＲＯＭへ並列
に転送することができる。ＤＲＡＭの全データを同様に
ＥＥＰＲＯＭに同時に転送できる類似した不揮発性ＲＡ
Ｍセルが、Y. Yasmauchi他の「A Novel NVRAM Cell Tec
hnology for High Density Applications」、IEDM, p.
416 (1988)という論文に開示されている。この不揮発性
ＲＡＭセルにおいては、標準的なＤＲＡＭセルが周知の
ＦＬＯＴＯＸ ＥＥＰＲＯＭセルと電気的に結合されて
いる。このセルは２個のトランジスタ、浮遊ゲートを有
する１個のメモリ・トランジスタ及び１個の記憶コンデ
ンサで構成されている。H. L. Kalter他の「Dynamic No
n-Volatile and Electrically Erasable Read-Only Mem
ories」、IBM Technical Disclosure Bulletin、p. 540
(1982)という論文においては、４個の端子浮遊ゲート
・デバイス、及び浮遊ゲートと第１制御ゲートの間の二
重電子インジェクタ（ＤＥＩＳ）を利用して、ＤＲＡＭ
セルが作られている。同様な不揮発性ＤＲＡＭセルがB.
A. Kaufman他の「Non-Volatile Dynamic Random Acces
s Memory Cell with Built-In Boosting」、IBM Techni
cal Disclosure Bulletin, p. 1182 (1985)という論文
に開示されている。浮遊ゲートと制御ゲートの間にＤＥ
ＩＳスタックを使用することに加えて、この不揮発性Ｄ
ＲＡＭセルは集積昇圧コンデンサのブースト極板と記憶
極板との間のＤＥＩＳスタックを利用している。上記の
不揮発性ＤＲＡＭセルはすべてＤＲＡＭ及びＥＥＰＲＯ
Ｍの制限のいくつかを解決するものであるが、既存のＤ
ＲＡＭセルよりも複雑なセル構造を有しており、またよ
り大きなセル面積及び複雑な製造プロセスを必要とする
ものである。
【０００５】不揮発性にデータを記憶する能力を有する
１デバイスのダイナミック揮発性メモリ・セルは周知で
ある。たとえば、米国特許第４４７１４７１号明細書に
は、浮遊ゲートと転送ゲートの間にＤＥＩＳを必要とす
る１デバイス不揮発性ＤＲＡＭセルが開示されている。
このデバイスは停電時に情報を不揮発的に記憶するため
に浮遊ゲートを使用し、かつ電力回復後のデータの復元
のために転送ゲート上のＤＥＩＳスタックを利用してい
る。このセルの主な欠点は、ＤＥＩＳスタックがセルの
ビット・ライン側に配置されているので、データをすべ
てのセルでＤＲＡＭから浮遊ゲートへ並列に転送できな
いことである。まず、転送トランジスタをオンにし、ビ
ット・ラインの電圧を読むことによって、データを読み
取らなければならない。次に、内容に応じて、プログラ
ミング電圧を１度に１セルずつビット・ラインに印加し
なければならないが、これはきわめて時間がかかるもの
である。それ故、簡単な製造技法によって製造すること
のできるコンパクトで簡単なセル構造で、ＤＲＡＭ及び
ＥＥＰＲＯＭの制限を解決した不揮発性ＤＲＡＭセルを
開発することが必要とされている。
１デバイスのダイナミック揮発性メモリ・セルは周知で
ある。たとえば、米国特許第４４７１４７１号明細書に
は、浮遊ゲートと転送ゲートの間にＤＥＩＳを必要とす
る１デバイス不揮発性ＤＲＡＭセルが開示されている。
このデバイスは停電時に情報を不揮発的に記憶するため
に浮遊ゲートを使用し、かつ電力回復後のデータの復元
のために転送ゲート上のＤＥＩＳスタックを利用してい
る。このセルの主な欠点は、ＤＥＩＳスタックがセルの
ビット・ライン側に配置されているので、データをすべ
てのセルでＤＲＡＭから浮遊ゲートへ並列に転送できな
いことである。まず、転送トランジスタをオンにし、ビ
ット・ラインの電圧を読むことによって、データを読み
取らなければならない。次に、内容に応じて、プログラ
ミング電圧を１度に１セルずつビット・ラインに印加し
なければならないが、これはきわめて時間がかかるもの
である。それ故、簡単な製造技法によって製造すること
のできるコンパクトで簡単なセル構造で、ＤＲＡＭ及び
ＥＥＰＲＯＭの制限を解決した不揮発性ＤＲＡＭセルを
開発することが必要とされている。
【０００６】
【発明が解決しようとする課題及びこれを解決するため
の手段】本発明はコンパクトな１トランジスタ不揮発性
ＤＲＡＭセル及びこれを製造する方法に関するものであ
る。本発明は２層浮遊ゲートを利用することによって、
記憶コンデンサの内容を浮遊ゲートとの間で転送できる
ようにし、これによってセルを不揮発性とするものであ
る。セルの不揮発性部分は制御ゲート、２層浮遊ゲー
ト、記憶コンデンサ、及び基板に形成されたビット線と
して働くｐ＋ソース拡散領域を含んでいる。セルの揮発
性部分は制御ゲート、２層浮遊ゲート、記憶コンデンサ
及び転送トランジスタを含んでいる。記憶コンデンサは
浮遊ゲートの第１層の下の基板に形成されたｐ＋ドレイ
ン拡散領域（記憶ノード）からなっている。浮遊ゲート
の第１層を第２のｐ＋拡散領域の充分近くに付着し、電
子が浮遊ゲートと記憶コンデンサの間をトンネル通過で
きるようにしなければならない。これによって、電荷を
記憶コンデンサから浮遊ゲートへ直接転送することが可
能となるが、これは従来技術の不揮発性ＤＲＡＭセルで
は利用できなかったものである。転送トランジスタはビ
ット・ラインとコンデンサの記憶ノードの間に形成さ
れ、データがビット・ラインと記憶コンデンサの間で転
送できるようになっている。
の手段】本発明はコンパクトな１トランジスタ不揮発性
ＤＲＡＭセル及びこれを製造する方法に関するものであ
る。本発明は２層浮遊ゲートを利用することによって、
記憶コンデンサの内容を浮遊ゲートとの間で転送できる
ようにし、これによってセルを不揮発性とするものであ
る。セルの不揮発性部分は制御ゲート、２層浮遊ゲー
ト、記憶コンデンサ、及び基板に形成されたビット線と
して働くｐ＋ソース拡散領域を含んでいる。セルの揮発
性部分は制御ゲート、２層浮遊ゲート、記憶コンデンサ
及び転送トランジスタを含んでいる。記憶コンデンサは
浮遊ゲートの第１層の下の基板に形成されたｐ＋ドレイ
ン拡散領域（記憶ノード）からなっている。浮遊ゲート
の第１層を第２のｐ＋拡散領域の充分近くに付着し、電
子が浮遊ゲートと記憶コンデンサの間をトンネル通過で
きるようにしなければならない。これによって、電荷を
記憶コンデンサから浮遊ゲートへ直接転送することが可
能となるが、これは従来技術の不揮発性ＤＲＡＭセルで
は利用できなかったものである。転送トランジスタはビ
ット・ラインとコンデンサの記憶ノードの間に形成さ
れ、データがビット・ラインと記憶コンデンサの間で転
送できるようになっている。
【０００７】本発明の他の実施例においては、ＤＥＩＳ
スタックをセルのコンデンサ側の基板の表面と浮遊ゲー
トの間に配置し、電子を浮遊ゲートと記憶コンデンサの
間に注入できるようにすることができる。ＤＥＩＳがセ
ルのコンデンサ側の記憶ノードと浮遊ゲートの間に配置
されているのであるから、データを記憶コンデンサから
浮遊ゲートへ直接転送することができる。この実施例に
おいて、浮遊ゲートは２層浮遊ゲートであっても、１層
浮遊ゲートであってもよい。
スタックをセルのコンデンサ側の基板の表面と浮遊ゲー
トの間に配置し、電子を浮遊ゲートと記憶コンデンサの
間に注入できるようにすることができる。ＤＥＩＳがセ
ルのコンデンサ側の記憶ノードと浮遊ゲートの間に配置
されているのであるから、データを記憶コンデンサから
浮遊ゲートへ直接転送することができる。この実施例に
おいて、浮遊ゲートは２層浮遊ゲートであっても、１層
浮遊ゲートであってもよい。
【０００８】本発明の不揮発性ＤＲＡＭセルのアレイを
メモリ・システムの一部として使用することができる。
メモリ・システムはワード・ライン・デコーダ、ビット
・ライン・デコーダ、プリチャージ、センス増幅器及び
ラッチ回路、マルチプレクサ、及びタイミング回路を含
んでいる。本発明のメモリ・システムは次の４つの動作
モード、即ち、（１）ＤＲＡＭモード、（２）ＴＲＡＮ
ＳＦＥＲ（転送）モード、（３）不揮発性メモリとして
の記憶モード、及び（４）ＲＥＣＡＬＬ（再現）／ＥＲ
ＡＳＥ（消去）モードを有する。ＤＲＡＭモードの際
に、本発明のメモリ・セルは従来のＤＲＡＭセルとまっ
たく同様に動作し、浮遊ゲートは充電されない。
メモリ・システムの一部として使用することができる。
メモリ・システムはワード・ライン・デコーダ、ビット
・ライン・デコーダ、プリチャージ、センス増幅器及び
ラッチ回路、マルチプレクサ、及びタイミング回路を含
んでいる。本発明のメモリ・システムは次の４つの動作
モード、即ち、（１）ＤＲＡＭモード、（２）ＴＲＡＮ
ＳＦＥＲ（転送）モード、（３）不揮発性メモリとして
の記憶モード、及び（４）ＲＥＣＡＬＬ（再現）／ＥＲ
ＡＳＥ（消去）モードを有する。ＤＲＡＭモードの際
に、本発明のメモリ・セルは従来のＤＲＡＭセルとまっ
たく同様に動作し、浮遊ゲートは充電されない。
【０００９】停電が検出されるか、電源が切られた場
合、転送モードが活動化される。転送モードの場合、記
憶コンデンサの内容は直接浮遊ゲートへ転送される。ア
レイの全メモリ・セルが同時に転送モードになるので、
転送をきわめて高速に実行することができるようにな
る。その結果、小さなコンデンサを使用して、停電の検
出後に電力を保持し、転送が完了できるようにすること
ができる。それ故、本発明は、データを１度に１セルず
つコンデンサから浮遊ゲートへ転送することを必要とす
る従来技術の１トランジスタ不揮発性ＤＲＡＭセルの欠
点を解消するものである。
合、転送モードが活動化される。転送モードの場合、記
憶コンデンサの内容は直接浮遊ゲートへ転送される。ア
レイの全メモリ・セルが同時に転送モードになるので、
転送をきわめて高速に実行することができるようにな
る。その結果、小さなコンデンサを使用して、停電の検
出後に電力を保持し、転送が完了できるようにすること
ができる。それ故、本発明は、データを１度に１セルず
つコンデンサから浮遊ゲートへ転送することを必要とす
る従来技術の１トランジスタ不揮発性ＤＲＡＭセルの欠
点を解消するものである。
【００１０】転送モードでは、ワード・ライン・ドライ
バ回路及びビット・ライン・ドライバ回路は、不揮発性
ダイナミック・ランダム・アクセス・メモリに対する電
力がオフになったことに応答して、記憶コンデンサのド
レイン領域の電位に応じてこのドレイン領域から第１層
への電子のトンネル通過を生じさせる印加電位を全ワー
ド・ライン及びビット・ラインに印加して全てのメモリ
・セルの記憶コンデンサのデータを第１層を介して浮遊
ゲートにそれぞれ転送する。そして、記憶コンデンサの
ドレイン領域の電位は基準電位に等しい第１電位若しく
は基準電位と異なる第２電位を呈し、ドレイン領域が第
２電位にあるときに印加電位が印加されると、トンネル
通過が生じるように印加電位及び第２電位の値が選択さ
れている。
バ回路及びビット・ライン・ドライバ回路は、不揮発性
ダイナミック・ランダム・アクセス・メモリに対する電
力がオフになったことに応答して、記憶コンデンサのド
レイン領域の電位に応じてこのドレイン領域から第１層
への電子のトンネル通過を生じさせる印加電位を全ワー
ド・ライン及びビット・ラインに印加して全てのメモリ
・セルの記憶コンデンサのデータを第１層を介して浮遊
ゲートにそれぞれ転送する。そして、記憶コンデンサの
ドレイン領域の電位は基準電位に等しい第１電位若しく
は基準電位と異なる第２電位を呈し、ドレイン領域が第
２電位にあるときに印加電位が印加されると、トンネル
通過が生じるように印加電位及び第２電位の値が選択さ
れている。
【００１１】具体的には、転送モードが活動化された場
合、強い正電圧がすべてのワード・ラインに印加され、
ビット・ラインは接地される。記憶コンデンサに記憶さ
れている状態が２進ビット"１"である場合、電子は浮遊
ゲートの第１層を介して、記憶拡散領域から浮遊ゲート
へのトンネルを通る。２進ビット"０"が記憶コンデンサ
に記憶されている場合には、電子は浮遊ゲートに注入さ
れず、充電されないままである。それ故、以前のＤＲＡ
Ｍ動作時に記憶されたデータは浮遊ゲートへ転送され、
電力が回復し、再現／消去モードが活動化されるまでこ
こに残される。そして、この状態を不揮発性メモリとし
ての記憶モードという。
合、強い正電圧がすべてのワード・ラインに印加され、
ビット・ラインは接地される。記憶コンデンサに記憶さ
れている状態が２進ビット"１"である場合、電子は浮遊
ゲートの第１層を介して、記憶拡散領域から浮遊ゲート
へのトンネルを通る。２進ビット"０"が記憶コンデンサ
に記憶されている場合には、電子は浮遊ゲートに注入さ
れず、充電されないままである。それ故、以前のＤＲＡ
Ｍ動作時に記憶されたデータは浮遊ゲートへ転送され、
電力が回復し、再現／消去モードが活動化されるまでこ
こに残される。そして、この状態を不揮発性メモリとし
ての記憶モードという。
【００１２】電力が回復した後、再現／消去モードによ
って、記憶コンデンサがデータを浮遊ゲートから再呼び
出しし、浮遊ゲートの内容を消去して、ＤＲＡＭモード
での動作を再開できるようにする。このため、ワード・
ライン・ドライバ回路及びビット・ライン・ドライバ回
路は、不揮発性ダイナミック・ランダム・アクセス・メ
モリに対する電力がオンに復帰したことに応答して、ビ
ット・ラインに第２電位を印加すると共に第２電位にあ
る浮遊ゲートの下のチャネルを導通させる電位をワード
・ラインに印加して、記憶コンデンサのドレイン領域の
電位を第２電位に変化させた後に、ビット・ライン及び
ワード・ラインに、記憶コンデンサの電位が表すデータ
を読み取る電位を印加して、データをラッチに記憶し、
そしてこの後に、ビット・ラインに第１電位を印加する
と共にワード・ラインにトンネル通過を生じさせる電位
を印加して浮遊ゲート及び記憶コンデンサの電位を第１
電位に復帰させ、そしてこの後に、ラッチ内のデータを
記憶コンデンサに記憶させる電位をビット・ライン及び
ワードラインに印加する。
って、記憶コンデンサがデータを浮遊ゲートから再呼び
出しし、浮遊ゲートの内容を消去して、ＤＲＡＭモード
での動作を再開できるようにする。このため、ワード・
ライン・ドライバ回路及びビット・ライン・ドライバ回
路は、不揮発性ダイナミック・ランダム・アクセス・メ
モリに対する電力がオンに復帰したことに応答して、ビ
ット・ラインに第２電位を印加すると共に第２電位にあ
る浮遊ゲートの下のチャネルを導通させる電位をワード
・ラインに印加して、記憶コンデンサのドレイン領域の
電位を第２電位に変化させた後に、ビット・ライン及び
ワード・ラインに、記憶コンデンサの電位が表すデータ
を読み取る電位を印加して、データをラッチに記憶し、
そしてこの後に、ビット・ラインに第１電位を印加する
と共にワード・ラインにトンネル通過を生じさせる電位
を印加して浮遊ゲート及び記憶コンデンサの電位を第１
電位に復帰させ、そしてこの後に、ラッチ内のデータを
記憶コンデンサに記憶させる電位をビット・ライン及び
ワードラインに印加する。
【００１３】このように、まず、選択されたワード・ラ
インのすべてのビット・ラインの浮遊ゲートのデータが
ラッチ回路に転送される。そして具体的には、次に、強
い負電圧を選択されたワード・ラインに、また０Ｖをす
べてのビット・ラインに印加することによって、浮遊ゲ
ートに記憶されているデータが消去される。これによっ
て、電子が浮遊ゲートからドレイン拡散領域へのトンネ
ルを通る。最後に、ラッチに記憶されているデータが転
送トランジスタを介して、選択されたワード・ラインの
各ビット・ラインの記憶コンデンサに書き戻される。再
現／消去を各ワード・ラインに対して順次繰り返す必要
がある。アレイのすべてのセルが再呼び出しされた後、
ＤＲＡＭ動作が継続される。選択されたワード・ライン
のすべてのセルが同時に書き込まれるので、本発明のセ
ル・アレイは従来のＥＥＰＲＯＭの「書込み」妨害問題
を解消する。
インのすべてのビット・ラインの浮遊ゲートのデータが
ラッチ回路に転送される。そして具体的には、次に、強
い負電圧を選択されたワード・ラインに、また０Ｖをす
べてのビット・ラインに印加することによって、浮遊ゲ
ートに記憶されているデータが消去される。これによっ
て、電子が浮遊ゲートからドレイン拡散領域へのトンネ
ルを通る。最後に、ラッチに記憶されているデータが転
送トランジスタを介して、選択されたワード・ラインの
各ビット・ラインの記憶コンデンサに書き戻される。再
現／消去を各ワード・ラインに対して順次繰り返す必要
がある。アレイのすべてのセルが再呼び出しされた後、
ＤＲＡＭ動作が継続される。選択されたワード・ライン
のすべてのセルが同時に書き込まれるので、本発明のセ
ル・アレイは従来のＥＥＰＲＯＭの「書込み」妨害問題
を解消する。
【００１４】本発明の他の実施例においては、消去ゲー
トが実現され、再現／消去時に、すべてのワード・ライ
ンのデータを同時に消去し、これによって再現／消去モ
ードの速度を上げることができる。
トが実現され、再現／消去時に、すべてのワード・ライ
ンのデータを同時に消去し、これによって再現／消去モ
ードの速度を上げることができる。
【００１５】本発明の不揮発性ＤＲＡＭセルを製造する
方法も開示する。本発明の不揮発性ＤＲＡＭセルを、周
知のＤＲＡＭ製造技術を変更することによって製造する
ことができる。これは浮遊ゲートのための付加的なポリ
シリコン層を形成し、ドレインに近接したゲート酸化物
を薄くし、電子トンネルを可能とすることによって達成
される。
方法も開示する。本発明の不揮発性ＤＲＡＭセルを、周
知のＤＲＡＭ製造技術を変更することによって製造する
ことができる。これは浮遊ゲートのための付加的なポリ
シリコン層を形成し、ドレインに近接したゲート酸化物
を薄くし、電子トンネルを可能とすることによって達成
される。
【００１６】本発明のコンパクトな１トランジスタ不揮
発性ＤＲＡＭセルは、ＤＲＡＭセルの利点をＥＥＰＲＯ
Ｍセルの不揮発性と組み合わせ、従来のＤＲＡＭ及びＥ
ＥＰＲＯＭセルの制限を解決するものである。本発明の
コンパクトなセル構造によって、高密度な不揮発性ＤＲ
ＡＭセルを実現することが可能となる。本発明の不揮発
性ＤＲＡＭセルは従来のＥＥＰＲＯＭセルよりも高速な
書込み速度を有している。さらに、電力が停止したとき
にのみ、データが浮遊ゲートに書き込まれるのであるか
ら、本発明のメモリ・セルは従来のＥＥＰＲＯＭセルよ
りも信頼性が高いものである。さらに、小さなセルにＤ
ＲＡＭとＥＥＰＲＯＭの機能を組み合わせることには、
両方とも同じデコーダを有しており、かつＴＲＡＮＳＦ
ＥＲがすべてのセルに対して並列に生じるのであるか
ら、転送速度が増加するという利点がある。
発性ＤＲＡＭセルは、ＤＲＡＭセルの利点をＥＥＰＲＯ
Ｍセルの不揮発性と組み合わせ、従来のＤＲＡＭ及びＥ
ＥＰＲＯＭセルの制限を解決するものである。本発明の
コンパクトなセル構造によって、高密度な不揮発性ＤＲ
ＡＭセルを実現することが可能となる。本発明の不揮発
性ＤＲＡＭセルは従来のＥＥＰＲＯＭセルよりも高速な
書込み速度を有している。さらに、電力が停止したとき
にのみ、データが浮遊ゲートに書き込まれるのであるか
ら、本発明のメモリ・セルは従来のＥＥＰＲＯＭセルよ
りも信頼性が高いものである。さらに、小さなセルにＤ
ＲＡＭとＥＥＰＲＯＭの機能を組み合わせることには、
両方とも同じデコーダを有しており、かつＴＲＡＮＳＦ
ＥＲがすべてのセルに対して並列に生じるのであるか
ら、転送速度が増加するという利点がある。
【００１７】
【実施例】図１及び図２には、本発明の１トランジスタ
不揮発性ＤＲＡＭセル１０の１実施例が示されている。
セル１０の不揮発性メモリの単位部分は制御ゲート１
２、２層浮遊ゲート１４、及びｎ型基板１６を包含して
いる。浮遊ゲート１４は第１ｐドープ・ポリシリコン層
１８及び第２ｐドープ・ポリシリコン層２０からなって
いる。第１層１８は第２層よりも基板１６の表面２２に
近接して形成される。ｐ＋ソース拡散領域２４が基板１
６に形成されている。接点２６はｐ＋領域２４に接続さ
れ、ビット・ラインを形成する。接点２６は金属製であ
っても、ポリシリコン製であってもかまわない。
不揮発性ＤＲＡＭセル１０の１実施例が示されている。
セル１０の不揮発性メモリの単位部分は制御ゲート１
２、２層浮遊ゲート１４、及びｎ型基板１６を包含して
いる。浮遊ゲート１４は第１ｐドープ・ポリシリコン層
１８及び第２ｐドープ・ポリシリコン層２０からなって
いる。第１層１８は第２層よりも基板１６の表面２２に
近接して形成される。ｐ＋ソース拡散領域２４が基板１
６に形成されている。接点２６はｐ＋領域２４に接続さ
れ、ビット・ラインを形成する。接点２６は金属製であ
っても、ポリシリコン製であってもかまわない。
【００１８】セル１０のＤＲＡＭ部分は記憶コンデンサ
２８を包含しており、これは絶縁体３４によって分離さ
れた極板３０及びｐ＋ドレイン拡散領域（記憶ノード）
３２、転送トランジスタ（ＦＥＴスイッチ）３６、浮遊
ゲート１４及び制御ゲート１２からなっている。転送ト
ランジスタ３６は制御ゲート１２、浮遊ゲート１４、ソ
ース拡散領域２４及びドレイン拡散領域３２からなって
いる。浮遊ゲート１４は転送トランジスタ３６の一部で
あり、制御ゲート１２からの電圧が転送トランジスタ３
６のゲートとして作用する浮遊ゲート１４に容量結合さ
れている。制御ゲート１２はワード・ライン端子ＷＬに
接続されている。コンデンサ２８は金属またはポリシリ
コン製であることができる接点３７を介して接地されて
いる。従来のＤＲＡＭセルと同様に、本発明のコンデン
サ２８はＤＲＡＭセルが充分な時間の間データを保持す
るために、比較的大きなキャパシタンスを有している必
要があり、通常は、トランジスタ３６のゲート・キャパ
シタンスの１０倍となっている。たとえば、制御ゲート
１２幅は０．５ミクロンであり、極板３０の幅は５ミク
ロンである。コンデンサ２８はトレンチ・コンデンサや
スタック・コンデンサなどの、従来のＤＲＡＭセルに使
用されている任意のコンデンサであってもかまわない。
本発明のセル１０をＰＭＯＳＦＥＴ ３６に関して説明
するが、本発明の特徴がＮＭＯＳＦＥＴに使用する場合
にも適用できることを理解すべきである。
２８を包含しており、これは絶縁体３４によって分離さ
れた極板３０及びｐ＋ドレイン拡散領域（記憶ノード）
３２、転送トランジスタ（ＦＥＴスイッチ）３６、浮遊
ゲート１４及び制御ゲート１２からなっている。転送ト
ランジスタ３６は制御ゲート１２、浮遊ゲート１４、ソ
ース拡散領域２４及びドレイン拡散領域３２からなって
いる。浮遊ゲート１４は転送トランジスタ３６の一部で
あり、制御ゲート１２からの電圧が転送トランジスタ３
６のゲートとして作用する浮遊ゲート１４に容量結合さ
れている。制御ゲート１２はワード・ライン端子ＷＬに
接続されている。コンデンサ２８は金属またはポリシリ
コン製であることができる接点３７を介して接地されて
いる。従来のＤＲＡＭセルと同様に、本発明のコンデン
サ２８はＤＲＡＭセルが充分な時間の間データを保持す
るために、比較的大きなキャパシタンスを有している必
要があり、通常は、トランジスタ３６のゲート・キャパ
シタンスの１０倍となっている。たとえば、制御ゲート
１２幅は０．５ミクロンであり、極板３０の幅は５ミク
ロンである。コンデンサ２８はトレンチ・コンデンサや
スタック・コンデンサなどの、従来のＤＲＡＭセルに使
用されている任意のコンデンサであってもかまわない。
本発明のセル１０をＰＭＯＳＦＥＴ ３６に関して説明
するが、本発明の特徴がＮＭＯＳＦＥＴに使用する場合
にも適用できることを理解すべきである。
【００１９】浮遊ゲート１４の第１層１８を拡散領域３
２に充分近接させて形成し、電子が第１層１８と拡散領
域３２の間をトンネル通過できるようにする必要があ
る。これによって、浮遊ゲート１４を充電／放電させる
ことができ、それ故、電荷をコンデンサ２８から浮遊ゲ
ートへ直接転送することができるようになる。第１ポリ
シリコン層１８とドレイン拡散領域３２の間の薄い酸化
物層３８をトンネル酸化物と呼ぶが、これはこれによっ
て、以下で説明するいくつかの動作条件のもとで、電子
が層１８と領域３２の間をトンネル通過できるようにな
るからである。本発明のセル１０では、第２層２０を第
１層１８よりも表面２２から遠いところに付着させ、電
子が第２層２０と記憶ノード３２の間でトンネル通過で
きないようにすることも重要である。たとえば、第１の
ポリシリコン層１８を基板１６の表面２２から約７ｎｍ
の位置に形成することができる。さらに、第２のポリシ
リコン層２０を基板１６の表面２２から１４ｎｍで、制
御ゲート１２から７ｎｍのところに形成することができ
る。ポリシリコン層１８及び２０の厚さは通常５００な
いし２０００オングストロームである。
２に充分近接させて形成し、電子が第１層１８と拡散領
域３２の間をトンネル通過できるようにする必要があ
る。これによって、浮遊ゲート１４を充電／放電させる
ことができ、それ故、電荷をコンデンサ２８から浮遊ゲ
ートへ直接転送することができるようになる。第１ポリ
シリコン層１８とドレイン拡散領域３２の間の薄い酸化
物層３８をトンネル酸化物と呼ぶが、これはこれによっ
て、以下で説明するいくつかの動作条件のもとで、電子
が層１８と領域３２の間をトンネル通過できるようにな
るからである。本発明のセル１０では、第２層２０を第
１層１８よりも表面２２から遠いところに付着させ、電
子が第２層２０と記憶ノード３２の間でトンネル通過で
きないようにすることも重要である。たとえば、第１の
ポリシリコン層１８を基板１６の表面２２から約７ｎｍ
の位置に形成することができる。さらに、第２のポリシ
リコン層２０を基板１６の表面２２から１４ｎｍで、制
御ゲート１２から７ｎｍのところに形成することができ
る。ポリシリコン層１８及び２０の厚さは通常５００な
いし２０００オングストロームである。
【００２０】図３には、本発明の１トランジスタ不揮発
性ＤＲＡＭセル４０の他の実施例が示されている。この
実施例においては、浮遊ゲート４２と拡散領域３２の間
に当分野で周知の２重電子インジェクタ（ＤＥＩＳ）４
４を配置することによって、単層浮遊ゲート４２が実現
される。ＤＥＩＳスタック４４によって、浮遊ゲート４
２と記憶ノード３２の間に電子を注入できるようにな
る。ＤＥＩＳスタック４４の厚さのため、浮遊ゲート４
２と基板表面２２の間の酸化物を、ＤＥＩＳスタック４
４を利用しないで電子をトンネル通過させるに充分な薄
さにすることができない。セル４０のコンデンサ側にＤ
ＥＩＳ４４を配置することによって、データをコンデン
サ２８から浮遊ゲート４２へ直接転送できる。ＤＥＩＳ
４４は二酸化シリコン層５０によって分離された第１及
び第２のシリコン含有量が高い二酸化シリコン層４６及
び４８を含んでいる。通常、層４６、４８及び５０の各
々の厚さは１０ｎｍである。
性ＤＲＡＭセル４０の他の実施例が示されている。この
実施例においては、浮遊ゲート４２と拡散領域３２の間
に当分野で周知の２重電子インジェクタ（ＤＥＩＳ）４
４を配置することによって、単層浮遊ゲート４２が実現
される。ＤＥＩＳスタック４４によって、浮遊ゲート４
２と記憶ノード３２の間に電子を注入できるようにな
る。ＤＥＩＳスタック４４の厚さのため、浮遊ゲート４
２と基板表面２２の間の酸化物を、ＤＥＩＳスタック４
４を利用しないで電子をトンネル通過させるに充分な薄
さにすることができない。セル４０のコンデンサ側にＤ
ＥＩＳ４４を配置することによって、データをコンデン
サ２８から浮遊ゲート４２へ直接転送できる。ＤＥＩＳ
４４は二酸化シリコン層５０によって分離された第１及
び第２のシリコン含有量が高い二酸化シリコン層４６及
び４８を含んでいる。通常、層４６、４８及び５０の各
々の厚さは１０ｎｍである。
【００２１】図４は図１または図３に示したタイプの不
揮発性ＤＲＡＭセルのＭ×Ｎのアレイ５４を含んでいる
メモリ・システム５２を示す。各ワード・ラインは周知
の回路を用いることのできるワード・ライン・デコーダ
及びドライバ回路５６に接続されている。各ビット・ラ
インはビット・ライン・デコーダ、プリチャージ、セン
ス増幅器及びラッチを含むビット・ライン・ドライバ回
路５８に接続されているが、これらの回路にも周知の回
路を利用することができる。任意の周知のタイプのもの
であってもかまわないマルチプレクサ６０が、アレイ５
４内の特定のセルを選択するために、ビット・ライン・
デコーダ５８及びワード・ライン・デコーダ５６に接続
される。データはマルチプレクサ６０を介して入出力さ
れる。本発明にしたがって動作する周知のタイミング回
路６２が、マルチプレクサ６０、ビット・ライン・デコ
ーダ５８及びワード・ライン・デコーダ５６に接続され
ている。停電信号６４がタイミング回路６２に入力され
る。
揮発性ＤＲＡＭセルのＭ×Ｎのアレイ５４を含んでいる
メモリ・システム５２を示す。各ワード・ラインは周知
の回路を用いることのできるワード・ライン・デコーダ
及びドライバ回路５６に接続されている。各ビット・ラ
インはビット・ライン・デコーダ、プリチャージ、セン
ス増幅器及びラッチを含むビット・ライン・ドライバ回
路５８に接続されているが、これらの回路にも周知の回
路を利用することができる。任意の周知のタイプのもの
であってもかまわないマルチプレクサ６０が、アレイ５
４内の特定のセルを選択するために、ビット・ライン・
デコーダ５８及びワード・ライン・デコーダ５６に接続
される。データはマルチプレクサ６０を介して入出力さ
れる。本発明にしたがって動作する周知のタイミング回
路６２が、マルチプレクサ６０、ビット・ライン・デコ
ーダ５８及びワード・ライン・デコーダ５６に接続され
ている。停電信号６４がタイミング回路６２に入力され
る。
【００２２】タイミング回路６２は、停電信号６４の付
勢若しくは滅勢に応答して次の４つの動作モード（１）
乃至（４）を生じさせるように回路５６及び５８を制御
する。メモリ・システム５２は次の４つの動作モードを
有している。（１）ＤＲＡＭモード、（２）転送モー
ド、（３）不揮発性メモリとしての記憶モード及び
（４）再現／消去モード。システム５２の動作モードを
図１のセル１０を参照して以下で説明するが、以下の説
明を図３のセル４０からなるシステム５２にも適用でき
ることを理解すべきである。ＤＲＡＭモードの間、アレ
イ５４のセル１０は周知のＤＲＡＭセルとまったく同じ
動作をする。このモードでは、浮遊ゲート１４は充電さ
れず、トランジスタ３６の閾電圧は約−１．０Ｖである
から、ビット・ライン及びワード・ライン電圧に対する
変更（周知のＤＲＡＭセルと比較して）は必要ない。し
かしながら、過剰なワード・ライン電圧を避けなければ
ならない。そうでない場合、浮遊ゲート１４が充電（放
電）されることになる。浮遊ゲート１４はＤＲＡＭモー
ドにおいて、受動的に働き、ここで制御ゲート１２から
の電圧は、転送トランジスタ３６のゲートとして作用す
る浮遊ゲート１４に容量結合される。ＮＭＯＳＦＥＴを
ＰＭＯＳＦＥＴ ３６の代わりに使用した場合、ＤＲＡ
Ｍ動作中に、浮遊ゲート１４は電子で充電されることに
留意すべきである。
勢若しくは滅勢に応答して次の４つの動作モード（１）
乃至（４）を生じさせるように回路５６及び５８を制御
する。メモリ・システム５２は次の４つの動作モードを
有している。（１）ＤＲＡＭモード、（２）転送モー
ド、（３）不揮発性メモリとしての記憶モード及び
（４）再現／消去モード。システム５２の動作モードを
図１のセル１０を参照して以下で説明するが、以下の説
明を図３のセル４０からなるシステム５２にも適用でき
ることを理解すべきである。ＤＲＡＭモードの間、アレ
イ５４のセル１０は周知のＤＲＡＭセルとまったく同じ
動作をする。このモードでは、浮遊ゲート１４は充電さ
れず、トランジスタ３６の閾電圧は約−１．０Ｖである
から、ビット・ライン及びワード・ライン電圧に対する
変更（周知のＤＲＡＭセルと比較して）は必要ない。し
かしながら、過剰なワード・ライン電圧を避けなければ
ならない。そうでない場合、浮遊ゲート１４が充電（放
電）されることになる。浮遊ゲート１４はＤＲＡＭモー
ドにおいて、受動的に働き、ここで制御ゲート１２から
の電圧は、転送トランジスタ３６のゲートとして作用す
る浮遊ゲート１４に容量結合される。ＮＭＯＳＦＥＴを
ＰＭＯＳＦＥＴ ３６の代わりに使用した場合、ＤＲＡ
Ｍ動作中に、浮遊ゲート１４は電子で充電されることに
留意すべきである。
【００２３】停電を検出するか、電源がオフとなった場
合、記憶コンデンサ２８の内容は浮遊ゲート１４に転送
される。電子がセル１０のコンデンサ２８とコンデンサ
側の浮遊ゲート１４の間でトンネル通過することができ
るので、データをアレイ５４のすべてのセル１０でコン
デンサ２８から浮遊ゲート１４へ並列に直接転送するこ
とができる。それ故、すべてのセル１０が同時に転送モ
ードになるのであるから、コンデンサ２８（ＤＲＡＭ）
から浮遊ゲート１４（ＥＥＰＲＯＭ）への転送をきわめ
て迅速に行うことができる。転送時間は１０ｍｓｅｃ程
度である。したがって、電力が喪失してから、比較的小
型のコンデンサ（図示せず）を使用して、アレイ５４の
電力を維持し、転送モードを完了することができる。デ
ータを記憶コンデンサ２８から浮遊ゲート１４へ転送す
るために、まず、＋１５Ｖをすべてのワード・ラインに
印加し、すべてのビット・ラインを接地する。コンデン
サ２８に記憶されている状態がコンデンサ２８の−５Ｖ
に対応した２進ビット"１"である場合、ＰＭＯＳＦＥＴ
３６のコンデンサ側における電界が充分高くなるの
で、電子がトンネル酸化物３８を介してドレイン領域３
２から浮遊ゲート１４の第１層１８へトンネル通過す
る。記憶コンデンサ２８のキャパシタンスが制御ゲート
のキャパシタンスよりもはるかに高いので、浮遊ゲート
１４を負に充電するのに充分なものとなる。それ故、コ
ンデンサ２８に記憶されている−５Ｖが浮遊ゲート１４
に転送される。一方、コンデンサ２８の電圧が２進ビッ
ト"０"を表す０Ｖである場合、酸化物層３４の電界は電
子が浮遊ゲート１４へのトンネルを通過するのに充分な
強さではなくなる。その結果、電子が浮遊ゲート１４の
第１層１８に注入されなくなり、浮遊ゲート１４は充電
されないままである。それ故、以前のＤＲＡＭモードの
動作中にコンデンサ２８に記憶された内容が浮遊ゲート
１４に恒久的に転送され、電力が回復し、再現／消去モ
ードが活動化されるまで、ここに保存される（これを、
不揮発性メモリとしての記憶モードという）。２進ビッ
ト"１"がＤＲＡＭモード中に記憶コンデンサ２８にすで
に記憶されている場合、電子が浮遊ゲート１４に注入さ
れるため、ＰＭＯＳＦＥＴ ３６の閾電圧が約＋１．０
Ｖに変化することに留意されたい。２進ビット"１"がす
でに記憶されているセル１０はデプリション・モードの
デバイスとなる。しかしながら、ＴＲＡＮＳＦＥＲの直
後に、電力がオフにされ、これらのセルがＤＲＡＭセル
としてもはや使用されなくなるので、これは問題とはな
らない。
合、記憶コンデンサ２８の内容は浮遊ゲート１４に転送
される。電子がセル１０のコンデンサ２８とコンデンサ
側の浮遊ゲート１４の間でトンネル通過することができ
るので、データをアレイ５４のすべてのセル１０でコン
デンサ２８から浮遊ゲート１４へ並列に直接転送するこ
とができる。それ故、すべてのセル１０が同時に転送モ
ードになるのであるから、コンデンサ２８（ＤＲＡＭ）
から浮遊ゲート１４（ＥＥＰＲＯＭ）への転送をきわめ
て迅速に行うことができる。転送時間は１０ｍｓｅｃ程
度である。したがって、電力が喪失してから、比較的小
型のコンデンサ（図示せず）を使用して、アレイ５４の
電力を維持し、転送モードを完了することができる。デ
ータを記憶コンデンサ２８から浮遊ゲート１４へ転送す
るために、まず、＋１５Ｖをすべてのワード・ラインに
印加し、すべてのビット・ラインを接地する。コンデン
サ２８に記憶されている状態がコンデンサ２８の−５Ｖ
に対応した２進ビット"１"である場合、ＰＭＯＳＦＥＴ
３６のコンデンサ側における電界が充分高くなるの
で、電子がトンネル酸化物３８を介してドレイン領域３
２から浮遊ゲート１４の第１層１８へトンネル通過す
る。記憶コンデンサ２８のキャパシタンスが制御ゲート
のキャパシタンスよりもはるかに高いので、浮遊ゲート
１４を負に充電するのに充分なものとなる。それ故、コ
ンデンサ２８に記憶されている−５Ｖが浮遊ゲート１４
に転送される。一方、コンデンサ２８の電圧が２進ビッ
ト"０"を表す０Ｖである場合、酸化物層３４の電界は電
子が浮遊ゲート１４へのトンネルを通過するのに充分な
強さではなくなる。その結果、電子が浮遊ゲート１４の
第１層１８に注入されなくなり、浮遊ゲート１４は充電
されないままである。それ故、以前のＤＲＡＭモードの
動作中にコンデンサ２８に記憶された内容が浮遊ゲート
１４に恒久的に転送され、電力が回復し、再現／消去モ
ードが活動化されるまで、ここに保存される（これを、
不揮発性メモリとしての記憶モードという）。２進ビッ
ト"１"がＤＲＡＭモード中に記憶コンデンサ２８にすで
に記憶されている場合、電子が浮遊ゲート１４に注入さ
れるため、ＰＭＯＳＦＥＴ ３６の閾電圧が約＋１．０
Ｖに変化することに留意されたい。２進ビット"１"がす
でに記憶されているセル１０はデプリション・モードの
デバイスとなる。しかしながら、ＴＲＡＮＳＦＥＲの直
後に、電力がオフにされ、これらのセルがＤＲＡＭセル
としてもはや使用されなくなるので、これは問題とはな
らない。
【００２４】電力が再度オンになるか、回復された場
合、再現／消去モードが開始され、そしてこれによっ
て、データを浮遊ゲートから記憶コンデンサ２８に再呼
び出しすることが可能となる。さらに、ＤＲＡＭモード
の動作を再開するために、浮遊ゲート１４に記憶されて
いるデータが消去される。浮遊ゲート１４に記憶されて
いるデータを再呼び出しするためには、まず記憶コンデ
ンサ２８を−５Ｖに充電する。これは−５Ｖをすべての
ビット・ラインに、また−５Ｖを選択されたワード・ラ
インに印加することによって、これは達成される。選択
されたワード・ラインに印加された−５Ｖは、浮遊ゲー
トがー５Ｖである転送トランジスタ３６をオンにし、そ
れ故、ビット・ラインに印加された−５Ｖはコンデンサ
２８に転送される。次に、すべてのビット・ラインが０
Ｖにプリチャージされ、リリースされる（電圧は印加さ
れない）。次いで、０Ｖが選択されたワード・ラインに
印加され（この電圧は、浮遊ゲートが空の時のＭＯＳＦ
ＥＴ３６の閾値電圧と、浮遊ゲートが電子で一杯である
時のＭＯＳＦＥＴの閾値電圧の間の値である）、周知の
技法によって、各ビット・ラインの電圧が読み取られ、
ラッチ回路５８のラッチに記憶される。特定のビット・
ラインの電圧は、２進ビット"１"が浮遊ゲート１４に記
憶されている場合には、−５Ｖであり、また２進ビッ
ト"０"が浮遊ゲート１４に記憶されている場合には、０
Ｖである。次に、−２０Ｖを選択されたワード・ライン
に、また０Ｖをすべてのビット・ラインに印加すること
によって、浮遊ゲート１４に記憶されているデータを消
去する。これによって、電子がｐ＋拡散領域３２へトン
ネル通過し、浮遊ゲート１４から残っている電子を空に
し、かつ記憶コンデンサ２８の電荷を排除する。再現／
消去モードの最後のステップにおいて、−５Ｖが選択さ
れたワード・ラインに印加され、ラッチに記憶されてい
るデータが選択されたワード・ラインの各ビット・ライ
ンに書き戻される。このデータは転送トランジスタ３６
を介して、記憶コンデンサ２８に転送される。再現／消
去が完了してから、選択されたワード・ラインの各セル
１０は充電されていない浮遊ゲート１４を有することと
なり、浮遊ゲートに当初記憶されたデータが各セル１０
の記憶コンデンサに転送されることとなる。
合、再現／消去モードが開始され、そしてこれによっ
て、データを浮遊ゲートから記憶コンデンサ２８に再呼
び出しすることが可能となる。さらに、ＤＲＡＭモード
の動作を再開するために、浮遊ゲート１４に記憶されて
いるデータが消去される。浮遊ゲート１４に記憶されて
いるデータを再呼び出しするためには、まず記憶コンデ
ンサ２８を−５Ｖに充電する。これは−５Ｖをすべての
ビット・ラインに、また−５Ｖを選択されたワード・ラ
インに印加することによって、これは達成される。選択
されたワード・ラインに印加された−５Ｖは、浮遊ゲー
トがー５Ｖである転送トランジスタ３６をオンにし、そ
れ故、ビット・ラインに印加された−５Ｖはコンデンサ
２８に転送される。次に、すべてのビット・ラインが０
Ｖにプリチャージされ、リリースされる（電圧は印加さ
れない）。次いで、０Ｖが選択されたワード・ラインに
印加され（この電圧は、浮遊ゲートが空の時のＭＯＳＦ
ＥＴ３６の閾値電圧と、浮遊ゲートが電子で一杯である
時のＭＯＳＦＥＴの閾値電圧の間の値である）、周知の
技法によって、各ビット・ラインの電圧が読み取られ、
ラッチ回路５８のラッチに記憶される。特定のビット・
ラインの電圧は、２進ビット"１"が浮遊ゲート１４に記
憶されている場合には、−５Ｖであり、また２進ビッ
ト"０"が浮遊ゲート１４に記憶されている場合には、０
Ｖである。次に、−２０Ｖを選択されたワード・ライン
に、また０Ｖをすべてのビット・ラインに印加すること
によって、浮遊ゲート１４に記憶されているデータを消
去する。これによって、電子がｐ＋拡散領域３２へトン
ネル通過し、浮遊ゲート１４から残っている電子を空に
し、かつ記憶コンデンサ２８の電荷を排除する。再現／
消去モードの最後のステップにおいて、−５Ｖが選択さ
れたワード・ラインに印加され、ラッチに記憶されてい
るデータが選択されたワード・ラインの各ビット・ライ
ンに書き戻される。このデータは転送トランジスタ３６
を介して、記憶コンデンサ２８に転送される。再現／消
去が完了してから、選択されたワード・ラインの各セル
１０は充電されていない浮遊ゲート１４を有することと
なり、浮遊ゲートに当初記憶されたデータが各セル１０
の記憶コンデンサに転送されることとなる。
【００２５】再現／消去モードの上述のステップの各々
を各ワード・ラインについて順次繰り返す必要がある。
各ワード・ラインに対する再現／消去時間は約１０ｍｓ
ｅｃである。アレイ５４に対して再現／消去を完了する
全時間は、ワード・ラインの数Ｍに１０ｍｓｅｃを乗じ
たものに等しい。再現／消去中に、再呼出し済みのセル
を通常のＤＲＡＭ動作時と同様に、定期的にリフレッシ
ュする必要がある。セル・アレイ５４全体が再呼び出し
された後、ＤＲＡＭ動作が再開される。選択されたワー
ド・ラインのすべてのセル１０が同時にプログラムされ
るので、本発明のセル・アレイ５４には従来のＥＥＰＲ
ＯＭセルのような「書込み」阻害問題はない。
を各ワード・ラインについて順次繰り返す必要がある。
各ワード・ラインに対する再現／消去時間は約１０ｍｓ
ｅｃである。アレイ５４に対して再現／消去を完了する
全時間は、ワード・ラインの数Ｍに１０ｍｓｅｃを乗じ
たものに等しい。再現／消去中に、再呼出し済みのセル
を通常のＤＲＡＭ動作時と同様に、定期的にリフレッシ
ュする必要がある。セル・アレイ５４全体が再呼び出し
された後、ＤＲＡＭ動作が再開される。選択されたワー
ド・ラインのすべてのセル１０が同時にプログラムされ
るので、本発明のセル・アレイ５４には従来のＥＥＰＲ
ＯＭセルのような「書込み」阻害問題はない。
【００２６】図５には、本発明の１トランジスタ不揮発
性ＤＲＡＭセル６６の他の実施例が示されている。付加
的な消去ゲート６８を追加することによって、非破壊型
消去がセル６６で実現される。消去ゲート６８はポリシ
リコン極板７０、及び金属またはポリシリコン製の接点
７２からなっている。極板７０を浮遊ゲート１４の第１
層１８に充分近接して製造し、電子が第１層１８から極
板７０へトンネル通過し、２進ビット"１"が浮遊ゲート
１４に記憶されている場合に、浮遊ゲート１４に記憶さ
れている電荷を除去できるようにする必要がある。
性ＤＲＡＭセル６６の他の実施例が示されている。付加
的な消去ゲート６８を追加することによって、非破壊型
消去がセル６６で実現される。消去ゲート６８はポリシ
リコン極板７０、及び金属またはポリシリコン製の接点
７２からなっている。極板７０を浮遊ゲート１４の第１
層１８に充分近接して製造し、電子が第１層１８から極
板７０へトンネル通過し、２進ビット"１"が浮遊ゲート
１４に記憶されている場合に、浮遊ゲート１４に記憶さ
れている電荷を除去できるようにする必要がある。
【００２７】たとえば、極板７０を第１層１８から約７
ｎｍのところに配置することができる。消去ゲート６８
は強い正電圧を消去ゲート６８に印加し、低い正電圧を
すべてのワード・ラインに印加することによって、すべ
てのワード・ラインのすべてのセルで消去を行うことを
可能とする。ワード・ラインと浮遊ゲート１４の間の強
い結合のため、浮遊ゲート１４の電圧は＋２Ｖに近いも
のとなるので、記憶コンデンサ２８が妨害を受けること
はない。
ｎｍのところに配置することができる。消去ゲート６８
は強い正電圧を消去ゲート６８に印加し、低い正電圧を
すべてのワード・ラインに印加することによって、すべ
てのワード・ラインのすべてのセルで消去を行うことを
可能とする。ワード・ラインと浮遊ゲート１４の間の強
い結合のため、浮遊ゲート１４の電圧は＋２Ｖに近いも
のとなるので、記憶コンデンサ２８が妨害を受けること
はない。
【００２８】図５のセル６６の他の実施例において、単
一の電子インジェクタ構造（ＳＥＩＳ）７４を実現する
ことができる。ＳＥＩＳスタックは当分野で周知のもの
であり、電子を一方向のみに注入することを可能とす
る。ＳＥＩＳ７４によって、電子を浮遊ゲート１４の第
１層１８から消去ゲート６８に注入し、２進ビット"１"
が浮遊ゲート１４に記憶されている場合に、浮遊ゲート
１４に記憶されている電荷を除去することが可能とな
る。この実施例においては、ＳＥＩＳ７４の厚さのた
め、ＳＥＩＳ７４を利用せずに電子のトンネル通過を可
能とするように、極板７０を第１層１８に充分近接して
製造することができない。ＳＥＩＳ７４はシリコン含有
量が高い二酸化シリコン層７６及び二酸化シリコン層７
８を含んでいる。通常、層７６及び７８の各々の厚さは
１０ｎｍである。
一の電子インジェクタ構造（ＳＥＩＳ）７４を実現する
ことができる。ＳＥＩＳスタックは当分野で周知のもの
であり、電子を一方向のみに注入することを可能とす
る。ＳＥＩＳ７４によって、電子を浮遊ゲート１４の第
１層１８から消去ゲート６８に注入し、２進ビット"１"
が浮遊ゲート１４に記憶されている場合に、浮遊ゲート
１４に記憶されている電荷を除去することが可能とな
る。この実施例においては、ＳＥＩＳ７４の厚さのた
め、ＳＥＩＳ７４を利用せずに電子のトンネル通過を可
能とするように、極板７０を第１層１８に充分近接して
製造することができない。ＳＥＩＳ７４はシリコン含有
量が高い二酸化シリコン層７６及び二酸化シリコン層７
８を含んでいる。通常、層７６及び７８の各々の厚さは
１０ｎｍである。
【００２９】図６に示すように、上述したのと同じ態様
で動作する消去ゲート８０を、図３のセル４０に実現す
ることもできる。消去ゲート８０はポリシリコン極板８
２及び接点８４からなっている。極板８２を浮遊ゲート
４２に充分接近させて製造し、電子が極板８２へのトン
ネルを通過できるようにすることができる。たとえば、
極板８２を浮遊ゲート４２から約７ｎｍのところに配置
することができる。あるいは、ＳＥＩＳスタック８６を
極板８２と浮遊ゲート４２の間に配置することができ
る。ＳＥＩＳ８６はシリコン含有量が高い二酸化シリコ
ン層８８と二酸化シリコン層９０からなっている。図５
のセル６６に関して上述したように、ＳＥＩＳ８６を図
６のセル７９に使用した場合、ＳＥＩＳ８６なしに電子
の極板７０へのトンネル通過を可能とするように、極板
８２を浮遊ゲート４２に充分近接して製造することがで
きない。
で動作する消去ゲート８０を、図３のセル４０に実現す
ることもできる。消去ゲート８０はポリシリコン極板８
２及び接点８４からなっている。極板８２を浮遊ゲート
４２に充分接近させて製造し、電子が極板８２へのトン
ネルを通過できるようにすることができる。たとえば、
極板８２を浮遊ゲート４２から約７ｎｍのところに配置
することができる。あるいは、ＳＥＩＳスタック８６を
極板８２と浮遊ゲート４２の間に配置することができ
る。ＳＥＩＳ８６はシリコン含有量が高い二酸化シリコ
ン層８８と二酸化シリコン層９０からなっている。図５
のセル６６に関して上述したように、ＳＥＩＳ８６を図
６のセル７９に使用した場合、ＳＥＩＳ８６なしに電子
の極板７０へのトンネル通過を可能とするように、極板
８２を浮遊ゲート４２に充分近接して製造することがで
きない。
【００３０】メモリ・セル６６または７９をメモリ・シ
ステム５２のアレイ５４に利用することができる。図５
または図６のメモリ・セル６６または７９のアレイで構
成されたメモリ・システム５２のすべての動作モード
は、再現／消去を除き、図１または図３のメモリ・セル
で構成されたメモリ・システム５２のものと同一であ
る。メモリ・セル６６または７９のアレイからなるメモ
リ・システムの場合、再現／消去は−５Ｖをすべてのワ
ード・ラインに印加しそして０Ｖをすべてのビット・ラ
インに印加することから始まり、すべてのコンデンサ２
８を放電する。次に、０Ｖがすべてのワード・ラインに
印加され、−５Ｖがすべてのビット・ラインに印加され
て、浮遊ゲートが２進"１"を表す負に充電されているセ
ルの記憶コンデンサ２８を充電する。最後に、＋２Ｖを
すべてのワード・ラインに、また＋２２Ｖを消去ゲート
６８または８０に印加する。これにより、電子は浮遊ゲ
ート１４または４２から極板７０または８２のそれぞれ
へトンネル通過し、これによって浮遊ゲート１４または
４２のそれぞれから電荷を除去する。メモリ・セル６６
または７９を利用した再現／消去を完了する全時間は、
消去がすべてのワード・ラインに同時に行われるので、
約１０ｍｓｅｃである。
ステム５２のアレイ５４に利用することができる。図５
または図６のメモリ・セル６６または７９のアレイで構
成されたメモリ・システム５２のすべての動作モード
は、再現／消去を除き、図１または図３のメモリ・セル
で構成されたメモリ・システム５２のものと同一であ
る。メモリ・セル６６または７９のアレイからなるメモ
リ・システムの場合、再現／消去は−５Ｖをすべてのワ
ード・ラインに印加しそして０Ｖをすべてのビット・ラ
インに印加することから始まり、すべてのコンデンサ２
８を放電する。次に、０Ｖがすべてのワード・ラインに
印加され、−５Ｖがすべてのビット・ラインに印加され
て、浮遊ゲートが２進"１"を表す負に充電されているセ
ルの記憶コンデンサ２８を充電する。最後に、＋２Ｖを
すべてのワード・ラインに、また＋２２Ｖを消去ゲート
６８または８０に印加する。これにより、電子は浮遊ゲ
ート１４または４２から極板７０または８２のそれぞれ
へトンネル通過し、これによって浮遊ゲート１４または
４２のそれぞれから電荷を除去する。メモリ・セル６６
または７９を利用した再現／消去を完了する全時間は、
消去がすべてのワード・ラインに同時に行われるので、
約１０ｍｓｅｃである。
【００３１】図７ないし図９は不揮発性ＤＲＡＭセル１
０を製造する方法にしたがった連続したステップにおけ
る図１のコンパクトな不揮発性ＤＲＡＭセル１０の断面
図である。以下で説明するように、従来のＤＲＡＭ製造
技術を改変することによって、不揮発性ＤＲＡＭセル１
０を製造することができる。ＰＭＯＳＦＥＴの形成に関
連してプロセスを説明するが、本発明の分野における技
術者には、本発明の特徴をＮＭＯＳＦＥＴの形成にも適
用できることが理解されよう。
０を製造する方法にしたがった連続したステップにおけ
る図１のコンパクトな不揮発性ＤＲＡＭセル１０の断面
図である。以下で説明するように、従来のＤＲＡＭ製造
技術を改変することによって、不揮発性ＤＲＡＭセル１
０を製造することができる。ＰＭＯＳＦＥＴの形成に関
連してプロセスを説明するが、本発明の分野における技
術者には、本発明の特徴をＮＭＯＳＦＥＴの形成にも適
用できることが理解されよう。
【００３２】図７にはｐ＋拡散領域２４及び３２が設け
られた単結晶シリコンのｎ型基板１６が示されている。
拡散領域の不純物はホウ素などの任意の適当なｐ型不純
物であり、たとえば拡散またはイオン注入などの任意適
当な周知の技法によって、領域２４及び３２内に導入さ
れる。酸化物９２の薄層が周知の熱酸化プロセスによっ
て、基板１６に付着される。次いで、ドープされていな
いポリシリコンの層が、低圧化学的気相成長法などの任
意の周知の技法によって、酸化物層９２に付着される。
次いで、ホウ素をｐ型ドーパントとして使用する周知の
イオン注入技法によって、ポリシリコン層をｐ型にドー
プする。次いで、ポリシリコン層をエッチし、浮遊ゲー
ト１４の第１ポリシリコン層１８及びコンデンサ極板３
０を形成する。図８に示すように、酸化物９４の層を任
意の周知の湿式または乾式付着プロセスによって付着
し、かつ周知のフォトリソグラフィ・マスキング及びエ
ッチング技法によってエッチして、バイア９６を形成す
る。次いで、ポリシリコン９８の第２の層を付着し、イ
オン注入によって、ｐ型不純物によってドープする。次
いで、層９８を上述の周知の技法によってエッチして、
浮遊ゲート１４の第２層２０を形成する。次いで、図９
におけるように、上述の周知の技法によって、酸化物１
００の層を付着させる。その後、周知のフォトリソグラ
フィ・マスキング及びエッチング・ステップを利用し
て、コンタクト・ホール１０２及び１０４を形成する。
最後に、図１に示すように、金属皮膜またはポリシリコ
ンを付着させて、接点２６、３７及び制御ゲート１２を
形成する。
られた単結晶シリコンのｎ型基板１６が示されている。
拡散領域の不純物はホウ素などの任意の適当なｐ型不純
物であり、たとえば拡散またはイオン注入などの任意適
当な周知の技法によって、領域２４及び３２内に導入さ
れる。酸化物９２の薄層が周知の熱酸化プロセスによっ
て、基板１６に付着される。次いで、ドープされていな
いポリシリコンの層が、低圧化学的気相成長法などの任
意の周知の技法によって、酸化物層９２に付着される。
次いで、ホウ素をｐ型ドーパントとして使用する周知の
イオン注入技法によって、ポリシリコン層をｐ型にドー
プする。次いで、ポリシリコン層をエッチし、浮遊ゲー
ト１４の第１ポリシリコン層１８及びコンデンサ極板３
０を形成する。図８に示すように、酸化物９４の層を任
意の周知の湿式または乾式付着プロセスによって付着
し、かつ周知のフォトリソグラフィ・マスキング及びエ
ッチング技法によってエッチして、バイア９６を形成す
る。次いで、ポリシリコン９８の第２の層を付着し、イ
オン注入によって、ｐ型不純物によってドープする。次
いで、層９８を上述の周知の技法によってエッチして、
浮遊ゲート１４の第２層２０を形成する。次いで、図９
におけるように、上述の周知の技法によって、酸化物１
００の層を付着させる。その後、周知のフォトリソグラ
フィ・マスキング及びエッチング・ステップを利用し
て、コンタクト・ホール１０２及び１０４を形成する。
最後に、図１に示すように、金属皮膜またはポリシリコ
ンを付着させて、接点２６、３７及び制御ゲート１２を
形成する。
【００３３】図５の不揮発性ＤＲＡＭセル６６を製造す
る場合、すべての製造ステップは、以下で説明する改変
を除き、上記で説明したものと同じである。第２のポリ
シリコン層９８をエッチして、ポリシリコン極板７０、
ならびに浮遊ゲート１４の第２の層２０を形成する。さ
らに、フォトリソグラフィ・マスキング及びエッチング
技法を使用して、コンタクト・ホールを形成し、消去極
板７０を露出させる。なお、金属皮膜またはポリシリコ
ン・ステップは接点７２の形成を含んでいる。
る場合、すべての製造ステップは、以下で説明する改変
を除き、上記で説明したものと同じである。第２のポリ
シリコン層９８をエッチして、ポリシリコン極板７０、
ならびに浮遊ゲート１４の第２の層２０を形成する。さ
らに、フォトリソグラフィ・マスキング及びエッチング
技法を使用して、コンタクト・ホールを形成し、消去極
板７０を露出させる。なお、金属皮膜またはポリシリコ
ン・ステップは接点７２の形成を含んでいる。
【００３４】
【発明の効果】本発明の不揮発性ＤＲＡＭセルの主な用
途は、ポータブル・コンピュータの中央メモリであり、
あるいはハード・ディスクをソリッド・ステートで置き
換えることである。両方の場合に、本発明は従来のＥＥ
ＰＲＯＭセルよりも書込み速度が高速であるという大き
な利点を有している。さらに、電力が中断したときに、
データが浮遊ゲートのみに書き込まれるので、本発明の
メモリ・セルは従来のＥＥＰＲＯＭセルよりも高い信頼
性を有している。本発明のコンパクトなセル構造によっ
て、高密度な不揮発性ＤＲＡＭセルを実現できるように
なる。さらに、同一のコンパクトな１トランジスタ・セ
ルにＤＲＡＭとＥＥＰＲＯＭの機能を組み合わせること
によって、本発明は両者が同一のデコーダを有するとい
う利点を備えることとなり、記憶コンデンサから浮遊ゲ
ートへの転送がすべてのセルに対して並列に行われるの
であるから、これも転送速度を改善するものである。さ
らに、記憶コンデンサから浮遊ゲートへの転送速度が１
０ｍｓｅｃ程度であるから、電力の中断が検出されたと
きに、簡単なコンデンサを短時間の電源バックアップと
して使用することができる。
途は、ポータブル・コンピュータの中央メモリであり、
あるいはハード・ディスクをソリッド・ステートで置き
換えることである。両方の場合に、本発明は従来のＥＥ
ＰＲＯＭセルよりも書込み速度が高速であるという大き
な利点を有している。さらに、電力が中断したときに、
データが浮遊ゲートのみに書き込まれるので、本発明の
メモリ・セルは従来のＥＥＰＲＯＭセルよりも高い信頼
性を有している。本発明のコンパクトなセル構造によっ
て、高密度な不揮発性ＤＲＡＭセルを実現できるように
なる。さらに、同一のコンパクトな１トランジスタ・セ
ルにＤＲＡＭとＥＥＰＲＯＭの機能を組み合わせること
によって、本発明は両者が同一のデコーダを有するとい
う利点を備えることとなり、記憶コンデンサから浮遊ゲ
ートへの転送がすべてのセルに対して並列に行われるの
であるから、これも転送速度を改善するものである。さ
らに、記憶コンデンサから浮遊ゲートへの転送速度が１
０ｍｓｅｃ程度であるから、電力の中断が検出されたと
きに、簡単なコンデンサを短時間の電源バックアップと
して使用することができる。
【００３５】本発明をその好ましい実施例に関して詳細
に図示説明したが、当分野の技術者には、形態及び細部
における上記及びその他の変更が本発明の精神及び範囲
を逸脱することなく実施できることが理解されよう。
に図示説明したが、当分野の技術者には、形態及び細部
における上記及びその他の変更が本発明の精神及び範囲
を逸脱することなく実施できることが理解されよう。
【図１】本発明の１トランジスタ不揮発性ＤＲＡＭセル
の断面図である。
の断面図である。
【図２】図１の１トランジスタ不揮発性ＤＲＡＭセルの
回路図である。
回路図である。
【図３】本発明の１トランジスタ不揮発性ＤＲＡＭセル
の他の実施例の断面図である。
の他の実施例の断面図である。
【図４】本発明の１トランジスタ不揮発性ＤＲＡＭセル
のアレイを有する本発明のメモリ・システムの説明図で
ある。
のアレイを有する本発明のメモリ・システムの説明図で
ある。
【図５】本発明の１トランジスタ不揮発性ＤＲＡＭセル
の他の実施例の断面図である。
の他の実施例の断面図である。
【図６】本発明の１トランジスタ不揮発性ＤＲＡＭセル
の他の実施例の断面図である。
の他の実施例の断面図である。
【図７】図１の不揮発性ＤＲＡＭセルを製造する方法に
よる連続した段階での本発明の１トランジスタ不揮発性
ＤＲＡＭセルの断面図である。
よる連続した段階での本発明の１トランジスタ不揮発性
ＤＲＡＭセルの断面図である。
【図８】図１の不揮発性ＤＲＡＭセルを製造する方法に
よる連続した段階での本発明の１トランジスタ不揮発性
ＤＲＡＭセルの断面図である。
よる連続した段階での本発明の１トランジスタ不揮発性
ＤＲＡＭセルの断面図である。
【図９】図１の不揮発性ＤＲＡＭセルを製造する方法に
よる連続した段階での本発明の１トランジスタ不揮発性
ＤＲＡＭセルの断面図である。
よる連続した段階での本発明の１トランジスタ不揮発性
ＤＲＡＭセルの断面図である。
１０ １トランジスタ不揮発性ＤＲＡＭセル １２ 制御ゲート １４ ２層浮遊ゲート １６ ｎ型基板 １８ 第１ｐドープ・ポリシリコン層 ２０ 第２ｐドープ・ポリシリコン層 ２４ ｐ＋ソース拡散領域 ２６ 接点 ２８ 記憶コンデンサ ３０ 極板 ３２ ｐ＋ドレイン領域 ３６ 転送トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チン・シアン・スー 中華民国300台湾省シン・チュー、中華 大学電気工学部（番地なし) (72)発明者 マシュー・ロバート・ワードマン アメリカ合衆国10541、ニューヨーク州 マホパック、シカモア・ロード 32 (72)発明者 ベイン・ソン・フー アメリカ合衆国10598、ニューヨーク州 ヨークタウン・ハイツ、ブレンダー・レ ーン 750 (56)参考文献 特開 昭58−119667（ＪＰ，Ａ) 特開 平２−7289（ＪＰ，Ａ)
Claims (21)
- 【請求項１】複数のビット・ラインに接続されたビット
・ライン・ドライバ回路、複数のワード・ラインに接続
されたワード・ライン・ドライバ回路及び上記ビット・
ライン及び上記ワード・ラインの各交点に接続されたメ
モリ・セルを有する不揮発性ダイナミック・ランダム・
アクセス・メモリにおいて、 上記メモリ・セルは、 半導体基板内に形成された、ドレイン領域及び上記ビッ
ト・ラインに接続されたソース領域と、 上記半導体基板上に形成された絶縁層と、 上記ソース領域及びドレイン領域の間のチャネル領域の
上方で、上記絶縁層上に形成されそして上記ワード・ラ
インに接続された制御電極と、 上記ドレイン領域を一方の電極とし、そして該ドレイン
領域の上方で上記絶縁層内に形成されそして基準電位に
接続された導電層を他方の電極とする記憶コンデンサ
と、 上記チャネル領域及び上記制御電極の間で、上記絶縁層
内に形成された浮遊ゲートとを有し、 該浮遊ゲートは、互いに接続された第１層及び第２層を
有し、上記第１層は上記ドレイン領域の上方に配置さ
れ、そして該第１層及び上記ドレイン領域との間の絶縁
層の厚さは、上記ドレイン領域及び上記第１層の間で電
子がトンネル通過できる厚さであり、そして上記第２層
は上記チャネルの上方でそして上記第１層よりも上記半
導体基板の表面から遠ざけられて配置され、 上記ワード・ライン・ドライバ回路及びビット・ライン
・ドライバ回路は、上記不揮発性ダイナミック・ランダ
ム・アクセス・メモリに対する電力がオフになったこと
に応答して、上記記憶コンデンサのドレイン領域の電位
に応じて該ドレイン領域から上記第１層への電子のトン
ネル通過を生じさせる印加電位を上記全ワード・ライン
及びビット・ラインに印加して全てのメモリ・セルの記
憶コンデンサのデータを上記第１層を介して上記浮遊ゲ
ートにそれぞれ転送することを特徴とする上記不揮発性
ダイナミック・ランダム・アクセス・メモリ。 - 【請求項２】上記記憶コンデンサの上記ドレイン領域の
電位は上記基準電位に等しい第１電位若しくは上記基準
電位と異なる第２電位を呈し、上記ドレイン領域が上記
第２電位にあるときに上記印加電位が印加されると、上
記トンネル通過が生じるように上記印加電位及び上記第
２電位の値が選択されていることを特徴とする請求項１
記載のメモリ。 - 【請求項３】上記ワード・ライン・ドライバ回路及びビ
ット・ライン・ドライバ回路は、上記不揮発性ダイナミ
ック・ランダム・アクセス・メモリに対する電力がオン
に復帰したことに応答して、上記ビット・ラインに上記
第２電位を印加すると共に上記第２電位にある浮遊ゲー
トの下の上記チャネルを導通させる電位を上記ワード・
ラインに印加して、上記記憶コンデンサのドレイン領域
の電位を上記第２電位に変化させた後に、上記ビット・
ライン及び上記ワード・ラインに、上記記憶コンデンサ
の電位が表すデータを読み取る電位を印加して、上記デ
ータをラッチに記憶し、そしてこの後に、上記ビット・
ラインに上記第１電位を印加すると共に上記ワード・ラ
インに上記トンネル通過を生じさせる電位を印加して上
記浮遊ゲート及び上記記憶コンデンサの電位を上記第１
電位に復帰させ、そしてこの後に、上記ラッチ内のデー
タを上記記憶コンデンサに記憶させる電位を上記ビット
・ライン及び上記ワードラインに印加することを特徴と
する請求項２記載の上記メモリ。 - 【請求項４】上記浮遊ゲートの第１層及び上記ドレイン
領域の間の上記酸化物層の厚さは７ｎｍであることを特
徴とする請求項１記載のメモリ。 - 【請求項５】上記浮遊ゲートの第２層及び上記半導体基
板の表面の間の上記酸化物層の厚さは１４ｎｍであるこ
とを特徴とする請求項４記載のメモリ。 - 【請求項６】上記制御電極及び上記浮遊ゲートの第２層
の間の上記酸化物層の厚さは７ｎｍであることを特徴と
する請求項５記載のメモリ。 - 【請求項７】半導体基板内に形成された、ドレイン領域
及びソース領域と、 上記半導体基板上に形成された絶縁層と、 上記ソース領域及びドレイン領域の間のチャネル領域の
上方で、上記絶縁層上に形成された制御電極と、 上記ドレイン領域を一方の電極とし、そして該ドレイン
領域の上方で上記絶縁層内に形成されそして基準電位に
接続された導電層を他方の電極とする記憶コンデンサ
と、 上記チャネル領域及び上記制御電極の間で、上記絶縁層
内に形成された浮遊ゲートと、 該浮遊ゲートは、互いに接続された第１層及び第２層を
有し、上記第１層は上記ドレイン領域の上方に配置さ
れ、そして該第１層及び上記ドレイン領域との間の絶縁
層の厚さは、上記ドレイン領域及び上記第１層の間で電
子がトンネル通過できる厚さであり、そして上記第２層
は上記チャネルの上方でそして上記第１層よりも上記半
導体基板の表面から遠ざけられて配置されており、 上記浮遊ゲートの第１層の上の上記絶縁層内に形成され
た消去ゲートとを有する不揮発性ダイナミック・ランダ
ム・アクセス・メモリ・セル。 - 【請求項８】上記消去ゲートは、上記第１層の上方で上
記絶縁層内に形成された導電層を有し、該導電層及び上
記第１層の間の上記絶縁層の厚さは、上記導電層及び上
記第１層の間で電子がトンネル通過できる厚さであるこ
とを特徴とする請求項７記載のメモリ・セル。 - 【請求項９】上記導電層及び上記第１層の間の上記絶縁
層の厚さは、７ｎｍであることを特徴とする請求項８記
載のメモリ・セル。 - 【請求項１０】上記消去ゲートは、上記第１層から電子
を上記消去ゲートに注入するための、上記第１層の上に
形成されたシリコン含有量の高い二酸化シリコン層、該
シリコン含有量の高い二酸化シリコン層の上に形成され
た二酸化シリコン層及び該二酸化シリコン層の上に形成
された導電層を有することを特徴とする請求項７記載の
メモリ・セル。 - 【請求項１１】半導体基板内に形成された、ドレイン領
域及びソース領域と、 上記半導体基板上に形成された絶縁層と、 上記ソース領域及びドレイン領域の間のチャネル領域の
上方で、上記絶縁層上に形成された制御電極と、 上記ドレイン領域を一方の電極とし、そして該ドレイン
領域の上方で上記絶縁層内に形成されそして基準電位に
接続された導電層を他方の電極とする記憶コンデンサ
と、 上記チャネル領域及び上記制御電極の間で、上記絶縁層
内に形成された浮遊ゲートとを有し、 該浮遊ゲートは上記ドレイン領域の上にまで延長された
延長部を有し、電荷を上記延長部と上記記憶コンデンサ
のドレイン領域との間で転送するための、上記ドレイン
領域の上に形成されたシリコン含有量の高い二酸化シリ
コン層と、該シリコン含有量の高い二酸化シリコン層の
上に形成された二酸化シリコン層と、該二酸化シリコン
層の上に形成されたシリコン含有量の高い二酸化シリコ
ン層とを有する不揮発性ダイナミック・ランダム・アク
セス・メモリ・セル。 - 【請求項１２】上記浮遊ゲートの延長部の上の上記絶縁
層内に形成された消去ゲートとを有することを特徴とす
る請求項１１記載のメモリ・セル。 - 【請求項１３】上記消去ゲートは、上記延長部の上方で
上記絶縁層内に形成された導電層を有し、該導電層及び
上記延長部の間の上記絶縁層の厚さは、上記導電層及び
上記延長部の間で電子がトンネル通過できる厚さである
ことを特徴とする請求項１２記載のメモリ・セル。 - 【請求項１４】上記消去ゲートは、上記延長部から電子
を上記消去ゲートに注入するための、上記延長部の上に
形成されたシリコン含有量の高い二酸化シリコン層、該
シリコン含有量の高い二酸化シリコン層の上に形成され
た二酸化シリコン層及び該二酸化シリコン層の上に形成
された導電層を有することを特徴とする請求項１２記載
のメモリ・セル。 - 【請求項１５】複数の行及び複数の列に配列された複数
個の不揮発性ダイナミック・ランダム・アクセス・メモ
リ・セルを有する不揮発性ダイナミック・ランダム・ア
クセス・メモリ・アレイにおいて、 上記メモリ・セルは、 半導体基板内に形成された、ドレイン領域及びソース領
域と、 上記半導体基板上に形成された絶縁層と、 上記ソース領域及びドレイン領域の間のチャネル領域の
上方で、上記絶縁層上に形成された制御電極と、 上記ドレイン領域を一方の電極とし、そして該ドレイン
領域の上方で上記絶縁層内に形成されそして基準電位に
接続された導電層を他方の電極とする記憶コンデンサ
と、 上記チャネル領域及び上記制御電極の間で、上記絶縁層
内に形成された浮遊ゲートと、 該浮遊ゲートは、互いに接続された第１層及び第２層を
有し、上記第１層は上記ドレイン領域の上方に配置さ
れ、そして該第１層及び上記ドレイン領域との間の絶縁
層の厚さは、上記ドレイン領域及び上記第１層の間で電
子がトンネル通過できる厚さであり、そして上記第２層
は上記チャネルの上方でそして上記第１層よりも上記半
導体基板の表面から遠ざけられて配置されており、 上記浮遊ゲートの第１層の上の上記絶縁層内に形成され
た消去ゲートとを有する不揮発性ダイナミック・ランダ
ム・アクセス・メモリ・アレイ。 - 【請求項１６】上記複数の行のそれぞれのメモリ・セル
のソース領域に各々接続された複数のビット・ラインを
有することを特徴とする請求項１５記載のメモリ・アレ
イ。 - 【請求項１７】上記メモリ・セルの制御電極に接続され
たワード・ラインを有することを特徴とする請求項１６
記載のメモリ・アレイ。 - 【請求項１８】（ａ）第１導電型の半導体基板の表面に
第２導電型の第１拡散領域及び第２拡散領域を形成する
ステップと、 （ｂ）上記半導体基板の表面上にトンネル酸化物層を付
着するステップと、 （ｃ）該トンネル酸化物層上に未ドープの第１ポリシリ
コン層を付着し、第２導電型のドーパントを上記未ドー
プの第１ポリシリコン層に注入するステップと、 （ｄ）上記第２拡散領域の上側に、上記第１拡散領域に
近い第１部分及び該第１部分から離隔した第２部分を形
成するように上記第１ポリシリコン層を選択的に除去す
るステップと、 （ｅ）上記第１及び第２部分の上にそして上記トンネル
酸化物層の露出部分の上に第１酸化物層を付着し、 （ｆ）上記第１部分の上側の上記第１酸化物層に第１バ
イアを形成して、上記第１部分の上側表面を露出し、 （ｇ）未ドープの第２ポリシリコン層を上記第１酸化物
層及び上記第１バイア内に付着し、上記第２導電型のド
ーパントを上記第２ポリシリコン層に注入し、 （ｈ）上記第１バイアを介して上記第１部分に接続し且
つ上記第１拡散領域及び上記第２拡散領域の間のチャネ
ル領域の上方に延びる第３部分を形成するように、上記
第２ポリシリコン層を選択的に除去し、 （ｉ）上記第３部分の上にそして上記第１酸化物層の露
出部分の上に第２酸化物層を付着させるステップと、 （ｊ）上記第１拡散領域の上の上記トンネル酸化物層、
上記第１酸化物層及び第２酸化物層に第２バイアを形成
し、そして上記第２部分の上の上記第１及び第２酸化物
層に第３バイアを形成して、上記第１拡散領域の上側表
面及び上記第２部分の上側表面をそれぞれ露出するステ
ップと、 （ｋ）上記第２及び第３バイア内及び上記第２酸化物層
上に導電層を付着するステップと、 （ｌ）上記第１拡散領域のコンタクト、上記第２部分の
コンタクト及び上記チャネル領域の上側のゲート電極を
形成するように上記導電層を選択的に除去するステップ
とを含む不揮発性ダイナミック・ランダム・アクセス・
メモリ・セルを形成する方法。 - 【請求項１９】上記トンネル酸化物層の厚さは７ｎｍで
あり、上記第１酸化物層の厚さは７ｎｍであり、そして
上記第２酸化物層の厚さは、７ｎｍであることを特徴と
する請求項１８記載の方法。 - 【請求項２０】上記ステップ（ｈ）が、上記第１バイア
を介して上記第１部分に接続し且つ上記第１拡散領域及
び上記第２拡散領域の間のチャネル領域の上方に延びる
第３部分を形成し、そして、上記第３部分から離隔して
上記第１部分の上方に配置された第４部分を形成するよ
うに、上記第２ポリシリコン層を選択的に除去し、 上記ステップ（ｉ）が、上記第３及び第４部分の上にそ
して上記第１酸化物層の露出部分の上に第２酸化物層を
形成し、 上記ステップ（ｊ）が、上記第１拡散領域の上の上記ト
ンネル酸化物層、上記第１酸化物層及び第２酸化物層に
第２バイアを形成し、上記第２部分の上の上記第１及び
第２酸化物層に第３バイアを形成し、そして、上記第４
部分の上の上記第２酸化物層に第４バイアを形成して、
上記第１拡散領域の上側表面、上記第２部分の上側表面
及び上記第４部分の上側表面をそれぞれ露出し、 上記ステップ（ｋ）が、上記第２、第３及び第４バイア
内及び上記第２酸化物層上に導電層を付着するステップ
と、 上記ステップ（ｌ）が、上記第１拡散領域のコンタク
ト、上記第２部分のコンタクト、上記第４部分のコンタ
クト及び上記チャネル領域の上側のゲート電極を形成す
るように上記導電層を選択的に除去することを特徴とす
る請求項１８記載の方法。 - 【請求項２１】上記トンネル酸化物層及び上記第１酸化
物層の厚さが７ｎｍであることを特徴とする請求項２０
記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/841,343 US5331188A (en) | 1992-02-25 | 1992-02-25 | Non-volatile DRAM cell |
| US841343 | 2001-04-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH065801A JPH065801A (ja) | 1994-01-14 |
| JP2509433B2 true JP2509433B2 (ja) | 1996-06-19 |
Family
ID=25284627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5028765A Expired - Lifetime JP2509433B2 (ja) | 1992-02-25 | 1993-02-18 | 不揮発性ダイナミック・ランダム・アクセス・メモリ |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5331188A (ja) |
| EP (1) | EP0557581A3 (ja) |
| JP (1) | JP2509433B2 (ja) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5517634A (en) * | 1992-06-23 | 1996-05-14 | Quantum Corporation | Disk drive system including a DRAM array and associated method for programming initial information into the array |
| EP0654791B1 (en) * | 1993-11-24 | 1999-07-28 | STMicroelectronics S.r.l. | Non-voltaile memory device having means for supplying negative programming voltages |
| KR0160182B1 (ko) * | 1993-12-28 | 1998-12-01 | 다나까 미노루 | 반도체 기억 장치 및 그 제조방법 |
| JPH0883855A (ja) * | 1994-09-13 | 1996-03-26 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US5502797A (en) * | 1994-10-04 | 1996-03-26 | Lexmark International, Inc. | Apparatus with flash memory control for revision |
| JP2663887B2 (ja) * | 1994-11-29 | 1997-10-15 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| US5567636A (en) * | 1995-02-27 | 1996-10-22 | Motorola Inc. | Process for forming a nonvolatile random access memory array |
| US5598367A (en) * | 1995-06-07 | 1997-01-28 | International Business Machines Corporation | Trench EPROM |
| US5578515A (en) * | 1995-11-06 | 1996-11-26 | Hughes Aircraft Company | Method for fabricating gate structure for nonvolatile memory device comprising an EEPROM and a latch transistor |
| US5723375A (en) * | 1996-04-26 | 1998-03-03 | Micron Technology, Inc. | Method of making EEPROM transistor for a DRAM |
| US5780341A (en) * | 1996-12-06 | 1998-07-14 | Halo Lsi Design & Device Technology, Inc. | Low voltage EEPROM/NVRAM transistors and making method |
| JP3299900B2 (ja) * | 1996-12-27 | 2002-07-08 | シャープ株式会社 | 不揮発性メモリ及びその動作方法 |
| TW313706B (en) * | 1997-01-10 | 1997-08-21 | United Microelectronics Corp | Read only memory structure and manufacturing method thereof |
| JP3492168B2 (ja) * | 1997-10-21 | 2004-02-03 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| US5981335A (en) * | 1997-11-20 | 1999-11-09 | Vanguard International Semiconductor Corporation | Method of making stacked gate memory cell structure |
| US6384439B1 (en) * | 1998-02-02 | 2002-05-07 | Texas Instruments, Inc. | DRAM memory cell and array having pass transistors with recessed channels |
| US6332183B1 (en) | 1998-03-05 | 2001-12-18 | Micron Technology, Inc. | Method for recovery of useful areas of partially defective synchronous memory components |
| US6314527B1 (en) | 1998-03-05 | 2001-11-06 | Micron Technology, Inc. | Recovery of useful areas of partially defective synchronous memory components |
| US5995409A (en) * | 1998-03-20 | 1999-11-30 | Silicon Aquarius, Inc. | Electrically-programmable read-only memory fabricated using a dynamic random access memory fabrication process and methods for programming same |
| US6097056A (en) | 1998-04-28 | 2000-08-01 | International Business Machines Corporation | Field effect transistor having a floating gate |
| US6381708B1 (en) | 1998-04-28 | 2002-04-30 | Micron Technology, Inc. | Method for decoding addresses for a defective memory array |
| US6381707B1 (en) | 1998-04-28 | 2002-04-30 | Micron Technology, Inc. | System for decoding addresses for a defective memory array |
| US7192829B2 (en) * | 1998-07-17 | 2007-03-20 | Micron Technology, Inc. | Methods of forming floating gate transistors |
| US6117732A (en) * | 1998-11-17 | 2000-09-12 | Taiwan Semiconductor Manufacturing Co. | Use of a metal contact structure to increase control gate coupling capacitance for a single polysilicon non-volatile memory cell |
| US6496876B1 (en) | 1998-12-21 | 2002-12-17 | Micron Technology, Inc. | System and method for storing a tag to identify a functional storage location in a memory device |
| US6452856B1 (en) * | 1999-02-26 | 2002-09-17 | Micron Technology, Inc. | DRAM technology compatible processor/memory chips |
| US6256225B1 (en) | 1999-02-26 | 2001-07-03 | Micron Technology, Inc. | Construction and application for non-volatile reprogrammable switches |
| US6380581B1 (en) | 1999-02-26 | 2002-04-30 | Micron Technology, Inc. | DRAM technology compatible non volatile memory cells with capacitors connected to the gates of the transistors |
| US6297989B1 (en) | 1999-02-26 | 2001-10-02 | Micron Technology, Inc. | Applications for non-volatile memory cells |
| IT1313865B1 (it) * | 1999-11-11 | 2002-09-24 | St Microelectronics Srl | Apparato per la verifica della ritenzione di dati in memorie nonvolatili. |
| US6372525B1 (en) * | 1999-12-20 | 2002-04-16 | Taiwan Semiconductor Manufacturing Company | Wafer-level antenna effect detection pattern for VLSI |
| US7259654B2 (en) * | 2000-02-28 | 2007-08-21 | Magellan Technology Pty Limited | Radio frequency identification transponder |
| US7248145B2 (en) * | 2000-02-28 | 2007-07-24 | Magellan Technology Oty Limited | Radio frequency identification transponder |
| US7269765B1 (en) * | 2000-04-13 | 2007-09-11 | Micron Technology, Inc. | Method and apparatus for storing failing part locations in a module |
| US7100832B2 (en) * | 2000-04-18 | 2006-09-05 | Metrologic Instruments, Inc. | Bioptical laser scanning system providing 360° of omnidirectional bar code symbol scanning coverage at point of sale station |
| EA003573B1 (ru) * | 2001-06-29 | 2003-06-26 | Александр Михайлович Ильянок | Плоский дисплей с самосканирующей разверткой |
| EA003852B1 (ru) * | 2001-06-29 | 2003-10-30 | Александр Михайлович Ильянок | Квантовый суперконденсатор |
| US7282731B2 (en) * | 2001-06-29 | 2007-10-16 | Alexandr Mikhailovich Ilyanok | Quantum supermemory |
| US7476925B2 (en) * | 2001-08-30 | 2009-01-13 | Micron Technology, Inc. | Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators |
| US7075829B2 (en) * | 2001-08-30 | 2006-07-11 | Micron Technology, Inc. | Programmable memory address and decode circuits with low tunnel barrier interpoly insulators |
| US7068544B2 (en) | 2001-08-30 | 2006-06-27 | Micron Technology, Inc. | Flash memory with low tunnel barrier interpoly insulators |
| US6754108B2 (en) * | 2001-08-30 | 2004-06-22 | Micron Technology, Inc. | DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators |
| US6778441B2 (en) * | 2001-08-30 | 2004-08-17 | Micron Technology, Inc. | Integrated circuit memory device and method |
| US7087954B2 (en) * | 2001-08-30 | 2006-08-08 | Micron Technology, Inc. | In service programmable logic arrays with low tunnel barrier interpoly insulators |
| US6963103B2 (en) * | 2001-08-30 | 2005-11-08 | Micron Technology, Inc. | SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators |
| JP2005064427A (ja) * | 2003-08-20 | 2005-03-10 | Elpida Memory Inc | 不揮発性ランダムアクセスメモリおよびその製造方法 |
| DE10361718A1 (de) * | 2003-08-22 | 2005-03-17 | Hynix Semiconductor Inc., Ichon | Vorrichtung und Verfahren zum Steuern von nicht flüchtigem DRAM |
| KR100543938B1 (ko) * | 2003-08-22 | 2006-01-23 | 주식회사 하이닉스반도체 | 불휘발성 다이나믹 랜덤 액세스 메모리 구동 회로 및 방법 |
| KR100719178B1 (ko) * | 2003-08-29 | 2007-05-17 | 주식회사 하이닉스반도체 | 비휘발성 디램의 구동방법 |
| TWI254313B (en) * | 2003-12-30 | 2006-05-01 | Hynix Semiconductor Inc | Driving circuit for non-volatile dram |
| EP1759421A1 (en) * | 2004-06-15 | 2007-03-07 | Koninklijke Philips Electronics N.V. | Non-volatile memory with erase gate on isolation zones |
| US7190616B2 (en) * | 2004-07-19 | 2007-03-13 | Micron Technology, Inc. | In-service reconfigurable DRAM and flash memory device |
| CA2494602A1 (en) * | 2005-01-08 | 2006-07-08 | Karim S. Karim | Digital imaging apparatus and system |
| US8110469B2 (en) | 2005-08-30 | 2012-02-07 | Micron Technology, Inc. | Graded dielectric layers |
| DE102005050723B4 (de) * | 2005-10-19 | 2008-03-13 | Stiftung Alfred-Wegener-Institut für Polar- und Meeresforschung Stiftung des öffentlichen Rechts | Verfahren zur Aufbereitung der unbefruchteten Eier von Wassertieren zu Delikatess-Nahrungsmitteln und mit dem Verfahren aufbereitete Eier |
| US7598561B2 (en) * | 2006-05-05 | 2009-10-06 | Silicon Storage Technolgy, Inc. | NOR flash memory |
| KR100810614B1 (ko) | 2006-08-23 | 2008-03-06 | 삼성전자주식회사 | 디램 셀 모드 및 비휘발성 메모리 셀 모드를 갖는 반도체메모리 소자 및 그 동작방법 |
| US8199236B2 (en) * | 2007-09-11 | 2012-06-12 | Simon Fraser University/Industry Liason Office | Device and pixel architecture for high resolution digital |
| US8391078B2 (en) * | 2008-02-12 | 2013-03-05 | Chip Memory Technology, Inc. | Method and apparatus of operating a non-volatile DRAM |
| US8059471B2 (en) * | 2008-02-12 | 2011-11-15 | Chip Memory Technology Inc. | Method and apparatus of operating a non-volatile DRAM |
| US8804606B2 (en) * | 2008-08-11 | 2014-08-12 | Gilat Satellite Networks Ltd. | Transparent mesh overlay in hub-spoke satellite networks |
| US9214465B2 (en) | 2012-07-24 | 2015-12-15 | Flashsilicon Incorporation | Structures and operational methods of non-volatile dynamic random access memory devices |
| JP6053474B2 (ja) * | 2012-11-27 | 2016-12-27 | 株式会社フローディア | 不揮発性半導体記憶装置 |
| WO2015171680A1 (en) * | 2014-05-07 | 2015-11-12 | Fong John Yit | Dram cells storing volatile and nonvolatile data |
| US9361995B1 (en) | 2015-01-21 | 2016-06-07 | Silicon Storage Technology, Inc. | Flash memory system using complementary voltage supplies |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4207615A (en) * | 1978-11-17 | 1980-06-10 | Intel Corporation | Non-volatile ram cell |
| US4388704A (en) * | 1980-09-30 | 1983-06-14 | International Business Machines Corporation | Non-volatile RAM cell with enhanced conduction insulators |
| US4363110A (en) * | 1980-12-22 | 1982-12-07 | International Business Machines Corp. | Non-volatile dynamic RAM cell |
| US4471471A (en) * | 1981-12-31 | 1984-09-11 | International Business Machines Corporation | Non-volatile RAM device |
| JPS6273489A (ja) * | 1985-09-25 | 1987-04-04 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JPH027289A (ja) * | 1988-06-24 | 1990-01-11 | Sharp Corp | 半導体記憶装置 |
| US5020030A (en) * | 1988-10-31 | 1991-05-28 | Huber Robert J | Nonvolatile SNOS memory cell with induced capacitor |
| JPH0748553B2 (ja) * | 1989-03-14 | 1995-05-24 | シャープ株式会社 | 半導体装置 |
| US5140551A (en) * | 1990-03-22 | 1992-08-18 | Chiu Te Long | Non-volatile dynamic random access memory array and the method of fabricating thereof |
-
1992
- 1992-02-25 US US07/841,343 patent/US5331188A/en not_active Expired - Fee Related
- 1992-10-29 EP EP19920118487 patent/EP0557581A3/en not_active Withdrawn
-
1993
- 1993-02-18 JP JP5028765A patent/JP2509433B2/ja not_active Expired - Lifetime
-
1994
- 1994-05-10 US US08/241,136 patent/US5389567A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5331188A (en) | 1994-07-19 |
| US5389567A (en) | 1995-02-14 |
| JPH065801A (ja) | 1994-01-14 |
| EP0557581A2 (en) | 1993-09-01 |
| EP0557581A3 (en) | 1994-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2509433B2 (ja) | 不揮発性ダイナミック・ランダム・アクセス・メモリ | |
| JP3452465B2 (ja) | Ｅｅｐｒｏｍ及びこれのプログラミング方法 | |
| US7193893B2 (en) | Write once read only memory employing floating gates | |
| US7220634B2 (en) | NROM memory cell, memory array, related devices and methods | |
| US5978253A (en) | Methods of operating integrated circuit memory devices having nonvolatile single transistor unit cells therein | |
| US6141248A (en) | DRAM and SRAM memory cells with repressed memory | |
| US4334292A (en) | Low voltage electrically erasable programmable read only memory | |
| US20060124992A1 (en) | NROM memory cell, memory array, related devices and methods | |
| JP3171122B2 (ja) | 半導体記憶装置および半導体記憶装置の情報読出方法 | |
| US20030235095A1 (en) | Semiconductor memory device with an improved memory cell structure and method of operating the same | |
| WO2001069602A2 (en) | Ferroelectric memory and method of operating same | |
| US5978265A (en) | Non-volatile semiconductor memory device with nand type memory cell arrays | |
| US9214465B2 (en) | Structures and operational methods of non-volatile dynamic random access memory devices | |
| WO1981003393A1 (en) | Volatile/non-volatile dynamic ram cell and system | |
| US5912840A (en) | Memory cell architecture utilizing a transistor having a dual access gate | |
| JPS5858759B2 (ja) | メモリ装置 | |
| JPS6233672B2 (ja) | ||
| JPH0574948B2 (ja) | ||
| JP3162264B2 (ja) | フラッシュメモリの書換え方法 | |
| EP0055803B1 (en) | Semiconductor memory | |
| US4446535A (en) | Non-inverting non-volatile dynamic RAM cell | |
| JPH07176184A (ja) | 半導体記憶装置と、その半導体記憶装置におけるデータの書込および読出方法 | |
| JPS5922317B2 (ja) | 半導体メモリ | |
| JPH06244384A (ja) | Ｄｒａｍセルと不揮発性メモリセルが複合された複合メモリセル及びその作製方法 | |
| JPH0478098A (ja) | 半導体記憶装置の動作方法 |