JP2507391B2 - 面実装型半導体装置 - Google Patents
面実装型半導体装置Info
- Publication number
- JP2507391B2 JP2507391B2 JP3552387A JP3552387A JP2507391B2 JP 2507391 B2 JP2507391 B2 JP 2507391B2 JP 3552387 A JP3552387 A JP 3552387A JP 3552387 A JP3552387 A JP 3552387A JP 2507391 B2 JP2507391 B2 JP 2507391B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- mounting
- lead
- mini
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は面実装型半導体装置、特にリードの半田濡れ
性が良好な面実装型半導体装置に関する。
性が良好な面実装型半導体装置に関する。
電子機器は、機能面から高密度実装化が、実装面から
軽量化，小型化，薄型化が要請されている。このため、
電子機器に組み込まれる電子部品の多くは、面実装が可
能な構造に移行してきている。また、電子部品の製造コ
スト低減のために、パッケージ形態は材料が安くかつ生
産性が良好なレジンパッケージが多用されている。
軽量化，小型化，薄型化が要請されている。このため、
電子機器に組み込まれる電子部品の多くは、面実装が可
能な構造に移行してきている。また、電子部品の製造コ
スト低減のために、パッケージ形態は材料が安くかつ生
産性が良好なレジンパッケージが多用されている。
このような電子部品（半導体装置）の一つとして、超
小型の半導体装置、いわゆるミニモールド部品（たとえ
ば、ミニモールドトランジスタ）が知られている。
小型の半導体装置、いわゆるミニモールド部品（たとえ
ば、ミニモールドトランジスタ）が知られている。
一方、電子機器の製造コスト低減等の目的から、電子
部品の実装（搭載）の自動化が図られている。また、前
記ミニモールドトランジスタ等の電子部品を固定する一
つの方法としては、半田ペーストが印刷された配線基板
上に電子部品を仮付け（半田ペーストの表面張力によっ
てリードの半田ペーストとの接触部分が仮付けされ
る。）した後、半田をリフローする方法が知られてい
る。なお、自動実装技術を詳しく述べてある文献の例と
して、工業調査会発行「電子材料」1979年３月号、昭和
54年３月１日発行、P54〜P58がある。
部品の実装（搭載）の自動化が図られている。また、前
記ミニモールドトランジスタ等の電子部品を固定する一
つの方法としては、半田ペーストが印刷された配線基板
上に電子部品を仮付け（半田ペーストの表面張力によっ
てリードの半田ペーストとの接触部分が仮付けされ
る。）した後、半田をリフローする方法が知られてい
る。なお、自動実装技術を詳しく述べてある文献の例と
して、工業調査会発行「電子材料」1979年３月号、昭和
54年３月１日発行、P54〜P58がある。
ところで、前記ミニモールドトランジスタは、パッケ
ージの寸法は縦，横，高さが１〜3mm程度と極めて小さ
く、パッケージの一側面から２本，他側面から１本と、
それぞれ突出したリードをも含む製品幅も3mmにも満た
ない。また、突出したリードの幅も狭いことから、ミニ
モールドトランジスタを配線基板に取付ける取付け面積
も小さくならざるを得ない。
ージの寸法は縦，横，高さが１〜3mm程度と極めて小さ
く、パッケージの一側面から２本，他側面から１本と、
それぞれ突出したリードをも含む製品幅も3mmにも満た
ない。また、突出したリードの幅も狭いことから、ミニ
モールドトランジスタを配線基板に取付ける取付け面積
も小さくならざるを得ない。
したがって、ミニモールドトランジスタの半田による
より確実な固定が望まれる。
より確実な固定が望まれる。
一方、ミニモールドトランジスタの組立には、リード
フレームが使用されている。このリードフレームは、金
属板をプレス（打ち抜き）やエッチングによって成形す
ることによって形成されている。リードフレームについ
ては、工業調査会発行「電子材料」1982年８月号、昭和
57年８月１日発行、P69〜P74に記載されている。この文
献には、リードフレームのプレス加工の動向、たとえ
ば、極薄板の抜きによるそりの発生状況等について記載
されている。
フレームが使用されている。このリードフレームは、金
属板をプレス（打ち抜き）やエッチングによって成形す
ることによって形成されている。リードフレームについ
ては、工業調査会発行「電子材料」1982年８月号、昭和
57年８月１日発行、P69〜P74に記載されている。この文
献には、リードフレームのプレス加工の動向、たとえ
ば、極薄板の抜きによるそりの発生状況等について記載
されている。
前記のような打ち抜きによって成形されたリードフレ
ームは、半田ディップにおいて問題があることが本発明
者によってあきらかにされた。
ームは、半田ディップにおいて問題があることが本発明
者によってあきらかにされた。
すなわち、パッケージの周縁から突出するリード１を
半田ディップした場合、第５図に示されるように、リー
ド１の主面の両縁にリードフレーム形成時の打ち抜きに
よってだれ（曲面）２が存在すると、このだれ２の部
分、たとえば、a,bで示される領域には、半田３は薄く
しか付着しないという現象が生じる。また、前記リード
フレームの形成時の打ち抜きによって、だれ２が生じる
面と反対となる面には、突出したバリ４が発生する。こ
のバリ４部分は薄くても全体が半田３で被われる。
半田ディップした場合、第５図に示されるように、リー
ド１の主面の両縁にリードフレーム形成時の打ち抜きに
よってだれ（曲面）２が存在すると、このだれ２の部
分、たとえば、a,bで示される領域には、半田３は薄く
しか付着しないという現象が生じる。また、前記リード
フレームの形成時の打ち抜きによって、だれ２が生じる
面と反対となる面には、突出したバリ４が発生する。こ
のバリ４部分は薄くても全体が半田３で被われる。
ところで、半導体装置はその最終製造工程で、パッケ
ージの表面に製品名等が捺印される。この捺印にあっ
て、捺印されたインクは、たとえば、150℃で１〜２時
間ベーキングされる。このため、このベーキング時の熱
によって、前記リード１のa,b領域の半田は、薄くかつ
その範囲が広いことから、Pbリッチとなって組成が変化
し、酸化してしまう。このため、完成品となった半導体
装置を配線基板に面実装する場合、第６図に示されるよ
うに、特に、配線基板５の配線層６上に半田クリーム７
を設け、この半田クリーム７上にリード１を載せてリフ
ローして実装する場合、リード１の上面のだれ２部分に
酸化膜８が存在することから、第７図に示されるよう
に、半田クリーム７が溶けても半田９は、リード１の上
に吸い寄せられず、半田９がリード１全周を被うような
確実な半田付けが行えない。このような半田付け状態は
信頼度的に問題があるばかりでなく、検査の際、外観不
良と判定されることが多く歩留り的にも問題がある。
ージの表面に製品名等が捺印される。この捺印にあっ
て、捺印されたインクは、たとえば、150℃で１〜２時
間ベーキングされる。このため、このベーキング時の熱
によって、前記リード１のa,b領域の半田は、薄くかつ
その範囲が広いことから、Pbリッチとなって組成が変化
し、酸化してしまう。このため、完成品となった半導体
装置を配線基板に面実装する場合、第６図に示されるよ
うに、特に、配線基板５の配線層６上に半田クリーム７
を設け、この半田クリーム７上にリード１を載せてリフ
ローして実装する場合、リード１の上面のだれ２部分に
酸化膜８が存在することから、第７図に示されるよう
に、半田クリーム７が溶けても半田９は、リード１の上
に吸い寄せられず、半田９がリード１全周を被うような
確実な半田付けが行えない。このような半田付け状態は
信頼度的に問題があるばかりでなく、検査の際、外観不
良と判定されることが多く歩留り的にも問題がある。
本発明の目的は、半田実装性の良好な面実装型半導体
装置を提供することにある。
装置を提供することにある。
本発明の他の目的は、実装歩留りおよび実装信頼度が
高い面実装型半導体装置を提供することにある。
高い面実装型半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
は、本明細書の記述および添付図面からあきらかになる
であろう。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、本発明の面実装型半導体装置にあっては、
パッケージから突出するリードにおいて、リードフレー
ムの打ち抜きによって生じただれが存在する面が、半導
体装置の実装面側となり、かつリードフレームの打ち抜
きによって生じたバリが存在する面が半導体装置の実装
面と逆となる上面側となるように形成されている。
パッケージから突出するリードにおいて、リードフレー
ムの打ち抜きによって生じただれが存在する面が、半導
体装置の実装面側となり、かつリードフレームの打ち抜
きによって生じたバリが存在する面が半導体装置の実装
面と逆となる上面側となるように形成されている。
上記した手段によれば、本発明の面実装型半導体装置
にあっては、半田の濡れ性が余り良くないだれ部分が、
半導体装置の実装面側に位置しているが、だれ部分が実
装面側であることから、溶けた半田がこのだれ部分を被
う。また、前記バリ部分は比較的良く半田が濡れる。こ
のようなことから、面実装型半導体装置のリードはその
全周に亘って半田で被われるため、高精度な実装が達成
できる。
にあっては、半田の濡れ性が余り良くないだれ部分が、
半導体装置の実装面側に位置しているが、だれ部分が実
装面側であることから、溶けた半田がこのだれ部分を被
う。また、前記バリ部分は比較的良く半田が濡れる。こ
のようなことから、面実装型半導体装置のリードはその
全周に亘って半田で被われるため、高精度な実装が達成
できる。
以下図面を参照して本発明の一実施例について説明す
る。
る。
第１図は本発明の一実施例による面実装型半導体装置
のリード部分等を示す拡大断面図、第２図は同じく面実
装型半導体装置を示す斜視図、第３図は同じく面実装型
半導体装置の実装状態におけるリード部分等を示す拡大
断面図、第４図は同じく面実装型半導体装置の製造工程
を示すフローチャートである。
のリード部分等を示す拡大断面図、第２図は同じく面実
装型半導体装置を示す斜視図、第３図は同じく面実装型
半導体装置の実装状態におけるリード部分等を示す拡大
断面図、第４図は同じく面実装型半導体装置の製造工程
を示すフローチャートである。
本発明では、面実装型半導体装置としてミニモールド
トランジスタについて説明する。
トランジスタについて説明する。
ミニモールドトランジスタは、第４図のフローチャー
トに示されるように、リードフレーム用意，リードフレ
ームへのチップボンディング，ワイヤボンディング，モ
ールド，半田ディップ，リード成形の各工程を経て製造
される。
トに示されるように、リードフレーム用意，リードフレ
ームへのチップボンディング，ワイヤボンディング，モ
ールド，半田ディップ，リード成形の各工程を経て製造
される。
この実施例のミニモールドトランジスタ10は、第２図
に示されるように、プラスチック（たとえば、エポキシ
樹脂）のパッケージ11の両側から合計３本のリード１を
突出させた構造となっている。同図は、ミニモールドト
ランジスタ10の実装面が上となるように裏返しにした状
態を示す図である。前記パッケージ11は、縦が1.5mm,横
が2.9mm,高さが1.1mmとなっている。また、前記リード
１はパッケージ２の付け根近傍で実装面側に折れ曲がる
とともに、その先端部分は再び外方に折れ曲がり、先端
に固定部12を形成している。リード１は、幅が0.4mm,厚
さが0.16mm,パッケージ２の側面からの突出長さが0.5mm
となっている。この固定部12は実装面と同一面となって
いて、実装時、配線基板等の導体層に半田等によって接
続される。前記固定部12の実装面13は、これが本発明の
特徴的なことであるが、第１図に示されるように、リー
ドフレームの打ち抜きによって生じただれが２が存在す
る面となっている。したがって、バリ４が発生した面
は、実装面13とは反対となる上面となっている。
に示されるように、プラスチック（たとえば、エポキシ
樹脂）のパッケージ11の両側から合計３本のリード１を
突出させた構造となっている。同図は、ミニモールドト
ランジスタ10の実装面が上となるように裏返しにした状
態を示す図である。前記パッケージ11は、縦が1.5mm,横
が2.9mm,高さが1.1mmとなっている。また、前記リード
１はパッケージ２の付け根近傍で実装面側に折れ曲がる
とともに、その先端部分は再び外方に折れ曲がり、先端
に固定部12を形成している。リード１は、幅が0.4mm,厚
さが0.16mm,パッケージ２の側面からの突出長さが0.5mm
となっている。この固定部12は実装面と同一面となって
いて、実装時、配線基板等の導体層に半田等によって接
続される。前記固定部12の実装面13は、これが本発明の
特徴的なことであるが、第１図に示されるように、リー
ドフレームの打ち抜きによって生じただれが２が存在す
る面となっている。したがって、バリ４が発生した面
は、実装面13とは反対となる上面となっている。
一方、前記パッケージ11内に延在するリード１の内端
はそれぞれ幅広となっている。そして、中央のリード１
の内端には半導体素子（チップ）14が固定されている。
また、両側のリード１の内端と前記チップ14の電極と
は、ワイヤ15によって接続されている。なお、前記リー
ド１には、半田ディップによって半田３が被着されてい
る。半田３は、第１図に示されるように、リード１の周
面に付着する。この際、リード１の固定部12の実装面13
の縁はだれ２となっていることから、だれ２の部分の半
田３は極めて薄くなっている。また、場合によっては、
前記だれ２の部分の半田３は酸化している。また、固定
部12の上面縁のバリ４部分には、半田３の表面張力もあ
ることから、前記のだれ２部分よりも厚く半田３が被着
されている。また、この半田の薄い部分は面積的に少な
く、マーキング等における熱によって、Pbリッチとなっ
て酸化膜が発生するようなことは殆ど起きない。さら
に、他のリード１部分は厚く半田３が被着されている。
はそれぞれ幅広となっている。そして、中央のリード１
の内端には半導体素子（チップ）14が固定されている。
また、両側のリード１の内端と前記チップ14の電極と
は、ワイヤ15によって接続されている。なお、前記リー
ド１には、半田ディップによって半田３が被着されてい
る。半田３は、第１図に示されるように、リード１の周
面に付着する。この際、リード１の固定部12の実装面13
の縁はだれ２となっていることから、だれ２の部分の半
田３は極めて薄くなっている。また、場合によっては、
前記だれ２の部分の半田３は酸化している。また、固定
部12の上面縁のバリ４部分には、半田３の表面張力もあ
ることから、前記のだれ２部分よりも厚く半田３が被着
されている。また、この半田の薄い部分は面積的に少な
く、マーキング等における熱によって、Pbリッチとなっ
て酸化膜が発生するようなことは殆ど起きない。さら
に、他のリード１部分は厚く半田３が被着されている。
このミニモールドトランジスタ10は、特性検査やマー
キングが施されて出荷される。
キングが施されて出荷される。
このようなミニモールドトランジスタ10を実装する場
合、リード１は、第１図に示されるように、だれ２が存
在する実装面13が、配線基板５の配線層６上に設けられ
た半田クリーム７上に重ねられる。その後、リフローに
よって前記半田クリーム７は溶けて、第３図に示される
ように半田９となり、リード１にあらかじめ被着されて
いた半田３と混ざり合い、下方の溶けた半田９を半田
３、特にリード１のバリ４側の半田３をも含む半田３の
表面張力によってリード１上に確実に吸い上げる。した
がって、リード１の全周に亘って半田９（半田３）が廻
り込み、良好な半田付け、すなわち、半田実装が行え
る。
合、リード１は、第１図に示されるように、だれ２が存
在する実装面13が、配線基板５の配線層６上に設けられ
た半田クリーム７上に重ねられる。その後、リフローに
よって前記半田クリーム７は溶けて、第３図に示される
ように半田９となり、リード１にあらかじめ被着されて
いた半田３と混ざり合い、下方の溶けた半田９を半田
３、特にリード１のバリ４側の半田３をも含む半田３の
表面張力によってリード１上に確実に吸い上げる。した
がって、リード１の全周に亘って半田９（半田３）が廻
り込み、良好な半田付け、すなわち、半田実装が行え
る。
このような実施例によれば、つぎのような効果が得ら
れる。
れる。
（１）本発明のミニモールドトランジスタにあっては、
パッケージから突出しかつ階段状に延在するリードは、
予備半田量が少ない半田の濡れ性が生じた余り良好でな
いだれが存在する面がミニモールドトランジスタの実装
面側と下となっていることから、面実装時溶けた半田で
前記だれが埋められるため、確実な半田付けが達成でき
るという効果が得られる。この場合、だれ面の部分的な
酸化は、特に特性上問題がない。
パッケージから突出しかつ階段状に延在するリードは、
予備半田量が少ない半田の濡れ性が生じた余り良好でな
いだれが存在する面がミニモールドトランジスタの実装
面側と下となっていることから、面実装時溶けた半田で
前記だれが埋められるため、確実な半田付けが達成でき
るという効果が得られる。この場合、だれ面の部分的な
酸化は、特に特性上問題がない。
（２）上記（１）により、本発明のミニモールドトラン
ジスタは実装歩留りが向上するという効果が得られる。
ジスタは実装歩留りが向上するという効果が得られる。
（３）上記（１）により、本発明のミニモールドトラン
ジスタは、確実な半田付けが行えることから実装の信頼
度も高くなるという効果が得られる。
ジスタは、確実な半田付けが行えることから実装の信頼
度も高くなるという効果が得られる。
（４）上記（１）により、本発明によれば、実装性能の
高い半導体装置を提供することができるという相乗効果
が得られる。
高い半導体装置を提供することができるという相乗効果
が得られる。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるミニモールドトラ
ンジスタの製造技術に適用した場合について説明した
が、それに限定されるものではない。
明をその背景となった利用分野であるミニモールドトラ
ンジスタの製造技術に適用した場合について説明した
が、それに限定されるものではない。
本発明は少なくとも被モールド物の一部が打ち抜きに
よって形成された物品の一部あるいは全部をレジンでモ
ールドした面実装型半導体装置の製造技術には適用でき
る。
よって形成された物品の一部あるいは全部をレジンでモ
ールドした面実装型半導体装置の製造技術には適用でき
る。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
本発明の面実装型半導体装置にあっては、半田の濡れ
性が余り良くないだれ部分が、半導体装置の実装面側に
位置しているが、だれ部分が実装面側であることから、
溶けた半田がこのだれ部分を被う。また、前記バリ部分
は比較的良く半田が濡れる。このようなことから、面実
装型半導体装置のリードはその全周に亘って半田で被わ
れるため、高精度な実装が達成でき、実装歩留り向上同
じく実装の信頼度が高くなる。
性が余り良くないだれ部分が、半導体装置の実装面側に
位置しているが、だれ部分が実装面側であることから、
溶けた半田がこのだれ部分を被う。また、前記バリ部分
は比較的良く半田が濡れる。このようなことから、面実
装型半導体装置のリードはその全周に亘って半田で被わ
れるため、高精度な実装が達成でき、実装歩留り向上同
じく実装の信頼度が高くなる。
第１図は本発明の一実施例による面実装型半導体装置の
リード部分等を示す拡大断面図、 第２図は同じく面実装型半導体装置を示す斜視図、 第３図は同じく面実装型半導体装置の実装状態における
リード部分等を示す拡大断面図、 第４図は同じく面実装型半導体装置の製造工程を示すフ
ローチャート、 第５図は従来のミニモールドトランジスタにおけるリー
ドの拡大断面図、 第６図は同じくミニモールドトランジスタの実装前のリ
ード部分等を示す拡大断面図、 第７図は同じくミニモールドトランジスタの実装後のリ
ード部分等を示す拡大断面図である。 １……リード、２……だれ（曲面）、３……半田、４…
…バリ、５……配線基板、６……配線層、７……半田ク
リーム、８……酸化膜、９……半田、10……ミニモール
ドトランジスタ、11……パッケージ、12……固定部、13
……実装面、14……半導体素子（チップ）、15……ワイ
ヤ。
リード部分等を示す拡大断面図、 第２図は同じく面実装型半導体装置を示す斜視図、 第３図は同じく面実装型半導体装置の実装状態における
リード部分等を示す拡大断面図、 第４図は同じく面実装型半導体装置の製造工程を示すフ
ローチャート、 第５図は従来のミニモールドトランジスタにおけるリー
ドの拡大断面図、 第６図は同じくミニモールドトランジスタの実装前のリ
ード部分等を示す拡大断面図、 第７図は同じくミニモールドトランジスタの実装後のリ
ード部分等を示す拡大断面図である。 １……リード、２……だれ（曲面）、３……半田、４…
…バリ、５……配線基板、６……配線層、７……半田ク
リーム、８……酸化膜、９……半田、10……ミニモール
ドトランジスタ、11……パッケージ、12……固定部、13
……実装面、14……半導体素子（チップ）、15……ワイ
ヤ。
Claims (1)
- 【請求項１】パッケージと、このパッケージの周縁から
突出するリードと、からなり、かつ前記リードは金属板
を打ち抜いて形成されてなることを特徴とする面実装型
の半導体装置であって、前記リードの打ち抜きによるだ
れを生じる面側が半導体装置の実装面となり、前記リー
ドの打ち抜きによりバリを生じる面側は半導体装置の実
装面とは逆となることを特徴とする面実装型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3552387A JP2507391B2 (ja) | 1987-02-20 | 1987-02-20 | 面実装型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3552387A JP2507391B2 (ja) | 1987-02-20 | 1987-02-20 | 面実装型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63204634A JPS63204634A (ja) | 1988-08-24 |
| JP2507391B2 true JP2507391B2 (ja) | 1996-06-12 |
Family
ID=12444107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3552387A Expired - Lifetime JP2507391B2 (ja) | 1987-02-20 | 1987-02-20 | 面実装型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507391B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7367607B2 (ja) * | 2020-05-15 | 2023-10-24 | Tdk株式会社 | 電子部品 |
-
1987
- 1987-02-20 JP JP3552387A patent/JP2507391B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63204634A (ja) | 1988-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672358A (en) | Surface-mounted power resistors | |
| JPH041501B2 (ja) | ||
| JP2507391B2 (ja) | 面実装型半導体装置 | |
| JP2902919B2 (ja) | 表面実装型半導体装置 | |
| JP3008470B2 (ja) | リードフレーム | |
| JPH08186212A (ja) | 樹脂封止型電子部品およびリードフレーム | |
| JP2902918B2 (ja) | 表面実装型半導体装置 | |
| JPS63226051A (ja) | リ−ドフレ−ム | |
| JP2585148Y2 (ja) | チップ形電子部品 | |
| JPH0447949Y2 (ja) | ||
| JPS6175553A (ja) | 電子部品 | |
| JPH01128456A (ja) | 面実装型半導体デバイスおよびリードフレーム | |
| JP3365426B2 (ja) | チップ型電子部品 | |
| JP2006060106A (ja) | リード部材及び表面実装型半導体装置 | |
| JP2516394Y2 (ja) | 半導体装置 | |
| JP2560869B2 (ja) | 二端子面実装形半導体装置 | |
| JPS62198143A (ja) | リ−ドフレ−ム | |
| JP2725719B2 (ja) | 電子部品及びその製造方法 | |
| JPH0713226Y2 (ja) | リードフレーム | |
| JP2536568B2 (ja) | リ―ドフレ―ム | |
| JPS6344991Y2 (ja) | ||
| JPH01208849A (ja) | 半導体装置 | |
| JP2531060B2 (ja) | 印刷配線板の製造方法 | |
| JPS6164146A (ja) | ハイブリツド対応素子 | |
| JPH02184059A (ja) | ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |