JP2507284B2 - Ｄａ変換回路 - Google Patents
Ｄａ変換回路Info
- Publication number
- JP2507284B2 JP2507284B2 JP4285117A JP28511792A JP2507284B2 JP 2507284 B2 JP2507284 B2 JP 2507284B2 JP 4285117 A JP4285117 A JP 4285117A JP 28511792 A JP28511792 A JP 28511792A JP 2507284 B2 JP2507284 B2 JP 2507284B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- data
- signal
- output
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタルオーディオの
録音・再生機に使用するＤＡ変換回路に関するものであ
る。
録音・再生機に使用するＤＡ変換回路に関するものであ
る。
【０００２】
【従来の技術】図４に従来例の構成をブロック図として
示す。入力端子１から入力されたアナログ信号は、入力
アンプ２、ＡＤ変換器３を通って、デジタル信号に変換
され、エンコーダ４でエンコードされて、デジタルオー
ディオ録音再生機５に記録される。記録した信号を再生
するときには、デジタルオーディオ録音再生機５から再
生出力したデジタル信号をデコーダ（復号回路）６でデ
コードし、ＤＡ変換器９、サンプルホールド回路１２、
出力アンプ１３を介して、出力端子１４から出力する構
成である。
示す。入力端子１から入力されたアナログ信号は、入力
アンプ２、ＡＤ変換器３を通って、デジタル信号に変換
され、エンコーダ４でエンコードされて、デジタルオー
ディオ録音再生機５に記録される。記録した信号を再生
するときには、デジタルオーディオ録音再生機５から再
生出力したデジタル信号をデコーダ（復号回路）６でデ
コードし、ＤＡ変換器９、サンプルホールド回路１２、
出力アンプ１３を介して、出力端子１４から出力する構
成である。
【０００３】
【発明が解決しようとする課題】図５に、図４の従来例
構成ブロック図の各部信号波形の１例を示す。アナログ
信号をデジタル録音する場合、入力したアナログ信号を
デジタル信号に変換するＡＤ変換器３を使用することに
なるが、ＡＤ変換器３のビット数は有限（例えば１６ビ
ット）であるため、平均録音レベル（例えば−１２ｄ
Ｂ）で録音している場合、入力レベルが急激に大きくな
った信号ａ２が入り、ＡＤ変換器３の最大入力を越えて
しまって、信号波形ｂ２に示すＤ２部分のように、フル
スケールでクランプすることが頻繁に発生することがあ
った。
構成ブロック図の各部信号波形の１例を示す。アナログ
信号をデジタル録音する場合、入力したアナログ信号を
デジタル信号に変換するＡＤ変換器３を使用することに
なるが、ＡＤ変換器３のビット数は有限（例えば１６ビ
ット）であるため、平均録音レベル（例えば−１２ｄ
Ｂ）で録音している場合、入力レベルが急激に大きくな
った信号ａ２が入り、ＡＤ変換器３の最大入力を越えて
しまって、信号波形ｂ２に示すＤ２部分のように、フル
スケールでクランプすることが頻繁に発生することがあ
った。
【０００４】このようにして録音されたデジタルデータ
をＤＡ変換器９を通して再生・出力すると、フルスケー
ルにクランプされたデジタルデータをそのままアナログ
信号に変換するため、フルスケールでハードクリップし
た波形の信号となり、出力の歪が急激に増加し、音質を
劣化させるという問題があった。
をＤＡ変換器９を通して再生・出力すると、フルスケー
ルにクランプされたデジタルデータをそのままアナログ
信号に変換するため、フルスケールでハードクリップし
た波形の信号となり、出力の歪が急激に増加し、音質を
劣化させるという問題があった。
【０００５】
【課題を解決するための手段】本発明によるＤＡ変換回
路は、デジタル信号を復号するデコーダと、デコ−ドし
たデジタルデータをアナログ信号に変換するＤＡ変換器
とを有するＤＡ変換回路において、前記デコーダの出力
に接続されデジタルデータを遅延する遅延回路と、連続
するフルスケールのデジタルデータのサンプル数ｎに対
比させた複数の波形データを記憶した波形データ記憶部
と、フルスケールのデジタルデータのサンプル数ｎを計
測するカウンタ回路と、各部の動作タイミングを制御す
るタイミング発生回路と、前記ＤＡ変換器の出力に信号
フルスケールのデジタルデータに前記波形データ記憶部
から読み出した波形データを加算する加算部とを有する
ものである。
路は、デジタル信号を復号するデコーダと、デコ−ドし
たデジタルデータをアナログ信号に変換するＤＡ変換器
とを有するＤＡ変換回路において、前記デコーダの出力
に接続されデジタルデータを遅延する遅延回路と、連続
するフルスケールのデジタルデータのサンプル数ｎに対
比させた複数の波形データを記憶した波形データ記憶部
と、フルスケールのデジタルデータのサンプル数ｎを計
測するカウンタ回路と、各部の動作タイミングを制御す
るタイミング発生回路と、前記ＤＡ変換器の出力に信号
フルスケールのデジタルデータに前記波形データ記憶部
から読み出した波形データを加算する加算部とを有する
ものである。
【０００６】
【作用】フルスケールを越える元の波形は、クランプし
ている時間との相関性が高い。そこで、連続したフルス
ケールのデジタルデータのサンプル数ｎを知ることがで
きれば、予めサンプル数ｎに対比させた波形の滑らかな
曲線波形で補間するための波形データを波形データ記憶
部に記憶させておき、連続したフルスケールのデータの
間だけ、波形データ記憶部から補間波形データをフルス
ケールのデータに加算することにより、ハードクリップ
のない滑らかな波形の信号を再生する。デジタル信号系
ではフルビットによりレベル制限されるが、アナログ信
号系ではデジタル信号系よりもレベル上限に余裕がある
ことを利用して、ディジタル信号の段階でフルスケール
にクランプした信号データを検出し、Ｄ／Ａ変換器のア
ナログ出力後に補間をかけるものである。
ている時間との相関性が高い。そこで、連続したフルス
ケールのデジタルデータのサンプル数ｎを知ることがで
きれば、予めサンプル数ｎに対比させた波形の滑らかな
曲線波形で補間するための波形データを波形データ記憶
部に記憶させておき、連続したフルスケールのデータの
間だけ、波形データ記憶部から補間波形データをフルス
ケールのデータに加算することにより、ハードクリップ
のない滑らかな波形の信号を再生する。デジタル信号系
ではフルビットによりレベル制限されるが、アナログ信
号系ではデジタル信号系よりもレベル上限に余裕がある
ことを利用して、ディジタル信号の段階でフルスケール
にクランプした信号データを検出し、Ｄ／Ａ変換器のア
ナログ出力後に補間をかけるものである。
【０００７】
【実施例】本発明による一実施例の構成をブロック図と
して図１に示し、図２に各部信号波形の一例を示す。入
力端子１から入力された信号は入力アンプ２を介し、Ａ
Ｄ変換器３によりデジタル信号に変換され、エンコーダ
４でエンコードされて、デジタルオーディオ録音再生機
５に録音される。
して図１に示し、図２に各部信号波形の一例を示す。入
力端子１から入力された信号は入力アンプ２を介し、Ａ
Ｄ変換器３によりデジタル信号に変換され、エンコーダ
４でエンコードされて、デジタルオーディオ録音再生機
５に録音される。
【０００８】このように録音した信号を再生するときに
は、デジタル録音再生機５から再生出力されたデジタル
信号は、デコーダ６でデコードされ、遅延回路７へ入力
される。遅延回路７としては、例えばＲＡＭ（Ｒandom
Ａccess Ｍemory ）回路を用いる。デコーダ６からの
出力は、タイミング発生回路１６、コンパレータ１７に
入力される。
は、デジタル録音再生機５から再生出力されたデジタル
信号は、デコーダ６でデコードされ、遅延回路７へ入力
される。遅延回路７としては、例えばＲＡＭ（Ｒandom
Ａccess Ｍemory ）回路を用いる。デコーダ６からの
出力は、タイミング発生回路１６、コンパレータ１７に
入力される。
【０００９】補間する波形データの一例として、正弦波
半波分に相当する波形データを図３に示す。連続するフ
ルスケールのデータのサンプル数ｎに対応させて図３の
ように補間データの波形パターンを決め、波形記憶部で
あるＲＯＭ（Ｒead ＯnlyＭemory）１９にパターンデ
ータを記憶させる。波形記憶部（ＲＯＭ）からの補間波
形データの読み出しはアドレス［ｎ，ｍ１］，［ｎ，ｍ
２］，［ｎ，ｍ３］，・・・・・・，［ｎ，ｍ（ｎ−２）］
を、サンプリング周期Ｔ[sec]＝１／ｆｓ[Hz]のタイミ
ングで順次指定することにより、アドレスに相当する補
間波形データ［ｄｎ，ｍ１］，［ｄｎ，ｍ２］，［ｄ
ｎ，ｍ３］，・・・・・・，［ｄｎ，ｍ（ｎ−２）］が出力さ
れる。ここで、ｆｓ[Hz]はサンプリング周波数であり、
例えば、コンパクトディスク（ＣＤ）であれば44.1kHz
である。
半波分に相当する波形データを図３に示す。連続するフ
ルスケールのデータのサンプル数ｎに対応させて図３の
ように補間データの波形パターンを決め、波形記憶部で
あるＲＯＭ（Ｒead ＯnlyＭemory）１９にパターンデ
ータを記憶させる。波形記憶部（ＲＯＭ）からの補間波
形データの読み出しはアドレス［ｎ，ｍ１］，［ｎ，ｍ
２］，［ｎ，ｍ３］，・・・・・・，［ｎ，ｍ（ｎ−２）］
を、サンプリング周期Ｔ[sec]＝１／ｆｓ[Hz]のタイミ
ングで順次指定することにより、アドレスに相当する補
間波形データ［ｄｎ，ｍ１］，［ｄｎ，ｍ２］，［ｄ
ｎ，ｍ３］，・・・・・・，［ｄｎ，ｍ（ｎ−２）］が出力さ
れる。ここで、ｆｓ[Hz]はサンプリング周波数であり、
例えば、コンパクトディスク（ＣＤ）であれば44.1kHz
である。
【００１０】ｎは、フルスケールのコードとデコーダ６
からのデジタルデータのコードとを比較するコンパレー
タ１７にて検出することにより、フルスケールオーバー
が連続した数をカウンタ回路１８で計測することで、求
めることができる。
からのデジタルデータのコードとを比較するコンパレー
タ１７にて検出することにより、フルスケールオーバー
が連続した数をカウンタ回路１８で計測することで、求
めることができる。
【００１１】カウンタ回路１８から、ｎのデ−タをタイ
ミング発生回路１６に送る。タイミング発生回路１６で
は、この切り換わりに合わせて、スイッチ８、スイッチ
１０を切り換える。データがフルスケールになっていな
いときには、スイッチ８は、ＲＡＭ７を介した再生信号
をＤＡ変換器９へ送り、ＤＡ変換器９の出力信号は、ス
イッチ１０により、サンプルホールド回路１１へ送られ
る。サンプルホールド回路１１を経た信号は、加算器１
２を介して、サンプルホールド回路１３へ送られ、出力
アンプ１４を通して出力端子１５から出力される。
ミング発生回路１６に送る。タイミング発生回路１６で
は、この切り換わりに合わせて、スイッチ８、スイッチ
１０を切り換える。データがフルスケールになっていな
いときには、スイッチ８は、ＲＡＭ７を介した再生信号
をＤＡ変換器９へ送り、ＤＡ変換器９の出力信号は、ス
イッチ１０により、サンプルホールド回路１１へ送られ
る。サンプルホールド回路１１を経た信号は、加算器１
２を介して、サンプルホールド回路１３へ送られ、出力
アンプ１４を通して出力端子１５から出力される。
【００１２】再生信号がクリップしたところで、スイッ
チ８を波形記憶部１９側に切り換え、ＲＯＭに記憶され
た波形のデータをＤＡ変換器９へ送る。このとき、スイ
ッチ１０は、サンプルホールド回路１１を介さずに加算
器１２へ接続する経路に切り換えられて、ＤＡ変換器９
からの信号は加算器１２に直接、入力される。このと
き、サンプルホールド回路１１には、フルスケールデー
タの電圧が保持されて、加算器１２で加算され、出力と
して合成波形のの信号が得られる。
チ８を波形記憶部１９側に切り換え、ＲＯＭに記憶され
た波形のデータをＤＡ変換器９へ送る。このとき、スイ
ッチ１０は、サンプルホールド回路１１を介さずに加算
器１２へ接続する経路に切り換えられて、ＤＡ変換器９
からの信号は加算器１２に直接、入力される。このと
き、サンプルホールド回路１１には、フルスケールデー
タの電圧が保持されて、加算器１２で加算され、出力と
して合成波形のの信号が得られる。
【００１３】即ち、サンプルホールド回路１３の出力
は、サンプルホールド回路１１の出力（フルスケールデ
ータの電圧）に、補間波形データ［ｄｎ，ｍ（ｉ）］を
ＤＡ変換した出力を加算することにより、図２の波形
（Ｃ１）のように波形クリップのない滑らかに連続した
信号波形として再生を行うことができる。
は、サンプルホールド回路１１の出力（フルスケールデ
ータの電圧）に、補間波形データ［ｄｎ，ｍ（ｉ）］を
ＤＡ変換した出力を加算することにより、図２の波形
（Ｃ１）のように波形クリップのない滑らかに連続した
信号波形として再生を行うことができる。
【００１４】補間波形データを加算する手段としては、
フルスケールのビット数より多いビットを有するＤＡ変
換器を使用するか、又は、フルスケールのデータをＤＡ
変換した出力電圧をサンプルホールド回路で保持し、こ
の出力電圧と補間波形データをＤＡ変換した出力電圧を
加算する、等の方法で実施する。
フルスケールのビット数より多いビットを有するＤＡ変
換器を使用するか、又は、フルスケールのデータをＤＡ
変換した出力電圧をサンプルホールド回路で保持し、こ
の出力電圧と補間波形データをＤＡ変換した出力電圧を
加算する、等の方法で実施する。
【００１５】波形記憶部１９のＲＯＭに記憶する補間波
形データは、なめらかな曲線状を形成するものであれば
種々の形で実施することができ、正弦波以外の波形、例
えば双曲線カーブ等の曲線波形を使用して実施すること
もできる。
形データは、なめらかな曲線状を形成するものであれば
種々の形で実施することができ、正弦波以外の波形、例
えば双曲線カーブ等の曲線波形を使用して実施すること
もできる。
【００１６】また、本実施例では＋側のフルスケールを
例に取って述べたが、−側についても、対応した波形デ
ータをＲＯＭに用意しておくか、＋側の補間波形データ
を−に対応して変換処理することによって実施すること
ができる。この場合には、各々のフルスケールを設定し
てコンパレータで比較し、＋か−かによってＲＯＭから
の読み出しコントロールを行って、判別処理する。
例に取って述べたが、−側についても、対応した波形デ
ータをＲＯＭに用意しておくか、＋側の補間波形データ
を−に対応して変換処理することによって実施すること
ができる。この場合には、各々のフルスケールを設定し
てコンパレータで比較し、＋か−かによってＲＯＭから
の読み出しコントロールを行って、判別処理する。
【００１７】図２に示す波形の如く、Ａ／Ｄ変換前の波
形（ａ）であったとすると、図２（ｂ）では従来のＤ／
Ａ変換された波形がフルスケールデータであるため矢印
Ｄ１部で歪が生じ、このままＤ／Ａ変換されて雑音とし
て出力される。本発明ではゼロクロス毎に区切ったサン
プルデータを波形演算処理して図２（ｃ）のように、な
めらかに連続された波形に合成される（Ｅ１部分）。
形（ａ）であったとすると、図２（ｂ）では従来のＤ／
Ａ変換された波形がフルスケールデータであるため矢印
Ｄ１部で歪が生じ、このままＤ／Ａ変換されて雑音とし
て出力される。本発明ではゼロクロス毎に区切ったサン
プルデータを波形演算処理して図２（ｃ）のように、な
めらかに連続された波形に合成される（Ｅ１部分）。
【００１８】ディジタルオーディオ録音再生機の出力
後、デコーダからの信号により、フルビットを検出する
ことにより、補間を行う加算部分に先立って、並列的に
処理を行う。ディジタルでフルビットを検出することに
より、精度の良い時間タイミングでクランプ部分を検出
し、ずれることなく補間を行う。
後、デコーダからの信号により、フルビットを検出する
ことにより、補間を行う加算部分に先立って、並列的に
処理を行う。ディジタルでフルビットを検出することに
より、精度の良い時間タイミングでクランプ部分を検出
し、ずれることなく補間を行う。
【００１９】録音時の入力レベルがＡＤ変換器の最大変
換ビットを越えてフルスケールにクランプされたと予測
されるデジタルデータの再生に関して、元の入力波形に
近似した波形を生成し置換することにより、歪感の少な
い良好な音楽を再生することができる。また、急激な歪
の発生を防止することができる。
換ビットを越えてフルスケールにクランプされたと予測
されるデジタルデータの再生に関して、元の入力波形に
近似した波形を生成し置換することにより、歪感の少な
い良好な音楽を再生することができる。また、急激な歪
の発生を防止することができる。
【００２０】
【発明の効果】本発明によるとフルスケールのレベルで
ハードクリップしたデジタルデータをなめらかな波形に
整形することができ、歪感の少ない再生を得ることがで
きる。
ハードクリップしたデジタルデータをなめらかな波形に
整形することができ、歪感の少ない再生を得ることがで
きる。
【図１】本発明による一実施例の構成を示すブロック
図。
図。
【図２】図１の各部信号波形の一例を示す図。
【図３】補間波形データの一実施例の説明図。
【図４】従来例を示すブロック図。
【図５】図４の各部信号波形の一例を示す図。
１ 入力端子 ２ 入力アンプ ３ ＡＤ変換器 ４ エンコーダ ５ デジタルオーディオ録音再生機 ６ デコーダ ７ 遅延回路（ＲＡＭ） ８，１０ スイッチ ９ ＤＡ変換器 １１，１３ サンプルホールド回路 １２ 加算器 １４ 出力アンプ １５ 出力端子 １６ タイミング発生回路 １７ 比較回路（コンパレータ） １８ カウンタ回路 １９ 波形データ記憶部（ＲＯＭ）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 1/08 Ｈ０３Ｍ 1/08 Ｂ
Claims (1)
- 【請求項１】デジタル信号を復号するデコーダと、デコ
−ドしたデジタルデータをアナログ信号に変換するＤＡ
変換器とを有するＤＡ変換回路において、前記デコーダ
の出力に接続されデジタルデータを遅延する遅延回路
と、連続するフルスケールのデジタルデータのサンプル
数ｎに対比させた複数の波形データを記憶した波形デー
タ記憶部と、フルスケールのデジタルデータのサンプル
数ｎを計測するカウンタ回路と、各部の動作タイミング
を制御するタイミング発生回路と、前記ＤＡ変換器の出
力に信号フルスケールのデジタルデータに前記波形デー
タ記憶部から読み出した波形データを加算する加算部と
を有することを特徴とするＤＡ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4285117A JP2507284B2 (ja) | 1992-09-30 | 1992-09-30 | Ｄａ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4285117A JP2507284B2 (ja) | 1992-09-30 | 1992-09-30 | Ｄａ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318871A JPH06318871A (ja) | 1994-11-15 |
| JP2507284B2 true JP2507284B2 (ja) | 1996-06-12 |
Family
ID=17687342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4285117A Expired - Fee Related JP2507284B2 (ja) | 1992-09-30 | 1992-09-30 | Ｄａ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507284B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5569436B2 (ja) * | 2011-03-04 | 2014-08-13 | 株式会社Ｊｖｃケンウッド | 音声信号補正装置、音声信号補正方法及びプログラム |
-
1992
- 1992-09-30 JP JP4285117A patent/JP2507284B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06318871A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910002980B1 (ko) | 이득 제어 장치 | |
| JP4446072B2 (ja) | オーディオ信号出力装置 | |
| JPH0738120B2 (ja) | 音声記録再生装置 | |
| JP2507284B2 (ja) | Ｄａ変換回路 | |
| JP3076859B2 (ja) | ディジタルオーディオ信号の信号処理装置 | |
| US6697688B1 (en) | Audio information processing system | |
| US5774478A (en) | Interpolation circuit for interpolating error data block generated in Σ modulated data stream | |
| JP2614840B2 (ja) | デジタルオーディオ録音再生装置 | |
| JP3233295B2 (ja) | Ｐｃｍデータ圧縮及び復元方法 | |
| JP3538931B2 (ja) | 信号伸張装置及び方法 | |
| JPS6314428B2 (ja) | ||
| JPH0936740A (ja) | ビット長拡張方法及びその装置 | |
| JP2507283B2 (ja) | Ｄａ変換回路 | |
| JP2507285B2 (ja) | ビット長拡張装置 | |
| JPH04143970A (ja) | オーディオ信号の補間装置 | |
| JP3013383B2 (ja) | データ圧縮符号化装置 | |
| JPS61202531A (ja) | 受信機 | |
| JPH1051318A (ja) | データ変換装置 | |
| JPH10322206A (ja) | 歪み低減装置及び歪み低減方法 | |
| JP4048455B2 (ja) | 信号処理装置、記録媒体及び信号処理方法 | |
| JPH0636462A (ja) | ディジタル信号記録再生装置 | |
| JPH0528647A (ja) | デイジタル音声信号の記録再生方法 | |
| JPH0745000A (ja) | デジタルオーディオ録音再生装置 | |
| JPH11185401A (ja) | ディジタル信号補間装置及び方法 | |
| JPS6045297A (ja) | 波形再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960116 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |