JP2504398B2

JP2504398B2 - マルチフレ−ム表示合成回路

Info

Publication number: JP2504398B2
Application number: JP60065816A
Authority: JP
Inventors: 陽一中川
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1985-03-29
Filing date: 1985-03-29
Publication date: 1996-06-05
Anticipated expiration: 2011-06-05
Also published as: JPS61223895A

Description

【発明の詳細な説明】〔概要〕表示メモリとして１フレーム分のビットマップメモリ
を備えた装置上で，受信したキャプテン画面等のマルチ
フレーム画面を高速に合成して表示し得るよう構成した
マルチフレーム表示合成回路。

〔産業上の利用分野〕

本発明は，キャプテンシステム等で用いられるマルチ
フレーム画面を単一フレーム画面に合成するマルチフレ
ーム表示合成回路に関する。

〔従来の技術と発明が解決しようとする問題点〕

従来，表示用に１フレーム分のビットマップメモリし
か備えていないパソコン等の装置上で，キャプテンシス
テム等に用いられるランクII等のマルチフレーム構成の
表示画面を表示しようとする場合には，一般にマイクロ
プログラム制御のもとで，各表示ドット毎にマルチフレ
ーム構成の規約に従って表示色を判断し，該判断した表
示ドットを所定数蓄積した後，表示しようとする表示メ
モリの構成に編集して当該表示メモリ中に格納してい
た。そして，該表示メモリ中に格納した画面をディプレ
イ上に表示させていた。

例えば第12図図示フロチャートの如く，コードフレー
ムのドットが“1"であって（図中のYES），かつコー
ドフレームのFG色（前景色）がT.P（透明）でない（図
中のNO）場合にはコードフレームがFG色であるという
ように，各ドット毎に順次表示色を判別した後,1フレー
ム分のビットマップメモリ上に展開し得る態様に合成し
て格納し，ディスプレイ上に表示させていた。

このため，各ドット毎に表示色を判断する必要がある
と共に該判断した表示色を所定の１フレーム分のビット
マップメモリ上に回転し得る態様に合成して格納する必
要があり，多くの時間を要してしまい，マルチフレーム
画面を迅速に表示し得ないという問題点があった。

また，マイクロプログラム制御等による処理の遅い点
を解決するために既述した例えば第12図図示の如きフロ
ーの動作をハードウエアを用いて構成すると，部品点数
が多くかつ複雑な回路構成となってしまうという問題点
があった。

〔問題点を解決するための手段〕

本発明は，前記問題点を解決するために，表示メモリ
として１フレーム分のビットマップメモリを備えた装置
上で，受信したキャプテン画面等のマルチフレーム画面
中から色要素を抽出した後，該抽出した色要素に対して
例えば１バイト単位に所望の表示画面を合成する構成を
採用することにより，部品点数を少なくしかつ合成後の
情報を表示メモリに展開し得るようにしている。

そのため，本発明は，マルチフレーム画面を単一のフ
レーム画面に合成して表示させるよう構成したマルチフ
レーム表示合成回路において，前記マルチフレーム画面
を構成する各フレームの色情報をセットする色情報レジ
スタと，前記マルチフレーム画面を構成する各フレーム
に対応するドットパターンをセットするドットパターン
レジスタと，前記色情報レジスタにセットされた色情報
に基づいて前記マルチフレーム画面の各フレームが透明
であるか否かを検出する透明検出回路と，前記色情報レ
ジスタおよび前記ドットパターンレジスタにそれぞれセ
ットされた色情報およびドットパターン情報と前記透明
検出回路によって検出された透明情報とに基づいて，画
面のドット位置ごとに，マルチフレーム画面のフレーム
配列の前面から見て最初に不透明のフレームの色を表示
色として決定する色要素決定手段と，該色要素決定手段
によって決定された表示色に対して前記単一のフレーム
画面を合成する合成手段とを備えることを特徴としてい
る。

〔実施例〕

以下図面を参照しつつ本発明の実施例を詳細に説明す
る。

第１図は本発明の１実施例構成図，第２図および第３
図はマルチフレーム画面の概念を説明する概念説明図，
第４図は第１図図示本発明に係わるマルチフレーム表示
合成の概念を説明する概念説明図，第５図は第１図図示
本発明の１実施例構成のレジスタ構成例，第６図ないし
第９図は第１図図示本発明の１実施例構成の具体的回路
例，第10図および第11図は第７図図中ROMに格納する変
換テーブルを示す。

図中,1はパソコン,1-1はCPU,1-2はビットマップメモ
リ,1-3はメインメモリ,1-4は入出力制御回路,1-5は送受
信部,2は回線,3はキーボード,4はマルチフレーム表示合
成回路,4-1は色情報レジスタ,4-2はパターンレジスタ,4
-3は透過モード検出回路,4-4は色要素決定手段,4-5は合
成手段,5はディスプレイ,6はｉビット変換回路,7は信号
処理回路（Ｈ）,7-1はコードフレームFG/BG（Ｈ）レジ
スタ,7-2はパターンフレームFG/BG（Ｈ）レジスタ,7-3
ないし7-6はトランスペアレント検出回路,7-7は4to1セ
レクタ,7-8,7-9は8to1セレクタ,8は信号処理回路
（Ｌ）,9はラスタ色レジスタ,10,11はROM,12はコードフ
レームドットパターンレジスタ,13はパターンフレーム
ドットパターンレジスタ，ないしはセレクタを表
す。

第１図において，図中パソコン１は１フレーム分のビ
ットマップメモリ1-2を備えたものであって,CPU1-1,メ
インメモリ1-3,入出力制御回路1-4,モデム等を含む送受
信部1-5および本発明に係わるマルチフレーム表示合成
回路４から主に構成されている。該構成のパソコン１が
例えばキーボード３によって入力された画面選択信号が
入出力制御回路1-4によってCPUに通知されCPUからモデ
ム等の送受信部1-5,回線２を経由しビデオテックス網を
通じてキャプテンセンターへ画面要求信号を送ることに
よって，キャプテンセンターからビデオテックス通信網
を経由して図示の回線２を通してマルチフレーム画面信
号が送られ，送受信部1-5で受信した場合，後述する如
くして，当該受信したマルチフレーム画面信号はメイン
メモリ内のプログラムにもとずくCPUの制御のもとにマ
ルチフレーム表示合成回路４に転送され１フレーム分の
ビットマップメモリ1-2中に展開し得る態様に編集され
て再度CPUの制御によって該ビットマップメモリ上に展
開される。そして，該ビットマップメモリ1-2中に展開
された画面はディスプレイ５上に表示される。マルチフ
レーム表示合成回路４の構成および動作をまず簡単に説
明する。

第１図図中マルチフレーム表示合成回路４を構成する
色情報レジスタ4-1およびパターンレジスタ4-2は送受信
部1-5から通知された情報の内色情報およびパターン情
報を夫々格納するためのものである。色情報レジスタ4-
1から色情報の通知を受けた透過モード検出回路4-3は，
色情報中から透過情報（TP）を検出して，色要素決定手
段4-4に通知する。更に，色情報レジスタ4-1およびパタ
ーンレジスタ4-2から色情報およびパターン情報の通知
を夫々受けた色要素決定手段4-4は，後述する如くして
マルチフレーム画面を１つのビットマップメモリに展開
して表示し得る態様に合成手段4-5を用いて合成を行
う。そして，該合成したフレーム画面をビットマップメ
モリ1-2上に展開してディスプレイ５上に所定の画面を
表示させる。

以下本発明に係わるマルチフレーム画面の概念を説明
した後，マルチフレーム表示合成回路４の動作概念およ
び構成を詳細に順次説明する。

第２図および第３図はマルチフレーム画面の概念を説
明する概念説明図を示す。第２図（イ）はマルチフレー
ム画面の構成を示し，第２図（ロ）は１フレーム分のビ
ットマップメモリ1-2に格納するためのフレーム画面の
構成を示す。

第２図（イ）図示マルチフレーム画面は最上層にコー
ドフレームドットパタン，コードフレーム前景色および
コードフレーム背景色からなる文字コード等によって特
定される文字等を表示するためのものがある。２番目の
層にパターンフレームドットパターン，パターンフレー
ム前景色およびパターンフレーム背景色からなるドット
パターン（文字コード等によって表されないドットパタ
ーン）を表示するためのものがある。最下層にラスタか
らなるいわば地色（一色からなるもの）を表すものがあ
る。

尚，最上層,2番目の層および最下層に対して夫々個別
に透明（T.P）を選択することが可能であり，この場合
には順次下層のものがいわば透けて表示される。全ての
層が透明の場合には何も表示されなく，ディスプレイ５
の地肌である黒色等が表示されることとなる。

また，コードフレーム前景色，背景色およびパターン
フレーム前景色，背景色はRI（輝度ｉの逆を表すも
の）,B（青色）,G（緑色）およびＲ（赤色）に夫々対応
するフレームから構成されている。

第２図（ロ）は第１図図中ビットマップメモリ1-2の
フレーム画面の構成を示し,i（輝度）,B（青色）,G（緑
色）およびＲ（赤色）に夫々対応するフレームから構成
されている。

第３図は第２図（イ）図中で用いたRI,B,GおよびＲに
よって表される公称色と，第２図（ロ）図中で用いたi,
R,GおよびＢによって表される公称色との関係を示すテ
ーブルである。

例えば図中を用いて示すエントリアドレス“1"では
公称色が“赤色（RED）”であって,RI,B,GおよびＲが順
次0,0,0および１となる。そして，該公称色（赤色）に
対応するカラーバリューとしてはi,R,GおよびＢが順次
1,1,0および０となる。即ち,RIとｉとが逆となっている
点が異なっている。

以上説明した第２図および第３図図示の如き構成を採
用したマルチフレーム画面を第２図（ロ）図示の如きフ
レーム画面に迅速に合成を行ってディスプレイ５上に表
示させる回路が本発明に係わるマルチフレーム表示合成
回路であって，以下詳細に説明する。

第４図は第１図図示本発明に係わるマルチフレーム表
示合成の概念を説明する概念説明図であって，左側に第
２図（イ）図示構成のマルチフレーム画面信号を示し，
右側に第２図（ロ）図示構成の“表示色”を示す。

第４図図中ないしは夫々セレクタであって，例え
ば図中の下方に示すセレクト入力が“0"（あるいは
“1"）の場合に当該セレクタの上側の信号（あるいは
下側の信号）を選択するためのものである。従って，例
えばセレクタのセレクト入力であるコードフレームド
ットパターンが“0"であって，かつセレクトのセレク
ト入力であるコードフレーム背景色トランスペアレント
が“0"の場合には，表示色として“コードフレーム背景
色”が選択されることとなる。以下図示の如く各情報に
対応して所定の表示色が選択されることとなる。

選択される態様を概念的に説明すると，既述した２図
（イ）図示マルチフレーム画面の最上層から見た場合に
当該マルチフレーム画面がいずれのフレームに対応する
色あるいはラスタに対応する色に見えるかを論理的に表
したものである。更に具体的に言えば，最上層のものが
透明であれば，次の層のものが表示色となり，更に次の
層のものが透明であれば，更に次の層のものが表示色と
なる如くである。

第５図は第１図図示本発明の１実施例構成のレジスタ
構成例を示し，第４図図中表示色を選択するために設け
られたレジスタ構成例を示す。

第５図図中コードフレーム情報はコードフレームドッ
トパターン，コードフレームFG（前景色）およびコード
フレームBG（背景色）から構成されている。そして，該
各情報は夫々のレジスタに４ビットを単位にして２単位
（１バイト）ずつ図示の如く格納されている。

同様にパターンフレーム情報はパターンフレームドッ
トパターン，パターンフレームFG（前景色）およびパタ
ーンフレームBG（背景色）から構成されている。そし
て，該各情報は夫々のレジスタに４ビットを単位にして
２単位（１バイト）ずつ図示の如く格納されている。

また，ラスタ色情報は図示の如く“RI",“B",“G"お
よび“R"から構成されている。そして，各情報は１バイ
トずつ夫々格納されている。

また，図中出力される表示パターン情報は図示の如く
“i",“R",“G"および“B"から構成されている。

以上の如きレジスタ構成を採用し，かつ第５図図中右
側に記述した実線を用いて示すコードフレームパターン
およびパターンフレームドットパターンの値が夫々“1"
あるいは“0"のいずれであるか，および点線を用いて示
す“トランスペアレントの時”に対応するか否か，を上
部から下部方向に向かって表示色が得られるまで順次繰
り返すことにより，第４図図示構成の表示色が選択され
るものである。

次に，第６図ないし第９図図示本発明の１実施例構成
の具体的回路例を説明する。

第６図上部図示データバスを介してCPU1-1から転送さ
れたきた色情報は図中ｉビット変換回路６によって表示
色に合致したデータに変更され，コードフレームレジス
タFG/BG（Ｈ）7-1,パターンフレームレジスタFG/BG
（Ｈ）7-2,図示されていないコードフレームレジスタFG
/BG（Ｌ）8-1,図示されていないパターンフレームジス
タFG/BG（Ｌ）8-2およびラスタ色レジスタ９中にコード
フレームFG情報，コードフレームBG情報，パターンフレ
ームFG情報，パターンフレームBG情報およびラスタ色情
報が夫々セットされる。該セットは夫々図中左端に示す
コードフレーム色情報セット（Ｈ）および（Ｌ）信号，
パターンフレーム色情報（Ｈ）および（Ｌ）信号によっ
て行われる。

まず，コードフレームレジスタFG/BG（Ｈ）7-1にセッ
トされた表示色に合致した態様のコードフレームFG
（Ｈ）情報は,4to1セレクタ7-7に入力され，図中下部に
示すCPU1-1からの“読み出しプレーン選択信号”に対
応，例えば読み出しプレーン選択信号“00",“01",“1
0"および“11"に夫々対応した態様の“i",“B",“G"お
よび“R"のいずれか１つを図中CF（Ｈ）信号として出力
する。該出力したCF（Ｈ）信号をいわばアドレスとして
所定の表示色をコードの態様で出力するための第７図図
示ROM10に供給する。

また，コードフレームレジスタFG/BG（Ｈ）7-1にセッ
トされたコードフレームFG（Ｈ）情報は，トランスペア
レント検出回路7-3に入力され，当該コードフレームFG
（Ｈ）が透過（TP）情報を含むか否かを検出して図中＊
CFTP（Ｈ）信号として第７図図示ROM10に供給する。

同様にコードフレームレジスタFG/BG（Ｈ）7-1にセッ
トされた表示色に合致した態様のコードフレームBG（背
景色）（Ｈ）情報は,4to1セレクタ7-7およびトランスペ
アレント検出回路7-4に夫々入力され，第７図図示ROM10
に対してCB（Ｈ）信号および＊CBTP（Ｈ）信号として供
給される。

次に，パターンフレームレジスタFG/BG（Ｈ）7-2にセ
ットされた表示色に合致した態様のパターンフレームFG
（前景色）（Ｈ）情報は,8to1セレクタ7-8に入力され
る。

更にパターンフレームレジスタFG/BG（Ｈ）7-2にセッ
トされたパターンフレームFG情報は，トランスペアレン
ト検出回路7-5に入力され，当該パターンフレームFGが
透過（TP）情報を含むか否かを検出して前記8to1セレク
タ7-8に図示セレクタ信号として供給される。

該透過情報を表すセレクタ信号は，パターンフレーム
FG（Ｈ）が透明の場合にラスタ色レジスタ９にセットさ
れたラスタ情報（i,B,G,R）のいずれかのものを選択し
て図中PF（Ｈ）信号として出力し，非透明の場合にパタ
ーンフレーム情報からいずれかのものを選択して図中PF
（Ｈ）信号として出力するためのものである。そして，
該出力されたPF（Ｈ）信号は第７図図示ROM10に供給さ
れる。

また，パターンフレームレジスタFG/BG（Ｈ）7-2にセ
ットされたパターンフレームBG（背景色）（Ｈ）情報お
よびラスタ色レジスタ９にセットされた色情報が8to1セ
レクタ7-9に夫々入力されると共にトランスペアレント
検出回路7-6によって生成されたセレクタ信号が8to1セ
レクタ7-9に入力される。

このため，パターンフレームBG（Ｈ）が透明である場
合に，ラスタ色レジスタ９にセットされたラスタ情報
（i,B,G,R）のいずれかのものを選択して図中PB（Ｈ）
信号として出力し，非透明の場合にパターンフレームBG
（Ｈ）情報からいずれかのものを選択して図中PB（Ｈ）
信号として出力するためのものである。そして，該出力
されたPB（Ｈ）信号は第７図図示ROM10に供給される。

更に，信号処理回路（Ｌ）８は既述した7-1ないし7-9
からなる信号処理回路（Ｈ）７と同じものであり,CF
（Ｌ）,CB（Ｌ），＊CFTP（Ｌ），＊CBTP（Ｌ）,PF
（Ｌ）およびPB（Ｌ）なる信号を第７図図示ROM11にア
ドレスとして供給するためのものである。

第２に第６図上部図示データバスを介してCPU1-1から
転送されたきたコードフレームドットパターン情報およ
びパターンフレームドットパターン情報は，コードフレ
ームドットパターンレジスタ12およびパターンフレーム
ドットパターンレジスタ13に夫々セットされる。該セッ
トは夫々図示コードフレームドットパターンセット信号
およびパターンフレームドットパターンセット信号によ
って行われる。

セットされた夫々のコードフレームドットパターンセ
ット信号およびパターンフレームドットパターンセット
信号は図中C₀ないしC₇およびP₀ないしP₇として第７図図
示ROM10,11にアドレスとして供給される。

以上の如くして第７図図示ROM10,11に供給される第７
図図中左端に示す各種信号をアドレスとして当該ROM10,
11をアクセスすることにより，第４図図示表示色がドッ
ト単位でなく例えばバイト単位で図中コードS₀ないしS₇
として高速に選択されることとなる。この際，当該ROM1
0,11をアクセスするアドレスと，アクセスされた表示色
を表すコードS₀ないしS₇との関係を第10図および第11図
に示す。

第10図および第11図上段の欄中に示すA0ないしA9は第
７図図示ROM10,11をアクセスするためのアドレスを表
し，上端の欄中に示すO1およびO2は当該ROM10,11から読
み出された表示色を表す例えばコードS₀およびS₁を示
す。そして，テーブル中に示す“0"および“1"はデータ
を表し，テーブル中に示す“×”は“0"あるいは“1"の
いずれでもよいことを表し，テーブル中に示す“PB",
“PF",“CB"および“CF"は夫々パターンフレーム背景色
情報，パターンフレーム前景色情報，コードフレーム背
景色情報およびコードフレーム前景色情報を夫々表す。

例えば第10図図中はアドレスA8の内容（＊CFTPの
値）が“1"（コードフレーム前景色が非透明）であるけ
れども，アドレスA5の内容（C0の値）が“0"であるか
ら，コードフレーム背景色となる。しかし，当該コード
フレーム背景色を定義するアドレスA9の内容（＊CBTPの
値）が“0"（コードフレーム背景色が透明）であるか
ら，パターンフレームの内容が選択され，アドレスA7の
値が“0"であるからパターンフレーム背景色であるPBが
表示色としてO1に出力されることとなる。同様に出力O2
にPBが表示０として出力されることとなる。

第８図は第６図図中ｉビット変換回路６の具体的回路
を示す。当該ｉビット変換回路６はデータバスDB0ない
しDB3と，データバスDB4ないしDB7とに分けて夫々図示
制御信号iH,iLおよびRiを生成するためのものである。

第９図は第６図図中トランスペアレント検出回路7-3
ないし7-6の具体的回路を示す。図中左端に示す“i,B,G
およびR"は既述した如く表示しようとする表示色に合致
したものであり，図中右端に示す“＊TP"は既述した如
く“CFTP"および“CBTP"を生成するためのものである。
当該“CFTP"および“CBTP"の値が“0"/“1"の場合，夫
々透明／非透明を夫々表す。

〔発明の効果〕以上説明した如く，本発明によれば，表示メモリとし
て１フレーム分のビットマップメモリを備えた装置上
で，受信したキャプテン画面等のマルチフレーム画面中
から色要素を抽出した後，所望の表示画面を例えばバイ
ト単位で合成する構成を採用しているため，部品点数を
少なくしかつ合成後の情報を表示メモリに高速に展開し
て表示させることができる。

【図面の簡単な説明】

第１図は本発明の１実施例構成図，第２図および第３図
はマルチフレーム画面の概念を説明する概念説明図，第
４図は第１図図示本発明に係わるマルチフレーム表示合
成の概念を説明する概念説明図，第５図は第１図図示本
発明の１実施例構成のレジスタ構成例，第６図ないし第
９図は第１図図示本発明の１実施例構成の具体的回路
例，第10図および第11図は第７図図中ROMに格納する変
換テーブル，第12図は従来のマルチフレーム画面の動作
を説明する動作説明図を示す。図中,1はパソコン,1-1はCPU,1-2はビットマップメモリ,
1-3はメインメモリ,1-4は入出力制御回路,2は回線,3は
キーボード,4はマルチフレーム表示合成回路,4-1は色情
報レジスタ,4-2はパターンレジスタ,4-3は透過モード検
出回路,4-4は色要素決定手段,4-5は合成手段,5はディス
プレイ,6はｉビット変換回路,7は信号処理回路（Ｈ）,7
-1はコードフレームFG/BG（Ｈ）レジスタ,7-2はパター
ンフレームFG/BG（Ｈ）レジスタ,7-3ないし7-6はトラン
スペアレント検出回路,7-7は4to1セレクタ,7-8,7-9は8t
o1セレクタ,8は信号処理回路（Ｌ）,9はラスタ色レジス
タ,10,11はROM,12はコードフレームドットパターンレジ
スタ,13はパターンフレームドットパターンレジスタ，
ないしはセレクタを表す。を示す。

Claims

(57)【特許請求の範囲】

【請求項１】マルチフレーム画面を単一のフレーム画面
に合成して表示させるよう構成したマルチフレーム表示
合成回路において，前記マルチフレーム画面を構成する
各フレームの色情報をセットする色情報レジスタと，前記マルチフレーム画面を構成する各フレームに対応す
るドットパターンをセットするドットパターンレジスタ
と，前記色情報レジスタにセットされた色情報に基づい
て前記マルチフレーム画面の各フレームが透明であるか
否かを検出する透明検出回路と，前記色情報レジスタおよび前記ドットパターンレジスタ
にそれぞれセットされた色情報およびドットパターン情
報と前記透明検出回路によって検出された透明情報とに
基づいて，画面のドット位置ごとに，マルチフレーム画
面のフレーム配列の前面から見て最初に不透明のフレー
ムの色を表示色として決定する色要素決定手段と，該色要素決定手段によって決定された表示色に対して前
記単一のフレーム画面を合成する合成手段とを備えることを特徴とするマルチフレーム表示合成回
路。