JP2501734B2 - 接続導体の形成方法 - Google Patents

接続導体の形成方法

Info

Publication number
JP2501734B2
JP2501734B2 JP4302964A JP30296492A JP2501734B2 JP 2501734 B2 JP2501734 B2 JP 2501734B2 JP 4302964 A JP4302964 A JP 4302964A JP 30296492 A JP30296492 A JP 30296492A JP 2501734 B2 JP2501734 B2 JP 2501734B2
Authority
JP
Japan
Prior art keywords
dielectric
layer
silicon region
polysilicon
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4302964A
Other languages
English (en)
Other versions
JPH07193023A (ja
Inventor
チヤン・ホン・ラム
ジエロメ・ブレツト・ラスキー
クレイグ・マーシヤル・ヒル
ジエームス・スピロス・ナコス
ステイーブン・ジヨン・ホームズ
ステフアン・フランク・ガイスラー
デイビツド・ケネデイ・ロード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07193023A publication Critical patent/JPH07193023A/ja
Application granted granted Critical
Publication of JP2501734B2 publication Critical patent/JP2501734B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電気的接続導体の形成
方法に関する。更に具体的に言うならば、本発明は、誘
電体を挟んで設けられた第１のシリコン領域の上面及び
第２のシリコン領域の上面を電気的に接続する導体の形
成方法に関する。
【０００２】
【従来の技術】一般的に半導体デバイスは相互に接続す
る必要がある多数の導電性構造物を有する。こうした導
電性構造物は例えば、誘電体領域により分離されたシリ
コン領域を含む。この導電性構造物間に「ブリツジ状の
コンタクト」すなわち「ストラツプ」を形成することに
よつて導電性構造物は相互接続される。
【０００３】導電性構造物を相互接続する際には耐火性
金属及びや耐火性ケイ化金属が用いられる。これらの材
料はアルミニウム及び銅などの通常金属が有する低抵抗
特性を有し、これらの金属に固有の製造上の難点（アル
ミニウムの場合における熱感受性、銅の場合におけるパ
ターニング困難性）をもつていない。一般的にケイ化物
電極は基板上に耐火性金属層を堆積し、この金属層を加
熱して露出しているシリコン領域上にケイ化物領域を形
成し、基板をウエツトエツチ液内において処理して反応
しなかつた耐火性金属を除去することによつてシリコン
拡散領域上に形成される。
【０００４】このケイ化物形成法はケイ化物を形成する
際に下層のシリコンを数ミクロン消費してしまうという
難点をもつている。この消費によりケイ化物／拡散界面
における効果的なドーパント濃度が著しく減少し、これ
により半導体デバイスの特性に好ましくない影響を与え
る。
【０００５】この難点を緩和する幾つかの解決策が提案
された。１つの方法はアニール処理の際に消費される接
合部シリコンが少量ですむように耐火性金属とシリコン
とを共に堆積させるものである。1987年５月５日登録、
米国特許第 4,663,191号を参照。他の技術は接合部領域
上に新たなシリコンを設けるものであり、これが下層の
シリコンの代わりに消費される。「ＩＢＭ・テクニカル
・デイスクロージヤ・ブリテイン」、第20巻、第９号
（1987年２月）の3480頁〜3483頁を参照。
【０００６】他の解決策は耐火性金属及び耐火性ケイ化
金属ではなく他の形式の材料を用いることによつて導電
性構造物を相互接続する必要性に注目した。例えば「拡
散により形成されるブリツジ状コンタクト」と題する論
文（ＩＢＭ・テクニカル・デイスクロージヤ・ブリテイ
ン、第20巻、第８号（1987年１月）の3423頁）はドーパ
ント外方拡散法を用いて誘電体上のシリコン領域及びポ
リシリコン領域間に表面コンタクトを画定する技術の一
般的概念を開示している。
【０００７】以下に示す幾つかの参考例は誘電体上のソ
ース／ドレイン領域にポリシリコンが充填されたトレン
チを接続するケイ化物ブリツジ状コンタクトの形成につ
いて開示している。米国特許第 4,873,205号（1989年10
月10日登録）。米国特許第 4,983,544号（1991年１月８
日登録）。ＩＢＭ・テクニカル・デイスクロージヤ・ブ
リテイン、第29巻、第３号（1986年８月）、1037頁〜10
38頁、「トレンチをケイ化チタンによりブリツジ化する
と同時に真のゲートアイソレーシヨンを考慮するＣＭＯ
Ｓプロセス」。ＩＢＭ・テクニカル・デイスクロージヤ
・ブリテイン、第29巻、第３号（1986年８月）1421頁〜
1422頁、「トレンチへの自己整合性電気接続」。ＩＢＭ
・テクニカル・デイスクロージヤ・ブリテイン、第32
巻、第9A(1990 年２月）433 頁、「相補形金属酸化物シ
リコン、６素子静的ランダムアクセスメモリセルのため
の多目的トレンチ」。米国特許第 4,745,081号（1988年
５月17日登録）。しかしながらこのグループ内のどの参
考例もドーパント外方拡散技術を用いてはいない。
【０００８】ストラツプすなわちブリツジ状コンタクト
以外の構造物を形成するためにドーパント外方拡散プロ
セスを使用する参考例のグループを以下に示す。
【０００９】米国特許第 4,502,894号（1985年３月５日
登録）はホウ素外方拡散を用いることによつてポリシリ
コン抵抗を作るプロセスを開示している。酸化物領域を
形成した後、酸化物内にホウ素又は他のドーパントが注
入される。次にポリシリコン層が堆積されてパターン化
され、この構造物を処理してホウ素をポリシリコン内に
外方拡散させる。
【００１０】特開昭６２ー１２２１２４号公報は、上に
あるポリシリコン層内にホウ素を外方拡散させるプロセ
スを開示している。シリコン基板上に二酸化ケイ素膜を
成長させた後、ホウ素リンケイ酸ガラス（ＢＰＳＧ）が
堆積される。次にこのＢＰＳＧ及び酸化物層内にコンタ
クトホールが形成され、続いてポリシリコン層が堆積さ
れる。その後この構造物を加熱してＢＰＳＧ層からポリ
シリコン層内にホウ素を外方拡散させる。
【００１１】米国特許第 4,654,121号（1987年３月31日
登録）は積層型ＣＭＯＳデバイスを形成するプロセスを
開示している。下層にデバイスを形成した後、ドープさ
れてない酸化物層が形成され、次にドープされた酸化物
層が形成される。その後平坦化ステツプが実行されてゲ
ート電極が露出し、ドープされた酸化物領域がゲート電
極の側面に形成される。上部ゲート酸化物を成長させ、
この酸化物上にポリシリコン層が形成される。次に下層
のドープされた酸化物領域からホウ素を外方拡散させる
ことによつて上部デバイスのためのソース領域及びドレ
イン領域が形成される。
【００１２】米国特許第 4,782,036号（1988年11月１日
登録）はトレンチの側壁及び底部をドープするプロセス
を開示している。シリコン基板内にトレンチを形成した
後、ＴＥＯＳ及びホウ酸トリメチル（trimethylborate
）の分解によつてホウケイ酸ガラス層が堆積される。
その後この構造物が処理されて側壁及び底部内にホウ素
が拡散され、続いてガラス層が除去される。
【００１３】ストラツプを形成するために上述のような
方法があるにもかかわらず、導電性構造物間を低抵抗で
接続し、最小の製造コストで半導体デバイスを製造する
際に容易に利用することができる方法を開発する必要性
が依然として存在している。
【００１４】
【発明が解決しようとする課題】従つて本発明の目的は
半導体分野において使用するストラツプすなわち接続用
ブリツジを製造する方法を提供することである。このス
トラツプは導電性であり、半導体デバイス内の導電性構
造物を接続する。
【００１５】本発明の他の目的は誘電体によつて分離さ
れている、例えばポリシリコンが充填されたトレンチ及
び拡散領域のような２つのシリコン領域を相互接続する
ためにこのような方法を提供することである。
【００１６】本発明の他の目的はストラツプすなわち接
続用ブリツジが個別に絶縁されるこのような方法を提供
することである。
【００１７】本発明の他の目的は当該明細書に開示する
方法によつて形成されたストラツプを提供することであ
る。
【００１８】
【課題を解決するための手段】本発明は、トレンチ（１
２）の側壁に沿って設けられ且つ上面が露出された誘電
体（１４）、該誘電体（１４）の一方の側壁に隣接して
上記トレンチ（１２）内に設けられ且つ上面が露出され
た第１シリコン領域（トレンチ１２内のポリシリコン）
及び上記誘電体（１４）の他方の側壁に隣接して設けら
れ且つ上面が露出された第２シリコン領域（１０）を含
む構造体の上記第１シリコン領域（トレンチ１２内のポ
リシリコン）の上面のうち上記誘電体（１４）に隣接す
る部分（３０）と上記第２シリコン領域（１０）の上面
のうち上記誘電体（１４）に隣接する部分（２６）とを
電気的に接続する導体を形成する方法であって、この方
法は、 （ａ）上記第１シリコン領域（トレンチ１２内のポリシ
リコン）の上面及び上記第２シリコン領域（１０）の上
面に不純物をドーピングする工程と（図１の工程）、 （ｂ）上記第１シリコン領域（トレンチ１２内のポリシ
リコン）の上面、上記誘電体（１４）の上面及び上記第
２シリコン領域（１０）の上面を連続的に覆う拡散障壁
層（１８）を形成する工程と（図１の工程）、 （ｃ）上記第１シリコン領域（トレンチ１２内のポリシ
リコン）の上面のうち上記誘電体（１４）に隣接する部
分（３０）、上記誘電体（１４）の上面（２８）及び上
記第２シリコン領域（１０）の上面のうち上記誘電体
（１４）に隣接する部分（２６）を覆う上記拡散障壁層
を除去する工程と（図２及び図３の工程）、 （ｄ）上記第１シリコン領域（トレンチ１２内のポリシ
リコン）の上面のうち上記誘電体（１４）に隣接する部
分（３０）、上記誘電体（１４）の上面（２８）、上記
第２シリコン領域（１０）の上面のうち上記誘電体（１
４）に隣接する部分（２６）及び残存する拡散障壁層
（１８）の上にポリシリコン層（３２）を連続的に堆積
する工程と（図４の工程）、 （ｅ）上記第１シリコン領域（トレンチ１２内のポリシ
リコン）の上面の不純物及び上記第２シリコン領域（１
０）の上面の不純物を、上記残存する拡散障壁層（１
８）をマスクとして、上記第１シリコン領域の上面のう
ち上記誘電体（１４）に隣接する部分（３０）を覆う上
記ポリシリコン層（３２）の部分、上記誘電体（１４）
の上面（２８）を覆う上記ポリシリコン層（３２）の部
分及び上記第２シリコン領域（１０）の上面のうち上記
誘電体（１４）に隣接する部分（２６）を覆う上記ポリ
シリコン層（３２）の部分にそれぞれ拡散して、上記不
純物が拡散された一体的なポリシリコン層を形成する工
程と（図５の工程）、 （ｆ）上記不純物が拡散された上記一体的なポリシリコ
ン層以外の上記ポリシリコン層を除去する工程と（図６
の工程）、 （ｇ）上記残存する拡散障壁層（１８）を除去する工程
（図７の工程）とを含む。そして、上記工程（ｇ）の後
に、 （ｈ）上記不純物が拡散された一体的なポリシリコン層
及び上記工程（ｇ）で除去された拡散障壁層が覆ってい
た領域にチタン層を堆積する工程と、 （ｉ）上記不純物が拡散された一体的なポリシリコン層
と上記チタン層とを反応させてケイ化チタンを形成し、
上記拡散障壁層が覆っていた上記第２シリコン領域の上
面と上記チタン層とを反応させてケイ化チタンを形成す
ると共に、上記拡散障壁層が覆っていた上記第１シリコ
ン領域の上面と上記チタン層とを反応させてケイ化チタ
ンを形成する工程と、 （ｊ）未反応のチタン層を除去する工程とを含むことを
特徴とする。そして、上記工程（ｆ）の後に、 （ｋ）上記不純物が拡散された一体的なポリシリコン層
の表面を酸化して酸化物保護層を形成する工程と、 （ｌ）上記残存する拡散障壁層を除去する工程とを含む
ことを特徴とする。そして、上記第１シリコン領域及び
上記第２シリコン領域の材料はポリシリコンであること
を特徴とする。
【００１９】
【作用】これらの目的を達成するため本発明は誘電体よ
つて分離されている、ポリシリコンが充填されたトレン
チ及びそれに隣接する拡散領域間にコンタクトを形成す
るプロセスを提案する。このプロセスはホウ素を浅く注
入し、次に拡散障壁層（一般に窒化ケイ素または酸化ア
ルミニウム）を堆積する。次にこの障壁層がパターン化
されてコンタクトを形成するための開口が形成される。
その後低圧化学気相成長（ＬＰＣＶＤ）を用いて基板
上、すなわち障壁層上及びコンタクト開口内に真性ポリ
シリコン層が堆積される。その後重要なステツプとして
アニール処理が行われてポリシリコン内にホウ素が拡散
される。次にポリシリコンのうち「軽くドープされた」
部分がウエツトエツチ液により除去され、所望のポリシ
リコンコンタクトが形成される。その後残存しているポ
リシリコンが酸化され、次の処理中に形成されるケイ化
物からポリシリコンを保護する。
【００２０】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００２１】当該明細書において使用する場合、ドーピ
ングとは半導体材料に不純物を添加することを言う。ド
ーピングによりｎ型半導体及びｐ型半導体を導電率の度
合いを変えて製造できる。一般にドーピングの程度が高
くなるほど導電率も高くなる。
【００２２】ｎ型材料とはドナー型不純物をドープされ
た半導体材料を言い、従つてこれは電子によつて電流を
伝える。ｐ型材料とはアクセプタ型不純物をドープされ
た半導体材料を言い、従つてこれはホールの移動によつ
て電流を伝える。
【００２３】エツチングとは金属を化学的に腐食して所
望のパターンを有する回路を形成することである。エツ
チされた回路とは基板の導電性被覆をエツチングするこ
とによつてコンダクタ及び端子からなる必要なパターン
を設けた回路であり、この導体及び端子に個々の構成部
品が接続される。選択的エツチングとは例えば回路の製
造において半導体構造内の１つの材料の選択された部分
を他の部分から除去するエツチングの使用のことを言
う。
【００２４】キヤパシタとは基本的には誘電体（すなわ
ち絶縁体）によつて分離された２つの導電性電極すなわ
ち２枚のプレートからなる電子回路の受動素子のことを
言う。トレンチキヤパシタとは半導体基板の表面のトレ
ンチ内に形成されたキヤパシタのことを言う。スタツク
トキヤパシタとは半導体基板上にキヤパシタを積み重ね
ることによつて形成されたキヤパシタのことを言う。
【００２５】ＲＩＥとは反応性イオンエツチングのこと
である。パツシベーシヨンとはプレナ半導体デバイスの
表面上に薄い酸化物フイルムを成長させて露出した接合
部を汚染及び短絡から保護するプロセスのこと言い、側
壁パツシベーシヨンとは側壁についてのこのプロセスの
ことを言う。
【００２６】ＣＶＤとは化学気相成長のこと言い、化学
的成長とは表面上における化学反応の結果として得られ
る物質により表面を被覆することである。ＬＰＣＶＤと
は低圧化学気相成長のことを言う。イオン注入とは例え
ば半導体基板にドーピングするためのイオンの注入のこ
とを言う。
【００２７】当該明細書において使用するシリコンとは
ポリシリコン（多結晶シリコン）、無定形シリコン（非
晶質シリコン）及び単結晶シリコンを含む。このような
シリコンはｎ型若しくはｐ型にドーピングされたり、又
はドープされなかつたりする。
【００２８】本発明は、トレンチの側壁に沿って設けら
れ且つ上面が露出された誘電体、該誘電体の一方の側壁
に隣接して上記トレンチ内に設けられ且つ上面が露出さ
れた第１シリコン領域及び上記誘電体の他方の側壁に隣
接して設けられ且つ上面が露出された第２シリコン領域
を含む構造体の上記第１シリコン領域の上面のうち上記
誘電体に隣接する部分と上記第２シリコン領域の上面の
うち上記誘電体に隣接する部分とを電気的に接続する導
体を形成する方法に関し、そして、以下の工程を含む。
【００２９】（Ａ）上記第１シリコン領域の上面及び上
記第２シリコン領域の上面に不純物をドーピングする工
程。
【００３０】（Ｂ）上記第１シリコン領域の上面、上記
誘電体の上面及び上記第２シリコン領域の上面を連続的
に覆う拡散障壁層を形成する工程。
【００３１】（Ｃ）上記第１シリコン領域の上面のうち
上記誘電体に隣接する部分、上記誘電体の上面及び上記
第２シリコン領域の上面のうち上記誘電体に隣接する部
分を覆う上記拡散障壁層を除去する工程。
【００３２】（Ｄ）上記第１シリコン領域の上面のうち
上記誘電体に隣接する部分、上記誘電体の上面、上記第
２シリコン領域の上面のうち上記誘電体に隣接する部分
及び残存する拡散障壁層の上にポリシリコン層を連続的
に堆積する工程。
【００３３】（Ｅ）上記第１シリコン領域の上面の不純
物及び上記第２シリコン領域の上面の不純物を、上記残
存する拡散障壁層をマスクとして、上記第１シリコン領
域の上面のうち上記誘電体に隣接する部分を覆う上記ポ
リシリコン層の部分、上記誘電体の上面を覆う上記ポリ
シリコン層の部分及び上記第２シリコン領域の上面のう
ち上記誘電体に隣接する部分を覆う上記ポリシリコン層
の部分にそれぞれ拡散して、上記不純物が拡散された一
体的なポリシリコン層を形成する工程。
【００３４】（Ｆ）上記不純物が拡散された上記一体的
なポリシリコン層以外の上記ポリシリコン層を除去する
工程。
【００３５】（Ｇ）上記残存する拡散障壁層を除去する
工程。
【００３６】一実施例において第１のシリコン領域はポ
リシリコンが充填されたトレンチを含み、第２のシリコ
ン領域は拡散領域を含み、この第１のシリコン領域及び
第２のシリコン領域は二酸化ケイ素によつて分離されて
いる。これらのシリコン領域はイオン注入を用いてホウ
素をドープされる。またドーパントはＢＦ2を含んでも
よいが、その場合フツ素をガス抜きするためにアニール
処理ステツプが必要となる。
【００３７】第１のシリコン領域及び第２のシリコン領
域の露出面をステツプ（Ｂ）及びステツプ（Ｃ）の前に
ドープする代わりにステツプ（Ｂ）及びステツプ（Ｃ）
の後にドープすることもできる。いずれの場合において
もストラツプを形成すべき場所にドーパントが添加さ
れ、このドーパントは以下に述べるように拡散に利用さ
れる。
【００３８】一実施例において連続的拡散障壁層は窒化
ケイ素を含むが、酸化アルミニウム又は二酸化ケイ素で
もよい。好適には拡散障壁層は化学気相成長を用いて堆
積される。
【００３９】次に拡散障壁層上にマスクが適用されてパ
ターンが定義される。このパターンは電気的接続帯（す
なわちストラツプ）が形成される領域を含む。次に例え
ば反応性イオンエツチングを用いて拡散障壁層のうちマ
スクされていない部分がエツチングされる。その後残存
する拡散障壁層上及び拡散障壁層の一部を除去すること
によつて露出された下層にある表面上に連続的ポリシリ
コン層が堆積される。この堆積は化学気相成長を含むの
が好適である。
【００４０】当該明細書に開示する方法の重要なステツ
プは、第１のシリコン領域及び第２のシリコン領域から
連続的ポリシリコン層内にドーパントを拡散させること
である。残存する拡散障壁層を介してドーパントが拡散
することはないので、ドーパントは以前にエツチングに
より拡散障壁層が除去された部分に相当する連続的ポリ
シリコン層内にだけ拡散する。好適には約 900〔℃〕で
約５分間アニール処理して拡散させるのが望ましく、こ
の結果約 0.2ミクロンの距離までポリシリコン層内にホ
ウ素が拡散する。
【００４１】次に結果として得られた構造物は水酸化カ
リウム／イソプロピルアルコール（ＫＯＨ／ＩＰＡ）又
は他の適切なアルコールすなわちエチレンジアミン（et
hylenediamine ）、ピロカテコール（pyrocatechol）及
び水（water ）（ＥＰＷ）を用いてウエツトエツチング
され、ドーパントが拡散されていない連続的ポリシリコ
ン層の一部を除去する。かくして残存する連続的ポリシ
リコン層は以前に拡散障壁層がエツチングにより除去さ
れた場所に相当する部分となる。その後残存する拡散障
壁層がエツチング、好適には反応性イオンエツチングに
よりすべて除去される。連続的ポリシリコン層の残存部
分は誘電体によつて分離された第１のシリコン領域及び
第２のシリコン領域（すなわちポリシリコンが充填され
たトレンチ及び拡散領域）間に電気的接続帯（ストラツ
プ）を形成する。
【００４２】残存する拡散障壁を除去する前にストラツ
プポリシリコンを酸化させることにより、各ストラツプ
をそれぞれ絶縁することもできる。
【００４３】さらに本発明は上述の方法によつて形成さ
れた、第１のシリコン領域及び第２のシリコン領域を接
続する導電性ストラツプを提供する。一実施例において
ストラツプ構成のうちの第１のシリコン領域はポリシリ
コンが充填されたトレンチを含み、第２のシリコン領域
は拡散領域を含む。ポリシリコンが充填されたトレンチ
及び拡散領域は誘電体によつて分離されている。
【００４４】さらに特定的には本発明は「ホウ素を外方
拡散させた表面ストラツプ」すなわちＢＯＳＳ（Boron
out-diffused surface strap)ストラツプを形成する方
法を提供する。図１〜図１０にＢＯＳＳプロセスを図示
する。ＢＯＳＳプロセスは以下の通りである。
【００４５】図１に示すように誘電性二酸化ケイ素層１
４によつて分離されたＰ+ポリシリコン領域１０及びポ
リシリコンが充填されたトレンチ１２間における接合部
において付加的なホウ素イオン注入１６が実行され、こ
れにより表面付近の濃度を固溶解度以上に上昇させる。
実施例においては10〔keV 〕で２ｘ１０15のＢＦ2が使
用される。
【００４６】ホウ素１６が注入された後（ただしアニー
ル処理されない）、窒化物好適には窒化ケイ素層１８が
低圧化学気相成長（ＬＰＣＶＤ）を用いて 250〔Å〕の
厚さまで堆積される（図１参照）。
【００４７】次に図２に示すようにレジスト層２０が塗
布され、これは窒化ケイ素層１８を反応性イオンエツチ
ングする際に表面ストラツプマスクとして作用する。図
３に示すようにストラツプを走らせるべき領域２４にお
ける窒化ケイ素層１８が２２で示すようにエツチングさ
れる。この領域２４は、Ｐ+領域１０の上面のうち誘電
体１４に隣接する部分２６、誘電体１４の上面２８、及
びトレンチ１２内のポリシリコンの上面のうち誘電体１
４に隣接する部分３０を含む。
【００４８】図４に示すようにレジスト層２０が除去さ
れた後、ＬＰＣＶＤを用いて構造物全体の上に真性ポリ
シリコン層３２が堆積される。一実施例においてこの堆
積されたポリシリコン層３２の厚さは 1,200〔Å〕であ
る。図５はホウ素外方拡散（ホウ素の拡散を矢印によつ
て示す）すなわちアニール処理のステツプを示し、これ
により、堆積されたポリシリコン層３２内にホウ素を拡
散させてストラツプを形成する。一実施例におけるアニ
ール処理は 900〔℃〕で５分間であつた。
【００４９】図６はウエツトエツチングのステツプを示
し、このステツプは例えば水酸化カリウム／イソプロピ
ルアルコール（ＫＯＨ／ＩＰＡ）を使用するか、又は他
の適切なアルコールすなわちエチレンジアミン、ピロカ
テコール及び水（ＥＰＷ）を用いて「軽くドープされ
た」ポリシリコンを除去する（このエツチングを矢印に
よつて示す）。この軽くドープされたポリシリコンとは
ホウ素外方拡散ステツプ中に付加的なドーピングがなさ
れなかつたポリシリコン、すなわち窒化ケイ素層上に堆
積されたポリシリコンのことである。かくして残存する
ポリシリコンは図３に示す領域２４に相当し、図７に示
すストラツプ３４を表わす。次に図７に示す残存窒化ケ
イ素層１８を除去するためにＲＩＥが利用される。
【００５０】窒化ケイ素層１８が除去された後、誘電体
１４によつて分離されている拡散領域１０及びポリシリ
コンが充填されたトレンチ１２はストラツプ３４によつ
て相互接続されている（図８参照）。次に残存している
シリコン領域及び又はポリシリコン領域上にケイ化チタ
ン層３６が形成され得る。特に構造物全体の上にチタン
層が堆積されて加熱されると、チタン層及び下層のシリ
コン又はポリシリコン間に反応が起こる。その結果得ら
れるケイ化チタンの抵抗は一段と低く、反応しなかつた
チタンは当業者に周知の適正な手段を用いて除去され
る。
【００５１】これらの各ステツプが最適化されてプロセ
スウインドウを定義することができる。特にＰ+接合構
成において新たにイオンを注入する目的はストラツプ拡
散ステツプを通じて持ちこたえることのできるホウ素の
貯蔵所を設けるためである。標準的な半導体接合は既に
固溶解度を超えるほどに濃度を上昇させているので、こ
のように新たにイオンを注入しても接合の深さに変化は
生じない。１ｘ１０15又はそれ以上のイオン注入の場合
ストラツプの長さは増大しない。すなわちこれ以上ドー
ズ量を増大させてもホウ素の貯蔵所は拡散の終わりにお
いて空にならなかつた。
【００５２】高ドーズ量イオン注入にＢＦ2用いられる
場合、フツ素をガス抜きするアニール処理が必要とな
る。フツ素ガス抜きアニールに好適な条件は 700〔℃〕
で20分間であるが、これは挿入後でかつ反応物蒸気にあ
てる前の低圧窒化物成長に保持することによつて代える
ことができる。
【００５３】0.2 ミクロンの「外方拡散」ストラツプ構
成を得るために 900〔℃〕で５分間の好適なアニール処
理サイクルが選択された。しかしながら一段と高い温度
で拡散させればストラツプは一段と耐久性を有するよう
になる。ホウ素の固溶解度は温度に従つて増大するので
ポリシリコンストラツプは一段と高度にドープされる。
ＫＯＨ／ＩＰＡのエツチ選択性はドーピングレベルにつ
いての強力な機能のためである。1200〔Å〕のポリシリ
コン堆積及び 900〔℃〕での拡散に対してストラツプの
厚さはＫＯＨ／ＩＰＡ内での 100〔％〕を超えるエツチ
ングの後に600〜800 〔Å〕になる。ストラツプは一段
と高い温度（1000〔℃〕）における拡散の場合エツチン
グの後に1200〔Å〕に近くなることが予期される。
【００５４】この方法によつて作られたストラツプを試
験した。パラメータ分析の結果は抵抗性ストラツプを示
している。
【００５５】ホウ素は0.2 ミクロン外方拡散されるの
で、ゲートスタツクのサイドにストラツプが拡がるのは
この距離だけである。このことはゲートスタツクの長さ
全体に拡がる従来のストラツプとは対照的である。これ
によりゲートのノード短絡に対する影響範囲が減少す
る。またこれによりワードラインのゲート容量が減少す
る。
【００５６】このプロセスにはマスクＴＴＯを行つて浅
いトレンチアイソレーシヨン酸化物厚さプロセスウイン
ドウを約2000〔Å〕拡げる任意選択がある。ＴＴＯとは
「トレンチ頂部オープン（trench top open)」の略であ
り、表面全体を平坦化してゲート導体を形成した後にト
レンチを覆う酸化物を除去することを意味する。窒化物
エツチをマスキングする前、すなわち窒化物がパターン
化された後にトレンチを覆つている酸化物をエツチング
して除去することが重要である。窒化物をパターン化し
た後にトレンチ上の酸化物をエツチングするマスクＴＴ
Ｏの場合には、窒化物エツチングのためのパターン状レ
ジストを除去した後にホウ素の表皮注入が行われる（下
記参照）。
【００５７】ＢＯＳＳプロセスにＳｉ3Ｎ4拡散障壁層の
長所を取り入れ、さらに本発明はＢＯＳＳプロセスに容
易に統合し得る短距離酸化（酸化範囲の短い酸化）を実
行してストラツプポリシリコンを選択的に酸化させる。
ストラツプポリシリコンの酸化は個々のストラツプをそ
れぞれ絶縁するので、ＴｉＳｉ2形成プロセスからスト
ラツプをアイソレートすることになる。ストラツプは個
別に絶縁されるので、外方拡散の長さが２つの隣接する
ストラツプホールのエツジ間の直線距離の半分を超えな
い限り隣接するセルの短絡は回避される。この距離は酸
化ステツプをもたないものに比べかなり大きい。ストラ
ツプ上にＴｉＳｉ2形成されないので、ホウ素がストラ
ツプからＴｉＳｉ2内に入つて空になることもなくな
る。本発明の方法にこの絶縁ステツプを取り入れたもの
を要約すれば以下のようになる（これらの新たな方法の
ステツプについての説明は上記を参照）。
【００５８】（１）表皮へのホウ素注入（ステツプ
（４）における最初の窒化物ＲＩＥエツチ後に行うこと
もできる）。
【００５９】（２）窒化物の拡散障壁を 250〔Å〕堆積
させる。
【００６０】（３）表面ストラツプマスクを塗布する。
【００６１】（４）窒化物をＲＩＥエツチする。
【００６２】（５）真性ポリシリコンを1200〔Å〕堆積
させる。
【００６３】（６）外方拡散アニール処理。
【００６４】（７）ＫＯＨ／ＩＰＡを用いてウエツトエ
ツチングしてポリシリコンを選択的にエツチする。
【００６５】（８）ストラツプを酸化させる（これは絶
縁ステツプである）。
【００６６】（９）窒化物をＲＩＥエツチする。
【００６７】（10）ＴｉＳｉ2を形成する。
【００６８】この任意選択の酸化ステツプを図９及び図
１０に示す。図９に示すように上述した残存窒化物１
８′をＲＩＥエツチする前にストラツプ３４′上に酸化
物層３８が形成される。障壁層Ｓｉ3Ｎ4を除去する前に
このストラツプ酸化が行われるので酸化はポリシリコン
ストラツプ上にだけ生ずる。図１０は残存窒化物層を除
去した後のストラツプ３４′と酸化物層３８とを示すと
共に、残存するシリコン領域及び又はポリシリコン領域
上にあるケイ化チタン層３６′を示す。
【００６９】このストラツプ酸化ステツプは上述した原
型のＢＯＳＳプロセスに統合される。酸化のために付加
された加熱サイクル時間は接合の深さにほとんど影響を
与えないことが判つた。この酸化ステツプはトレンチキ
ヤパシタを拡散領域に結び付けるのに必要な外方拡散の
量が拡散領域のエツジから凹所トレンチのエツジまでの
直線距離の半分に等しいという原理に基づいている。
【００７０】酸化ステツプがない場合、許容し得る最大
の外方拡散はストラツプホールのエツジから隣接する拡
散領域又はトレンチまでを測つた直線距離によつて支配
される。薄い窒化物層はポリシリコンストラツプの下を
絶縁するが、その後に拡散領域及びトレンチを接続する
ストラツプの頂上にＴｉＳｉ2を形成することにより、
隣接する拡散領域又はトレンチまでランダムにストラツ
プを短絡させる。さらにＴｉＳｉ2形成プロセス中及び
その後のホウ素偏析のためにホウ素がなくなるとストラ
ツプは高抵抗となり、望ましくない非オーム行動を伴
う。ストラツプをＴｉＳｉから絶縁することによりこの
難点を軽減する。
【００７１】上述の通り本発明をその最適な実施例に基
づいて図示、説明したが、本発明の精神及び範囲から脱
することなく詳細構成について種々の変更を加えてもよ
い。
【００７２】
【発明の効果】上述のように本発明によれば誘電体によ
つて分離されている、ポリシリコンが充填されたトレン
チ及び拡散領域の表面の一部を拡散障壁層を用いてホウ
素を外方拡散させないようにし、その後ポリシリコン層
を堆積してホウ素を外方拡散させ、ホウ素が拡散された
領域だけを残すようにポリシリコンをエツチングするこ
とにより、トレンチ及び拡散領域を低抵抗で相互接続す
る導電性ストラツプを簡易かつ確実に形成することがで
きる。
【図面の簡単な説明】
【図１】図１は二酸化ケイ素によつてＰ拡散領域から分
離されている、ポリシリコンが充填されたトレンチの断
面図を示し、トレンチの露出面及び拡散領域内にホウ素
が注入され、すべての露出面に窒化ケイ素層が堆積され
る。
【図２】図２は表面ストラツプマスクをもつた図１の構
造物の断面図を示す。
【図３】図３は反応性イオンエツチングが窒化ケイ素の
一部を除去した後の図２の構造物を示す断面図である。
【図４】図４は真性ポリシリコン層を化学気相成長させ
た後の図３の構造物を示す断面図である。
【図５】図５は図４の円で囲んだ部分の拡大図であり、
矢印はアニール処理すなわち外方拡散中におけるホウ素
の流れを表す。
【図６】図６は図５の構造物の断面図であり、矢印は拡
散の後に行われるＫＯＨ／ＩＰＡによるウエツトエツチ
ングを表わす。
【図７】図７はウエツトエツチンツグによりストラツプ
を形成した後の図６の構造物を示す断面図である。
【図８】図８は残存する窒化ケイ素が反応性イオンエツ
チングによりすべて除去され、露出したシリコン領域上
にケイ化チタン層が選択的に形成された後の図７の構造
物を示す断面図である。
【図９】図９は残存している窒化ケイ素をすべて除去す
る反応性イオンエツチングを行う前にポリシリコンスト
ラツプ（図７に示す）を酸化させる任意選択のステツプ
を示す断面図である。
【図１０】図１０は残存する窒化ケイ素が反応性イオン
エツチングによりすべて除去され、露出したシリコン領
域上にケイ化チタン層が選択的に形成された後の図９の
構造物を示す断面図である。
【符号の説明】
１０…Ｐ+ポリシリコン領域、１２…ポリシリコンが充
填されたトレンチ、１４…二酸化ケイ素層、１６…付加
的なホウ素イオンを注入した層、１８…窒化物層、２０
…レジスト層、２２…窒化物をエツチングする領域、２
４…ストラツプ領域、２６…Ｐ+領域の上面、２８…誘
電体の上面、３０…トレンチの上面、３２…真性ポリシ
リコン層、３４…ストラツプ、３６…ケイ化チタン層、
３８…酸化物層。
フロントページの続き (72)発明者 ジエロメ・ブレツト・ラスキー アメリカ合衆国、ベルモント州05452、 エセツクス・ジヤンクシヨン、マーリ・ ロード 11番地 (72)発明者 クレイグ・マーシヤル・ヒル アメリカ合衆国、ベルモント州05401、 バーリントン、ウツドローン、167番地 (72)発明者 ジエームス・スピロス・ナコス アメリカ合衆国、ベルモント州05451、 エセツクス、バターナツツ・コート ３ 番地 (72)発明者 ステイーブン・ジヨン・ホームズ アメリカ合衆国、ベルモント州05401、 バーリントン、モース・プレイス 117 番地 (72)発明者 ステフアン・フランク・ガイスラー アメリカ合衆国、ベルモント州05489、 アンダーヒル、ボツクス4650、アール・ アール１号 （番地なし) (72)発明者 デイビツド・ケネデイ・ロード アメリカ合衆国、ベルモント州05446、 コルチエスター、プリンセス・アン・ド ライブ 14番地 (56)参考文献 特開 昭63−120462（ＪＰ，Ａ) 特開 昭63−110657（ＪＰ，Ａ) 特開 昭62−122124（ＪＰ，Ａ) 特開 平１−173714（ＪＰ，Ａ) 特開 平２−28955（ＪＰ，Ａ) 特開 平４−233230（ＪＰ，Ａ)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】トレンチの側壁に沿って設けられ且つ上面
    が露出された誘電体、該誘電体の一方の側壁に隣接して
    上記トレンチ内に設けられ且つ上面が露出された第１シ
    リコン領域及び上記誘電体の他方の側壁に隣接して設け
    られ且つ上面が露出された第２シリコン領域を含む構造
    体の上記第１シリコン領域の上面のうち上記誘電体に隣
    接する部分と上記第２シリコン領域の上面のうち上記誘
    電体に隣接する部分とを電気的に接続する導体を形成す
    る方法であって、 （ａ）上記第１シリコン領域の上面及び上記第２シリコ
    ン領域の上面に不純物をドーピングする工程と、 （ｂ）上記第１シリコン領域の上面、上記誘電体の上面
    及び上記第２シリコン領域の上面を連続的に覆う拡散障
    壁層を形成する工程と、 （ｃ）上記第１シリコン領域の上面のうち上記誘電体に
    隣接する部分、上記誘電体の上面及び上記第２シリコン
    領域の上面のうち上記誘電体に隣接する部分を覆う上記
    拡散障壁層を除去する工程と、 （ｄ）上記第１シリコン領域の上面のうち上記誘電体に
    隣接する部分、上記誘電体の上面、上記第２シリコン領
    域の上面のうち上記誘電体に隣接する部分及び残存する
    拡散障壁層の上にポリシリコン層を連続的に堆積する工
    程と、 （ｅ）上記第１シリコン領域の上面の不純物及び上記第
    ２シリコン領域の上面の不純物を、上記残存する拡散障
    壁層をマスクとして、上記第１シリコン領域の上面のう
    ち上記誘電体に隣接する部分を覆う上記ポリシリコン層
    の部分、上記誘電体の上面を覆う上記ポリシリコン層の
    部分及び上記第２シリコン領域の上面のうち上記誘電体
    に隣接する部分を覆う上記ポリシリコン層の部分にそれ
    ぞれ拡散して、上記不純物が拡散された一体的なポリシ
    リコン層を形成する工程と、 （ｆ）上記不純物が拡散された上記一体的なポリシリコ
    ン層以外の上記ポリシリコン層を除去する工程と、 （ｇ）上記残存する拡散障壁層を除去する工程とを含む
    上記接続導体の形成方法。
  2. 【請求項２】上記工程（ｇ）の後に、 （ｈ）上記不純物が拡散された一体的なポリシリコン層
    及び上記工程（ｇ）で除去された拡散障壁層が覆ってい
    た領域にチタン層を堆積する工程と、 （ｉ）上記不純物が拡散された一体的なポリシリコン層
    と上記チタン層とを反応させてケイ化チタンを形成し、
    上記拡散障壁層が覆っていた上記第２シリコン領域の上
    面と上記チタン層とを反応させてケイ化チタンを形成す
    ると共に、上記拡散障壁層が覆っていた上記第１シリコ
    ン領域の上面と上記チタン層とを反応させてケイ化チタ
    ンを形成する工程と、 （ｊ）未反応のチタン層を除去する工程とを含むことを
    特徴とする請求項１記載の接続導体の形成方法。
  3. 【請求項３】上記工程（ｆ）の後に、 （ｋ）上記不純物が拡散された一体的なポリシリコン層
    の表面を酸化して酸化物保護層を形成する工程と、 （ｌ）上記残存する拡散障壁層を除去する工程とを含む
    ことを特徴とする請求項１記載の接続導体の形成方法。
  4. 【請求項４】上記第１シリコン領域及び上記第２シリコ
    ン領域の材料はポリシリコンであることを特徴とする請
    求項１、請求項２又は請求項３記載の接続導体の形成方
    法。
JP4302964A 1991-11-22 1992-10-14 接続導体の形成方法 Expired - Lifetime JP2501734B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/797506 1991-11-22
US07/797,506 US5185294A (en) 1991-11-22 1991-11-22 Boron out-diffused surface strap process

Publications (2)

Publication Number Publication Date
JPH07193023A JPH07193023A (ja) 1995-07-28
JP2501734B2 true JP2501734B2 (ja) 1996-05-29

Family

ID=25171021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4302964A Expired - Lifetime JP2501734B2 (ja) 1991-11-22 1992-10-14 接続導体の形成方法

Country Status (3)

Country Link
US (1) US5185294A (ja)
EP (1) EP0543158A3 (ja)
JP (1) JP2501734B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914000B2 (ja) * 1992-04-28 1999-06-28 日本電気株式会社 半導体装置の製造方法
US5431777A (en) * 1992-09-17 1995-07-11 International Business Machines Corporation Methods and compositions for the selective etching of silicon
DE4337355C2 (de) * 1993-11-02 1997-08-21 Siemens Ag Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich
US5731218A (en) * 1993-11-02 1998-03-24 Siemens Aktiengesellschaft Method for producing a contact hole to a doped region
US5521118A (en) * 1994-12-22 1996-05-28 International Business Machines Corporation Sidewall strap
US5543348A (en) * 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
KR100247724B1 (ko) * 1995-09-01 2000-03-15 포만 제프리 엘 실리사이드화된 접촉 영역을 갖는 확산 저항 구조 및 그의 제조 방법
US5905279A (en) * 1996-04-09 1999-05-18 Kabushiki Kaisha Toshiba Low resistant trench fill for a semiconductor device
US5923971A (en) * 1996-10-22 1999-07-13 International Business Machines Corporation Reliable low resistance strap for trench storage DRAM cell using selective epitaxy
DE19713961C2 (de) * 1997-04-04 1999-05-06 Siemens Ag Verfahren zur Erzeugung einer leitenden Verbindung zwischen zumindest zwei Gebieten eines ersten Leitfähigkeitstyps
JP3031294B2 (ja) * 1997-06-06 2000-04-10 日本電気株式会社 半導体装置の製造方法
DE29722439U1 (de) * 1997-12-18 1998-05-07 Siemens Ag Halbleiterspeicher und Implantationsmaske
US6074909A (en) * 1998-07-31 2000-06-13 Siemens Aktiengesellschaft Apparatus and method for forming controlled deep trench top isolation layers
US6100172A (en) * 1998-10-29 2000-08-08 International Business Machines Corporation Method for forming a horizontal surface spacer and devices formed thereby
US6096598A (en) * 1998-10-29 2000-08-01 International Business Machines Corporation Method for forming pillar memory cells and device formed thereby
US6150256A (en) * 1998-10-30 2000-11-21 International Business Machines Corporation Method for forming self-aligned features
US6194268B1 (en) 1998-10-30 2001-02-27 International Business Machines Corporation Printing sublithographic images using a shadow mandrel and off-axis exposure
DE19906292C1 (de) * 1999-02-15 2000-03-30 Siemens Ag Elektrische Teststruktur auf einem Halbleitersubstrat und Testverfahren
DE19906291A1 (de) * 1999-02-15 2000-08-24 Siemens Ag Halbleiterstruktur mit einer Leitbahn
US6190971B1 (en) 1999-05-13 2001-02-20 International Business Machines Corporation Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region
US6339228B1 (en) * 1999-10-27 2002-01-15 International Business Machines Corporation DRAM cell buried strap leakage measurement structure and method
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US6706634B1 (en) * 2000-09-19 2004-03-16 Infineon Technologies Ag Control of separation between transfer gate and storage node in vertical DRAM
US6815358B2 (en) 2001-09-06 2004-11-09 Seagate Technology Llc Electron beam lithography method for plating sub-100 nm trenches
US6833321B2 (en) * 2001-11-30 2004-12-21 Intel Corporation Method of making a semiconductor device that has copper damascene interconnects with enhanced electromigration reliability
DE10234734A1 (de) * 2002-07-30 2004-02-12 Infineon Technologies Ag Verwendung von Masken aus Metalloxiden zur Bearbeitung von Oberflächen bei der Herstellung von Mikrochips
JP2006093635A (ja) * 2004-09-27 2006-04-06 Toshiba Corp 半導体装置およびその製造方法
US7285472B2 (en) * 2005-01-27 2007-10-23 International Business Machines Corporation Low tolerance polysilicon resistor for low temperature silicide processing
US20080251934A1 (en) * 2007-04-13 2008-10-16 Jack Allan Mandelman Semiconductor Device Structures and Methods of Fabricating Semiconductor Device Structures for Use in SRAM Devices
US20080251878A1 (en) * 2007-04-13 2008-10-16 International Business Machines Corporation Structure incorporating semiconductor device structures for use in sram devices
US9853055B2 (en) 2016-03-30 2017-12-26 Globalfoundries Inc. Method to improve crystalline regrowth

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4502894A (en) * 1983-08-12 1985-03-05 Fairchild Camera & Instrument Corporation Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion
US4939104A (en) * 1984-10-31 1990-07-03 Texas Instruments, Incorporated Method for forming a buried lateral contact
US4635347A (en) * 1985-03-29 1987-01-13 Advanced Micro Devices, Inc. Method of fabricating titanium silicide gate electrodes and interconnections
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
JPS62122124A (ja) * 1985-11-21 1987-06-03 Mitsubishi Electric Corp 半導体装置の製造方法
US4654121A (en) * 1986-02-27 1987-03-31 Ncr Corporation Fabrication process for aligned and stacked CMOS devices
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect
US4782036A (en) * 1986-08-29 1988-11-01 Siemens Aktiengesellschaft Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates
US4785337A (en) * 1986-10-17 1988-11-15 International Business Machines Corporation Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes
US4983544A (en) * 1986-10-20 1991-01-08 International Business Machines Corporation Silicide bridge contact process
US4745087A (en) * 1987-01-13 1988-05-17 Advanced Micro Devices, Inc. Method of making fully self-aligned bipolar transistor involving a polysilicon collector contact formed in a slot with an oxide sidewall
JPS63193562A (ja) * 1987-02-06 1988-08-10 Toshiba Corp バイポ−ラトランジスタの製造方法
US4873205A (en) * 1987-12-21 1989-10-10 International Business Machines Corporation Method for providing silicide bridge contact between silicon regions separated by a thin dielectric

Also Published As

Publication number Publication date
EP0543158A2 (en) 1993-05-26
US5185294A (en) 1993-02-09
EP0543158A3 (en) 1993-12-29
JPH07193023A (ja) 1995-07-28

Similar Documents

Publication Publication Date Title
JP2501734B2 (ja) 接続導体の形成方法
JP3017064B2 (ja) 選択窒化物酸化物エッチングを使用するプラグ・ストラップの製造方法
US6476488B1 (en) Method for fabricating borderless and self-aligned polysilicon and metal contact landing plugs for multilevel interconnections
US6987041B2 (en) Semiconductor device having both memory and logic circuit and its manufacture
KR0169013B1 (ko) 반도체 다이내믹 랜덤 액세스 메모리 장치의 제조방법
US5874359A (en) Small contacts for ultra large scale integration semiconductor devices without separation ground rule
US6218693B1 (en) Dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor by a novel fabrication method
US5780338A (en) Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits
US5770484A (en) Method of making silicon on insulator buried plate trench capacitor
JP2889137B2 (ja) 低漏洩基板プレート・トレンチｄｒａｍセルを製作する方法及びそれにより形成されるデバイス
US5198386A (en) Method of making stacked capacitors for DRAM cell
US6165861A (en) Integrated circuit polysilicon resistor having a silicide extension to achieve 100% metal shielding from hydrogen intrusion
US4894693A (en) Single-polysilicon dram device and process
JP3132435B2 (ja) 半導体装置の製造方法
US6184129B1 (en) Low resistivity poly-silicon gate produced by selective metal growth
US5795804A (en) Method of fabricating a stack/trench capacitor for a dynamic random access memory (DRAM)
US5612239A (en) Use of oxide spacers formed by liquid phase deposition
US5899735A (en) Method for making low-resistance contacts between polysilicon and metal silicide on semiconductor integrated circuits
US5888875A (en) Diffusion resistor structure with silicided contact areas, and methods of fabrication thereof
US5491104A (en) Method for fabricating DRAM cells having fin-type stacked storage capacitors
JPH0691210B2 (ja) Ｄｒａｍセル用高性能トレンチコンデンサ
US5926728A (en) Method for fabricating tungsten polycide contacts
US6534393B1 (en) Method for fabricating local metal interconnections with low contact resistance and gate electrodes with improved electrical conductivity
JP2945964B2 (ja) 半導体素子の配線構造
US5534457A (en) Method of forming a stacked capacitor with an "I" shaped storage node