JP2501491B2 - セラミックス基板およびその製造方法 - Google Patents

セラミックス基板およびその製造方法

Info

Publication number
JP2501491B2
JP2501491B2 JP6763391A JP6763391A JP2501491B2 JP 2501491 B2 JP2501491 B2 JP 2501491B2 JP 6763391 A JP6763391 A JP 6763391A JP 6763391 A JP6763391 A JP 6763391A JP 2501491 B2 JP2501491 B2 JP 2501491B2
Authority
JP
Japan
Prior art keywords
alumina
substrate
multilayer substrate
fired multilayer
purity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6763391A
Other languages
English (en)
Other versions
JPH04280656A (ja
Inventor
利樹 後藤
保 川上
権蔵 伊林
正孝 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP6763391A priority Critical patent/JP2501491B2/ja
Publication of JPH04280656A publication Critical patent/JPH04280656A/ja
Application granted granted Critical
Publication of JP2501491B2 publication Critical patent/JP2501491B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アルミナ焼成多層基板
の表面に配線層を設けるためのセラミックス基板および
その製造方法に関するものである。
【0002】
【従来の技術】電子部品の高密度化が進むにつれて、こ
れまで印刷法等により形成されてきたセラミックス配線
基板は、より配線の微細化と基板の多層化が要求されて
いる。すなわち、従来は例えばアルミナ焼成多層基板か
らなるセラミックス基板上にAg−Pd、Au、Cu、
Mo、W等の金属粉ペーストをスクリーン印刷法で印刷
し焼成することにより配線を形成してきた。これらの印
刷配線は、通常、アルミナ粉体に3〜10重量%の焼結
助剤を加えたアルミナグリーンシートと内部配線を交互
に多層設けた後焼成したアルミナ焼成多層基板上に形成
されるが、この方法では安定した歩留りで製造できる線
幅は100μm 程度が限界であった。そのため、近年微
細化に要求される25〜70μm 程度の微細配線を達成
するために薄膜法が利用されているが、薄膜法によりセ
ラミックス焼成多層基板上に微細配線を形成する場合に
は基板の表面状態が極めて重要な問題となっていた。
【0003】すなわち、図5(a)〜(d)に従来のア
ルミナ焼成多層基板の表面上に薄膜法により配線を形成
する場合を例にとって説明すると、以下のようになる。
図5(a)は、粒子径が2〜5μm 程度のアルミナ1と
3〜20重量%の焼結助剤2が混合したときの断面状態
を示す。図5(b)は、焼成後の状態を示す。焼結助剤
2はアルミナ1の粒界に存在するが、焼結助剤の効果で
アルミナ1が粒成長することにより粒子径は10〜50
μm にまで成長し、表面の凹凸は増加して表面粗さは増
加する。焼成体表面には、アルミナ1の粒成長に伴いポ
ア3も形成され、その径および深さは5〜30μm に達
する。また、セラミックス内部にも内部ポア4が形成さ
れる。図5(c)は、薄膜5を形成したときの断面状態
を示す。このように、図5(b)に示した基板上に薄膜
法により薄膜5を形成すると、ポア3上には薄膜5が堆
積できないため、薄膜層中にもポア6が形成され、これ
が配線形成後の断線の原因となる。さらに、図5(d)
に示すように、薄膜形成前に破線7の位置まで研磨する
ことも考えられるが、この場合でも内部ポア4が表面に
露出し、上述した例と同様に薄膜法で薄膜5を形成して
も配線の断線につながる。
【0004】以上の説明のように、薄膜法でアルミナ焼
成多層基板の表面上に配線を形成しようとするときは、
基板の表面状態が極めて重要な問題となる。その問題を
解決するために、従来、(1)焼結助剤が1重量%以下
の組成で、焼成することにより、基板表面のポアと表面
粗さをできるだけ低くしたアルミナ基板、(2)3〜2
0重量%焼結助剤を含むアルミナ基板表面をガラスによ
りグレーズド化し、ポアを封孔するとともに表面粗さを
平坦化したアルミナ基板が知られている。
【0005】
【発明が解決しようとする課題】しかしながら、上述し
た(1)の方法のように焼結助剤を1重量%以下の組成
にした基板は、薄膜法に適したアルミナ焼成多層基板の
表面状態を得ることができるが、焼結助剤が少ないた
め、焼成時にグリーンシート間の接着がうまく進行しな
いため、多層基板として得ることができず、実用上ほと
んど不可能であった。また、上述した(2)の方法のよ
うにガラスによりポアを封孔した場合は、価格は上述し
た方法に比べて廉価な基板を得ることができるが、この
ような基板は還元加熱雰囲気で熱処理されるとガラス成
分が還元され、グレーズド層が還元され、グレーズド層
の変色や劣化が起こる問題があった。そのため、このよ
うな基板は、薄膜パターン形成後還元加熱雰囲気で行わ
れるロー付けなどの処理がある場合使用することができ
ない問題もあった。
【0006】本発明の目的は上述した課題を解消して、
表面のポアがなく、さらに表面粗さも良好なアルミナ焼
成多層基板の表面に配線層を設けるためのセラミックス
基板およびその製造方法を提供しようとするものであ
る。
【0007】
【課題を解決するための手段】本発明のセラミックス基
板は、アルミナ焼成多層基板と、このアルミナ焼成多層
基板の表面に設けられ、このアルミナ焼成多層基板の平
均粒子径よりも小さい平均粒子径を有するアルミナ表面
層との複合構造からなることを特徴とするものである。
【0008】また、本発明のセラミックス基板の製造方
法は、アルミナ焼成多層基板を準備し、このアルミナ焼
成多層基板の表面に、このアルミナ焼成多層基板の平均
粒子径よりも小さい平均粒子径を有する高純度易焼結性
アルミナのペーストを塗布し、その後焼成することを特
徴とするものである。
【0009】
【作用】上述した本発明のセラミックス基板の構成にお
いて、セラミックス基板のほとんどの部分を通常のアル
ミナ焼成多層基板から構成するとともに、表面のみを上
記アルミナ焼成多層基板よりも微粒のアルミナ層とした
ため、ポアがなく良好な表面粗さを有する廉価なセラミ
ックス基板を得ることができる。そのため、本発明のセ
ラミックス焼成多層基板を使用して薄膜法により薄膜を
形成すれば、低い表面粗さでポア欠陥の少ない表面状態
の多層基板上に薄膜を形成できるため、パターン形成後
に還元雰囲気で熱処理しても薄膜の密着強度に影響を与
えることはない。
【0010】また、上述したセラミックス基板の製造方
法の構成において、通常のアルミナ焼成多層基板の表面
上に、このアルミナ焼成多層基板の平均粒子径より小さ
い高純度易焼結性アルミナのペーストを塗布した後焼成
しているため、低温度かつ低焼結助剤量で焼成でき、本
発明の複合構造からなるセラミックス基板を得ることが
できる。ここで高純度易焼結性アルミナとは、好ましい
性質の一例として、純度99.99 %以上、アルミナの平均
粒子径が 0.2μm 以下、焼結温度が1350℃以下のア
ルミナ粉末のことをいう。
【0011】なお、高純度易焼結性アルミナペーストの
塗布厚は、焼結後の塗布厚が3〜30μm であると好ま
しい。厚みが3μm 未満であると、焼成多層基板中の焼
結助剤と高純度易焼結性アルミナが焼成中に溶融して良
好な表面状態が得られないことがあるとともに、厚みが
30μm を超えると、高純度易焼結性アルミナの焼結す
るときの収縮が著しくなり、焼結後クラックが発生する
ことがあるためである。さらに好ましい厚さは、5〜1
5μm である。また、焼結助剤を3〜20重量%含むア
ルミナ焼成多層基板を用いると好ましいのは、焼結助剤
が3重量%未満であると、高純度易焼結性アルミナペー
ストと焼成多層基板の表面との密着性が不十分の場合が
あるとともに、焼結助剤が20重量%を超えると、高純
度易焼結性アルミナを焼結させる際に、焼成多層基板中
の焼結助剤が高純度易焼結性アルミナ中に浸透し粒成長
が促進されるため良好な表面粗さとポアのない表面状態
が得られない場合があるためである。さらに好ましい焼
結助剤の量は、5〜15重量%である。
【0012】また、高純度易焼結性アルミナの平均粒子
径が0.2 μm以下であり、焼成温度が1200〜130
0℃の範囲であると、後述する実施例からもわかるよう
に、焼成後の基板表面のポアの数をより少なくすること
ができるため好ましい。さらに、アルミナ焼成多層基板
の表面に塗布、焼成する材料としてアルミナを用いると
好ましいのは、還元雰囲気での加熱処理中でも安定に存
在することのできる材料であるためである。これによ
り、従来のグレーズド基板のような還元雰囲気での加熱
処理によるガラスの劣化のような問題を防止することが
できる。
【0013】
【実施例】図1(a)、(b)はそれぞれ本発明のセラ
ミックス基板の一例における基板全体の断面の状態を示
す図である。図1(a)に示した例では、アルミナ焼成
多層基板20の表面をなすアルミナ焼成基板9上に、高
純度易焼結性アルミナペースト17を塗布した状態を示
している。本例では、内層配線18より導通ビア19に
配線が形成され、導通ビア19が基板表面に露出する部
分には高純度易焼結性アルミナペースト17を被覆しな
いでセラミックス基板を構成している。また、図1
(b)に示した例では、本発明のセラミックス基板の高
純度易焼結性アルミナ層10の表面に配線をなす薄膜層
5を形成した状態を示している。
【0014】図2は本発明のセラミックス基板の表面状
態の一例の構成をさらに詳細に示す断面図である。図2
において、本発明のセラミックス基板の表面の断面は、
アルミナ焼成多層基板20の表面をなすアルミナ焼成基
板9と、その表面に設けられた高純度易焼結性アルミナ
層10との複合構造からなっている。すでに焼成されて
いる好ましくは3〜20重量%の焼結助剤を含むアルミ
ナ基板9は、粒径が10〜50μm 程度のアルミナ1と
アルミナ1の粒界に存在する焼結助剤2から構成され、
5〜30μm 程度のポア3を有している。また、好まし
くは平均粒子径が0.2 μm 以下の高純度易焼結性アルミ
ナ8は、アルミナ基板9上に塗布、焼成され、高純度易
焼結性アルミナ層10を形成している。高純度易焼結性
アルミナ8の平均粒子径は好ましくは 0.2μm 以下と小
さいため、アルミナ基板9表面のポア3を封孔すること
が容易にできる。
【0015】図3(a)〜(c)は本発明のセラミック
ス基板の焼成工程における表面状態の一例を説明するた
めの図である。図3(a)は、焼結助剤2を3〜20重
量%含むアルミナ焼成基板9上に高純度易焼結性アルミ
ナ8からなるペーストを塗布して高純度易焼結性アルミ
ナ層10を形成した状態を示している。ここで、焼結助
剤2としては通常のMgO、CaO、SiO2 、TiO
2 、ZrO2 などが用いられる。また、高純度易焼結性
アルミナ8からなるペーストは、高純度易焼結性アルミ
ナ粉体と有機バインダー、有機溶媒とを混合して作製
し、塗布法に適した粘度に調整される。塗布方法は、印
刷、カレンダーロール、スプレー、静電塗装、ディッ
プ、ナイフコータなど、できるだけ塗布後の平滑性が良
い方法を選択すると好ましい。
【0016】次に、塗布後の高純度易焼結性アルミナ8
からなるペーストを乾燥する。ペーストを乾燥した後の
表面状態が良好でないと、焼成後も望ましい表面状態に
ならないため、乾燥後、さらにペースト表面の研磨によ
り表面の仕上がり状態を向上させることもできる。次
に、乾燥後のペーストを好ましくは1200〜1300
℃の温度で焼成する。
【0017】図3(b)は焼成時の断面の状態を示して
おり、適正な温度で焼成するとアルミナ基板9中の焼結
助剤2がアルミナ層10を構成する高純度易焼結性アル
ミナ8間に浸透する。図3(b)に示すような適正な焼
成状態では、焼結助剤2はアルミナ層10に浸透しただ
けの状態に留まっており、アルミナ層10とアルミナ焼
成基板9との間の高い密着強度を有する良好な密着状態
を達成することができるとともに、アルミナ層10表面
の低い表面粗さを有する良好な平滑性を達成することが
できる。なお、焼成温度が適正でなく高くなったような
場合は、図3(c)に示すようにアルミナ層10中に浸
透した焼結助剤2はアルミナ8と反応し、アルミナ8の
粒成長が促進される。その結果、アルミナ層10には、
ポアの形成が起こり、表面の凹凸も大きくなり、基板表
面の平滑性も失われる。このように、焼成温度は焼結助
剤2のアルミナ層10への浸透の程度に影響し、表面状
態を左右することになる。
【0018】以下、各種条件の好ましい範囲を求めるた
め、高純度易焼結性アルミナの平均粒子径及び焼成温度
とポア個数の関係、焼成温度と表面粗さとの関係、密着
強度について、それぞれ実際に実験した結果について説
明する。実施例1 高純度易焼結性アルミナの平均粒子径及び焼成温度とポ
ア個数の関係を調べるため、以下の実験を実施した。ま
ず、通例の方法に従い、アルミナスラリーをドクターブ
レード法によりスリップキャスティングしてグリーンシ
ートを作製し、このグリーンシートをパンチングし、M
o、W導体を印刷し、ビアに導体ペーストを充填してグ
リーンシートを積層し、所定の大きさに切断し焼成して
アルミナ焼成多層基板を得た。なお、原料セラミックス
中の焼結助剤の量は10重量%とした。また、焼成後の
アルミナ焼成多層基板の表面粗さは、中心線平均表面粗
さ(Raと表示)で0.4 μm であった。
【0019】次いで、得られたアルミナ焼成多層基板の
表面に、スクリーン印刷法で高純度易焼結性アルミナか
らなるペーストを20μm 塗布した。高純度易焼結性ア
ルミナは、平均粒子径が 0.9μm 、0.2 μm の2種類の
粒子径のものを用いて比較した。焼成温度は、1100
℃、1200℃、1300℃、1400℃、1500℃
の5種類とし、それぞれの温度で焼成を行ってセラミッ
クス基板を得た。その後、焼成後のセラミックス基板の
表面を走査型電子顕微鏡で500倍の倍率で観察した。
このとき、見いだされるポア径を測長し、5μm 以上の
径のポアの数を計測した。この結果を図4に示す。図4
中、ポア数は1平方ミリメートル当たりに存在するポア
の数として示した。
【0020】図4の結果から、0.9 μm 、0.2 μm の2
種類の平均粒子径のアルミナのいずれも、1300℃近
辺でポアの数が最小であることがわかる。また、平均粒
子径が小さくなるに従って、ポアの個数が減少すること
がわかる。これにより、ポアの個数を少なくするには、
平均粒子径が0.2 μm 以下で、焼成温度が1200〜1
300℃が好ましいことがわかる。
【0021】実施例2 高純度易焼結性アルミナの焼成温度とポア個数の関係を
調べるため、以下の実験を行った。まず、実施例1と同
様に、アルミナスラリーをドクターブレード法によりス
リップキャスティングしてグリーンシートを作製し内部
配線により多層化後、1600℃焼成してアルミナ焼成
多層基板を得た。なお、原料セラミックス中の焼結助剤
の量は10重量%とした。また、焼成後のアルミナ焼成
多層基板の表面粗さは、中心線平均表面粗さ(Raと表
示)で0.7 μm であった。さらに、得られた基板を表面
粗さRaが0.4 μm になるまで研磨し、比較のために実
施例1と同様にポア数を測定した。
【0022】次いで、研磨後のアルミナ焼成多層基板の
表面に、スクリーン印刷法で平均粒子径が0.2 μm の高
純度易焼結性アルミナからなるペーストを20μm 塗布
した。塗布後、1300℃、1400℃、1500℃の
温度で焼成してセラミックス基板を得た。その後、得ら
れたセラミックス基板の中心線平均表面粗さRaを求め
るとともに、実施例1と同様の方法で15μm 以上のポ
ア数を計測、測定した。結果を表1に示す。
【0023】
【0024】表1の結果から、高純度易焼結性ア
ルミナペーストを1300℃で焼成することにより、表
面粗さは減少し、15μm 以上のポアも大幅に減少する
ことが確認された。
【0025】実施例3 本発明のセラミックス基板を利用して薄膜を形成した場
合の密着強度を調べるため、以下の実験を行った。ま
ず、実施例2で作製した高純度易焼結性アルミナペース
トを1300℃で焼成したセラミックス基板上に、薄膜
を形成してその密着強度を調べた。薄膜としては、T
i:500 、Mo:7000 、Cu:4μm を基板
上に形成した。密着強度は、形成した薄膜を1.4mm ×1.
4mm の正方形にパターンニングし、0.8mm 径のスズめっ
き付き銅線を半田付けし、半田付けした銅線を垂直に引
っ張り引張強度を求めた。また、比較のため、薄膜パタ
ーンニング後、窒素雰囲気中に水素を30%含む還元雰
囲気中、750℃、10分間熱処理した基板の密着強度
も測定した。結果を表2に示す。
【0026】
【0027】表2の結果から、本発明のセラミッ
クス基板は還元雰囲気での熱処理を行っても基板表面の
劣化は起こらず、強い密着強度が得られることがわかっ
た。
【0028】
【発明の効果】以上説明したところから明らかなよう
に、本発明によれば、通常のアルミナ焼成多層基板上
に、このアルミナ焼成多層基板の平均粒子径より小さい
高純度易焼結性アルミナのペーストを塗布した後焼成し
て、セラミックス基板のほとんどの部分を通常のアルミ
ナ焼成多層基板から構成するとともに、表面のみを上記
アルミナ焼成多層基板よりも微粒のアルミナ層としたた
め、ポアがなく良好な表面粗さを有する廉価なセラミッ
クス基板を得ることができる。そのため、本発明のセラ
ミックス基板を使用して薄膜法により薄膜を形成すれ
ば、低い表面粗さでポア欠陥の少ない表面状態の多層基
板上に薄膜を形成できるため、パターン形成後に還元雰
囲気で熱処理しても薄膜の密着強度に影響を与えること
はない。
【図面の簡単な説明】
【図1】(a)は本発明のセラミックス基板の基板全体
の断面の状態を示す図、 (b)は本発明のセラミックス基板の表面に配線をなす
薄膜層を形成した状態を示す図である。
【図2】本発明のセラミックス基板の一例の表面の断面
構成を示す図である。
【図3】(a)は本発明においてアルミナ焼成多層基板
の表面上に高純度易焼結性アルミナ層を形成した場合の
一例の断面構成を示す図、(b)は本発明におけて適正
温度で焼成したときの断面の状態を示す図、(c)は本
発明において適正温度よりも高い温度で焼成したときの
断面の状態を示す図である。
【図4】本発明における高純度易焼結性アルミナの平均
粒子径及び焼成温度とポア個数の関係を示すグラフであ
る。
【図5】(a)は従来の製造工程においてアルミナと焼
結助剤とが混合した断面状態を示す図、(b)は従来の
製造工程において焼成後の断面状態を示す図、(c)は
従来の製造工程において薄膜を形成した時の断面状態を
示す図、(d)は従来の製造工程において薄膜形成面を
研磨したときの断面状態を示す図である。
【符号の説明】
8 高純度易焼結性アルミナ 9 アルミナ焼成基板 10 高純度易焼結性アルミナ層 20 アルミナ焼成多層基板

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 アルミナ焼成多層基板と、このアルミナ
    焼成多層基板の表面に設けられ、このアルミナ焼成多層
    基板の平均粒子径よりも小さい平均粒子径を有するアル
    ミナ表面層との複合構造からなることを特徴とするセラ
    ミックス基板。
  2. 【請求項2】 アルミナ焼成多層基板を準備し、このア
    ルミナ焼成多層基板の表面に、このアルミナ焼成多層基
    板の平均粒子径よりも小さい平均粒子径を有する高純度
    易焼結性アルミナのペーストを塗布し、その後焼成する
    ことを特徴とするセラミックス基板の製造方法。
  3. 【請求項3】 前記アルミナペースト層の厚さが3〜3
    0μm である請求項1記載のセラミックス基板の製造方
    法。
  4. 【請求項4】 前記アルミナ焼成多層基板が、焼結助剤
    を3〜20重量%含む請求項2または3記載のセラミッ
    クス基板の製造方法。
  5. 【請求項5】 前記高純度易焼結性アルミナの平均粒子
    径が 0.2μm以下である請求項2〜4のいずれかに記載
    のセラミックス基板の製造方法。
  6. 【請求項6】 前記焼成時の温度が1200〜1300
    ℃である請求項2〜5のいずれかに記載のセラミックス
    基板の製造方法。
JP6763391A 1991-03-08 1991-03-08 セラミックス基板およびその製造方法 Expired - Fee Related JP2501491B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6763391A JP2501491B2 (ja) 1991-03-08 1991-03-08 セラミックス基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6763391A JP2501491B2 (ja) 1991-03-08 1991-03-08 セラミックス基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH04280656A JPH04280656A (ja) 1992-10-06
JP2501491B2 true JP2501491B2 (ja) 1996-05-29

Family

ID=13350588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6763391A Expired - Fee Related JP2501491B2 (ja) 1991-03-08 1991-03-08 セラミックス基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2501491B2 (ja)

Also Published As

Publication number Publication date
JPH04280656A (ja) 1992-10-06

Similar Documents

Publication Publication Date Title
US5814366A (en) Method of manufacturing multilayered ceramic substrate
KR100278416B1 (ko) 유전체 세라믹과 그 제조방법, 및 적층 세라믹 전자부품과 그 제조방법
US20090272566A1 (en) Electrically conductive paste and multilayer ceramic substrate
KR102388227B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR101577395B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JPH065460A (ja) 磁器コンデンサ及びその製造方法
JP2001220224A (ja) 誘電体磁器と積層セラミック電子部品
JPH06232516A (ja) セラミックス配線基板およびその製造方法
JP2501492B2 (ja) セラミックス基板およびその製造方法
JP2501491B2 (ja) セラミックス基板およびその製造方法
JPH05190375A (ja) 銅多層セラミック基板の製造方法及びそれに用いる銅ペースト
JP2002299145A (ja) セラミック積層体およびその製法
US7348069B2 (en) Ceramic substrate for thin-film electronic components, method for producing the substrate, and thin-film electronic component employing the substrate
JP4385726B2 (ja) 導体ペーストおよびそれを用いた積層セラミックコンデンサの製造方法
JPH1097948A (ja) 積層コンデンサ
JPH081976B2 (ja) セラミックス基板の製造方法
JPH11102835A (ja) 積層型セラミック電子部品およびその製造方法
JP3537698B2 (ja) 配線基板およびその製造方法
JP2003224338A (ja) ガラスセラミック配線基板
JPH09260198A (ja) 積層コンデンサ
JP2001052950A (ja) 積層セラミック電子部品及びその製造方法
JPH05129152A (ja) 積層磁器コンデンサ及びその製造方法
JPH10330158A (ja) 誘電体原料粉末、該原料粉末の粒径制御方法及び該原料粉末を用いた誘電体磁器コンデンサ
WO2024101311A1 (ja) セラミック電子部品およびその製造方法
JP3426820B2 (ja) 銅メタライズ組成物およびそれを用いたガラスセラミック配線基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees