JP2500639B2 - 半導体レ―ザの端面コ―ティング膜の形成方法 - Google Patents

半導体レ―ザの端面コ―ティング膜の形成方法

Info

Publication number
JP2500639B2
JP2500639B2 JP20107393A JP20107393A JP2500639B2 JP 2500639 B2 JP2500639 B2 JP 2500639B2 JP 20107393 A JP20107393 A JP 20107393A JP 20107393 A JP20107393 A JP 20107393A JP 2500639 B2 JP2500639 B2 JP 2500639B2
Authority
JP
Japan
Prior art keywords
semiconductor laser
bar
coating film
heat sink
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20107393A
Other languages
English (en)
Other versions
JPH0738199A (ja
Inventor
和宏 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP20107393A priority Critical patent/JP2500639B2/ja
Publication of JPH0738199A publication Critical patent/JPH0738199A/ja
Application granted granted Critical
Publication of JP2500639B2 publication Critical patent/JP2500639B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体レ−ザの端面コ
−ティング膜の形成方法に関し、特性の均一化、作業性
及び歩留りの向上を図る半導体レ−ザの端面コ−ティン
グ膜の形成方法に関する。
【0002】
【従来の技術】半導体レ−ザの端面にコ−ティング膜を
形成する従来法について、図5を参照して説明する。
【0003】図5は、従来法による作業工程フロ−図で
あって、まず、半導体レ−ザウェ−ハをバ−状態に劈開
し、半導体レ−ザの端面にコ−ティング膜を形成する
(図5の「ウェ−ハ」→「劈開バ−」→「コ−ティング
膜形成」)。次に、各チップに分割し、これをシリコン
ヒ−トシンクにマウントし、製品とする方法が採用され
ている(図5の「チップ」→「シリコンヒ−トシンクに
チップマウント」→「製品」)。
【0004】従来の上記した半導体レ−ザの端面コ−テ
ィング膜の形成方法について、さらに図4を参照して説
明する。図4は、従来のコ−ティング膜を形成するとき
の劈開バ−とシリコンバ−の重ねた状態を示す斜視図で
ある。
【0005】従来法は、まず、半導体レ−ザウェ−ハを
バ−状態に劈開した半導体レ−ザ劈開バ−41を、同様の
シリコンバ−42で挾み込み、この半導体レ−ザ劈開バ−
41の片端面(劈開バ−の端面43)だけを露出させ、これを
治具により固定する。次に、上記劈開バ−41とシリコン
バ−42をスパッタ装置にセッティングし、酸化膜(SiO2)
等のコ−ティング膜を劈開バ−の端面43に形成する。
【0006】続いて、劈開バ−の端面43の上下を入換
え、もう一方の片端面にも同様にコ−ティング膜を形成
する。従来法は、このようにして半導体レ−ザ劈開バ−
41の両端面にコ−ティング膜を形成し、その後各チップ
に分割し、これをシリコンヒ−トシンクにマウントして
いる(前記図5の「作業工程フロ−」参照)。
【0007】
【発明が解決しようとする課題】とろで、半導体レ−ザ
のウェ−ハを劈開するとき、予めスクライバ−等により
ウェ−ハの端面に等間隔でキズ入れを行い、このキズに
そって劈開するのが一般的である。
【0008】しかし、この劈開方法では、キズの中央か
ら必ずしも劈開されないため、劈開バ−の両端寸法(キ
ャビティ−長)は、±20μm程度のばらつきがある。一
方、シリコンバ−は、一般にダイサ−等により形成する
が、この場合も同様に±10μm程度のばらつきがある。
【0009】従って、劈開バ−とシリコンバ−の高さの
ばらつきにより、シリコンバ−が突出すると劈開バ−の
端面に影ができ、均一な膜厚のコ−ティング膜が形成さ
れないという問題があった。また、劈開バ−の厚さは約
100μmと薄く、両端寸法も約300μmと小さいため、取
扱い難く、その結果、作業性が低いという欠点があっ
た。その上、劈開バ−とシリコンバ−との間にすき間が
でき易く、劈開バ−の側面(電極面)にコ−ティング膜が
形成され、チップマウント不着が発生するという問題が
あった。
【0010】本発明は、上記問題点、欠点に鑑み成され
たものであって、その目的は、半導体レ−ザチップの端
面にコ−ティング膜を形成する方法において、該コ−テ
ィング膜厚を均一に形成することができ、かつチップ電
極面へのコ−ティング膜付着の防止並びにコ−ティング
膜形成作業の向上を図ることにある。
【0011】
【課題を解決するための手段】そして、本発明は、上記
目的を達成するため、半導体レ−ザチップをバ−状に連
なったヒ−トシンクに各々固着し、このヒ−トシンクバ
−のチップ端面を揃えて複数個重ねた状態でチップ端面
にコ−ティング膜を形成することを特徴とし、その後、
このヒ−トシンクバ−を個々のヒ−トシンクに分割する
ようにしたものである。
【0012】即ち、本発明は、「半導体レ−ザチップを
ヒ−トシンクバーに各々固着し、該ヒ−トシンクバ−の
チップ端面を揃えて複数個重ねた状態で該チップ端面に
コ−ティング膜を形成することを特徴とする半導体レ−
ザの端面コ−ティング膜の形成方法。」を要旨とする。
【0013】本発明の概要を図3に基づいて説明する。
図3は、本発明の作業工程フロ−図であって、まず、ウ
ェ−ハを劈開して劈開バ−を形成した後、個々の半導体
レ−ザチップに分割する(図3の「ウェ−ハ」→「劈開
バ−」→「チップ」)。次に、各半導体レ−ザチップを
シリコンヒ−トシンクバ−にマウントした後、半導体レ
−ザチップの端面にコ−ティング膜を形成し、このヒ−
トシンクを分割し、製品とする(図3の「シリコンヒ−
トシンクバ−にチップマウント」→「コ−ティング膜形
成」→「シリコンヒ−トシンク分割」→「製品」)。
【0014】
【実施例】次に、本発明について図1及び図2を参照し
て説明する。図1は、本発明の一実施例であるシリコン
ヒ−トシンクバ−に半導体レ−ザチップを固着した斜視
図であり、図2は、図1のヒ−トシンクバ−を重ねた状
態を示す斜視図である。
【0015】本発明では、ウェ−ハを劈開により劈開バ
−を形成し、次に、個々の半導体レ−ザチップ11にペレ
ッタイズし、この半導体レ−ザチップ11をシリコンヒ−
トシンクバ−12に金スズ(AuSn)等のソルダ−でシリコン
端面より10μm程度突出するように固着する(図1参
照)。続いて、このチップマウント済のシリコンバ−12
を、その端面をそろえて複数個重ね、固定治具により押
さえ込む(図2参照)。
【0016】次に、スパッタ装置にセッティングし、半
導体レ−ザチップの端面13にコ−ティング膜を形成す
る。もう一方の端面にもコ−ティング膜を形成する場合
は、シリコンヒ−トシンクバ−12の上下を反対にして、
同様にコ−ティング膜の形成を行う。
【0017】本発明において、シリコンヒ−トシンクバ
−12を重ねた後コ−ティング膜を形成する理由は、半導
体レ−ザチップ11の上面(ボンディング電極面)にコ−テ
ィング膜が形成されることを防ぐためであり、該上面の
コ−ティング膜形成による“ボンディングワイヤ−の不
着”を防止するためである。
【0018】その後、ブレ−キング等によりシリコンヒ
−トシンクバ−12を分割し、パッケ−ジに搭載し、製品
とする(前記図3の「作業工程フロ−」参照)。
【0019】本発明の方法によれば、コ−ティング膜形
成前にシリコンヒ−トシンクに半導体レ−ザチップ11を
マウントするため(図1参照)、また、電極面にコ−ティ
ング膜が付着することがないため、従来法でみられる前
記した“チップマウント不着の発生”という問題点が解
消できる。
【0020】また、シリコンヒ−トシンク端面より、チ
ップ端面が10μm程度突出しているため(図2参照)、端
面に均一にコ−ティング膜を形成することができ、特性
の均一化、歩留りの向上を図ることができる。
【0021】
【発明の効果】以上説明したように本発明は、半導体レ
−ザの端面コ−ティング膜を形成する前に、半導体レ−
ザチップをヒ−トシンクバ−にマウントし、次に、この
ヒ−トシンクバ−を複数個重ねてからコ−ティング膜を
形成しているため、マウント及びボンディング不着を防
ぐことができ、かつ均一なコ−ティング膜を形成するこ
とができ、特性の均一化、歩留りの向上を図ることがで
きる効果が生じる。
【0022】また、本発明の方法によれば、ヒ−トシン
クバ−を重ねて固定治具にセッティングするとき、半導
体レ−ザチップは既に該バ−に固着されているため、取
り扱いが容易となり、従来法に比して作業性を約4倍
(4H/ウェ−ハ→1H/ウェ−ハ)に高めることができ
る効果が生じる。
【図面の簡単な説明】
【図1】シリコンヒ−トシンクバ−に半導体レ−ザチッ
プを固着した斜視図。
【図2】図1のシリコンヒ−トシンクバ−を重ねた状態
を示す斜視図。
【図3】本発明の方法による作業工程フロ−図。
【図4】従来のコ−ティング膜を形成するときの劈開バ
−とシリコンバ−の重ねた状態を示す斜視図。
【図5】従来法による作業工程フロ−図。
【符号の説明】
11 半導体レ−ザチップ 12 シリコンヒ−トシンクバ− 13 半導体レ−ザチップの端面 41 半導体レ−ザ劈開バ− 42 シリコンバ− 43 劈開バ−の端面

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体レーザチップをヒートシンクバー
    に各々固着し、該ヒートシンクバーのチップ端面を揃え
    て複数個重ねた状態で該チップ端面にコーティング膜を
    形成することを特徴とする半導体レーザの端面コーティ
    ング膜の形成方法。
  2. 【請求項2】 前記ヒートシンクバーは、前記半導体レ
    ーザチップの共振器長より短い長さの突起部を有してお
    り、前記半導体レーザチップは該突起部上に固着される
    ことを特徴とする請求項1記載の半導体レーザの端面コ
    ーティング膜の形成方法。
  3. 【請求項3】 前記半導体レーザチップが、前記ヒート
    シンクバーの突起部にその端面が該ヒートシンクバーの
    突起部の端面より突出するように固着されることを特徴
    とする請求項1記載の半導体レーザの端面コーティング
    膜の形成方法。
JP20107393A 1993-07-21 1993-07-21 半導体レ―ザの端面コ―ティング膜の形成方法 Expired - Fee Related JP2500639B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20107393A JP2500639B2 (ja) 1993-07-21 1993-07-21 半導体レ―ザの端面コ―ティング膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20107393A JP2500639B2 (ja) 1993-07-21 1993-07-21 半導体レ―ザの端面コ―ティング膜の形成方法

Publications (2)

Publication Number Publication Date
JPH0738199A JPH0738199A (ja) 1995-02-07
JP2500639B2 true JP2500639B2 (ja) 1996-05-29

Family

ID=16434947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20107393A Expired - Fee Related JP2500639B2 (ja) 1993-07-21 1993-07-21 半導体レ―ザの端面コ―ティング膜の形成方法

Country Status (1)

Country Link
JP (1) JP2500639B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290263B1 (ko) * 1999-03-12 2001-05-15 권문구 반도체 레이저 다이오드의 벽개면 코팅 방법
JP2002232061A (ja) * 2001-02-01 2002-08-16 Mitsubishi Electric Corp 半導体レーザ装置の製造方法および半導体レーザ装置
CN111211477B (zh) * 2018-11-21 2023-07-28 深圳市中光工业技术研究院 半导体激光器及其制备方法
WO2021059485A1 (ja) * 2019-09-27 2021-04-01 三菱電機株式会社 光半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH0738199A (ja) 1995-02-07

Similar Documents

Publication Publication Date Title
US6657282B2 (en) Semiconductor device having a ball grid array and a fabrication process thereof
JPH0982587A (ja) 非方形電子チップの製造方法
EP2985785B1 (en) Method of manufacturing a semiconductor device with prevention of adhesive climbing up and corresponding semiconductor device
JP2500639B2 (ja) 半導体レ―ザの端面コ―ティング膜の形成方法
JPS6180890A (ja) レーザーダイオードの製造方法
JPH06177178A (ja) 半導体チップの構造
JP2000173952A (ja) 半導体装置及びその製造方法
US20090230564A1 (en) Chip structure and stacked chip package as well as method for manufacturing chip structures
JPH0144030B2 (ja)
JPH065701A (ja) 半導体装置の製造方法
JPH05285935A (ja) 半導体基板の分割方法
JP2002026069A (ja) 半導体素子の実装方法
JPH02308551A (ja) 半導体ウェーハ
JP2004235541A (ja) 光素子の製造方法および光素子多連ワーク
CN1355553A (zh) 晶片切割研磨制作方法
JPS635537A (ja) 半導体装置
JPS63138794A (ja) 半導体レ−ザ素子ダイボンデイング方法
JPH06103820B2 (ja) 弾性表面波素子の製造方法
JP2002231659A (ja) 半導体装置の製造方法
JPS6347358B2 (ja)
JPS62202711A (ja) 半導体装置の製造方法
JPH03139862A (ja) 半導体装置
JPH05102300A (ja) 半導体装置
JPH02253642A (ja) 半導体装置およびその製造方法
JPH04237179A (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees