JP2024510351A - パラレルバスによる通信システム - Google Patents

パラレルバスによる通信システム Download PDF

Info

Publication number
JP2024510351A
JP2024510351A JP2024500441A JP2024500441A JP2024510351A JP 2024510351 A JP2024510351 A JP 2024510351A JP 2024500441 A JP2024500441 A JP 2024500441A JP 2024500441 A JP2024500441 A JP 2024500441A JP 2024510351 A JP2024510351 A JP 2024510351A
Authority
JP
Japan
Prior art keywords
electronic devices
parallel bus
communication
electronic device
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024500441A
Other languages
English (en)
Inventor
棟 陳
暁 鋒 劉
宏 鋒 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zongmu Technology Shanghai Co Ltd
Original Assignee
Zongmu Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zongmu Technology Shanghai Co Ltd filed Critical Zongmu Technology Shanghai Co Ltd
Publication of JP2024510351A publication Critical patent/JP2024510351A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40019—Details regarding a bus master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40045—Details regarding the feeding of energy to the node from the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H04L61/5038—Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/366—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

本発明は、複数の電子デバイスと、ゲーティングチップと通信チップが配置されたホストコントローラと、を備え、前記通信チップが少なくとも、一本のチャンネルパラレルバスを制御し、各前記電子デバイスがそれぞれ独立して前記チャンネルパラレルバスに接続され、前記ホストコントローラは初回電源投入時に前記ゲーティングチップにより各前記電子デバイスにアドレスを順次に割り当てる、パラレルバスによる通信システムを提供する。本発明において、通信システムの通信チップはパラレルバスの通信方式を採用し、そしてゲーティングチップにより各電子デバイスに順次にアドレスを割り当て、少量の通信チップを使用する上で、通信機能を実現することができ、各電子デバイス（センサ）間は互いに独立し、相互に影響を与えずに既存のセンサ構成と完成車ハーネスをそのまま用いることができ、コストの優位性を有する。

Description

本発明は、通信の分野に属し、特に、パラレルバスによる通信システムに関する。
超音波センサは、超音波信号を他のエネルギー信号（一般的は電気信号である）に変換するセンサである。超音波は、振動数が２０ＫＨｚより高い機械波である。それには、周波数が高く、波長が短く、回折現象が小さく、特に方向性がよく、放射線になって定向伝播することができるなどの特徴がある超音波は液体、固体へ、特に日光が不透明な固体においての透過能力が大きい。超音波は不純物や分界面に触れると顕著な反射を起こして反射エコーを形成し、活動物体に触れるとドップラー効果を発生することができる。超音波センサは工業、国防、生物医学などに幅広く応用されている。
機能安全の要求と大量のセンサのオリジナルデータの伝送の需要を満足するため、次世代超音波センサとホスト間の通信方式はバスの通信方式を採用し、この方式のホスト上にはパラレルバス形式を対応支持する通信チップが必要であり、センサは通信チップを通じてホストとの間でデータの授受を行う。
現在、市販のメーカーがバス通信に基づいて採用されたのは、主に次の二つの方法である。
１、シリアル通信方式を採用して、この方式にはセンサは４つのピンが必要となり、そのうちの二つのピンが通信を行うように用いられ、その他の二つのピンはそれぞれ電源と接地であるが、既存市場の超音波センサは３ピンが多く、４ピンを採用すると、センサ構造と完成車ハーネスではそのまま用いることができない。次にシリアル通信方式を採用し、そのうちの１つのセンサが異常であれば、他の同じリンク上のセンサのいずれも影響を受ける。
２、ポイントツーポイント（point to point）の通信方式を採用し、この通信方式は伝送されたデータ量とセンサのピンからすべて需要を満足することができるが、必要な通信チップの数が多く、通信構成が相対的に複雑で、通信コストが高い。
以上述べた従来技術の欠点に鑑み、本発明の目的は、従来技術におけるセンサとホストとの通信時に各センサの相互影響や通信コストの高いという技術的問題を解決するためのパラレルバスによる通信システムを提供する。
上記目的及びその他の関連の目的を達成するために、本発明の実施例は、複数の電子デバイスと、ゲーティングチップと通信チップが配置されたホストコントローラと、を備え、前記通信チップが少なくとも、一本のチャンネルパラレルバスを制御し、各前記電子デバイスがそれぞれ独立して前記チャンネルパラレルバスに接続され、前記ホストコントローラは、初回電源投入時に、前記ゲーティングチップにより各前記電子デバイスにアドレスを順次に割り当てる、パラレルバスによる通信システムを提供する。
本願の一つの実施例において、前記電子デバイスのそれぞれは、電源ピン、接地ピン及び通信ピンを有する。
本願の一つの実施例において、前記複数の電子デバイスは、すくなくとも一組の電子デバイスを形成し、一組ごとの電子デバイスのうちの各電子デバイスの通信ピンが、対応したチャンネルパラレルバスに接続される。
本願の一つの実施例において、前記ゲーティングチップは、少なくとも一本の電源ラインを制御し、電源ラインのそれぞれには、一組の電子デバイスのうちの各電子デバイスの電源ピンが対応して接続される。
本願の一つの実施例において、前記ゲーティングチップは、すべての電子デバイスの電源ピンが接続された一本の電源ラインを制御する。
本願の一つの実施例において、前記ホストコントローラは、少なくとも一本のグランドラインを制御し、グランドラインのそれぞれには、少なくとも一組の電子デバイスのうちの各電子デバイスの接地ピンが対応して接続される。
本願の一つの実施例において、前記ホストコントローラは、すべての電子デバイスの接地ピンが接続された一本のグランドラインを制御する。
本願の一つの実施例において、前記ゲーティングチップはそのうちの一つの電子デバイスの電源ピンが電力供給され、その残りの各電子デバイスの電源ピンが電源オフされるように制御する場合、前記ホストコントローラは電源ピンにより電力供給された電子デバイスにアドレスを割り当てる。
本願の一つの実施例において、各前記電子デバイスは、割り当てられたアドレスを記憶し、ホストコントローラとの通信時に、通信データに前記電子デバイスのアドレスを含ませる。
本願の一つの実施例において、前記電子デバイスは超音波センサである。
上述したように、本発明のパラレルバスによる通信システムは、以下のような有益な効果を有する。
本発明において、通信システムの通信チップはパラレルバスの通信方式を採用し、そしてゲーティングチップにより各電子デバイスに順次にアドレスを割り当て、少量の通信チップを使用する上で、通信機能を実現することができ、各電子デバイス（センサ）間は互いに独立し、相互に影響を与えずに既存のセンサ構成と完成車ハーネスをそのまま用いることができ、コストの優位性を有する。
本発明のパラレルバスによる通信システムの原理構成概略図を示す。 本発明のパラレルバスによる通信システムの通信チップは二つのチャンネルパラレルバスを制御する際の一つの構造例示図を示す。
以下、特定の具体例を用いて本発明の実施形態を説明する。当業者は、本明細書に開示された内容から、本発明の他の利点及び効果を容易に理解することができる。本発明はさらに別の異なる具体的な実施形態によって実施または応用することができ、本明細書の各詳細も異なる観点と応用に基づいて、本発明の精神から逸脱することなく様々な修飾または変更を行うことができる。なお、衝突しない場合には、以下の実施例及び実施例における特徴を互いに組み合わせてもよい。
本発明の目的は、従来技術におけるセンサとホストとの通信時に各センサの相互影響や通信コストの高いという問題を解決するためのパラレルバスによる通信システムを提供する。
以下、本実施例のパラレルバスによる通信システムの原理及び実施形態を詳細に述べ、当業者が本発明のパラレルバスによる通信システムを創造的な労働を必要とせずに理解できるようにする。
図１に示すように、本実施例は、ゲーティングチップ１１２と通信チップ１１１とが配置されたホストコントローラ１１０と、複数の電子デバイス１２０とを備えたパラレルバスによる通信システム１００を提供する。
ここで、本実施形態では、前記パラレルバスによる通信システム１００は、パーキングレーダシステムに応用するがこれに限定されなく、前記ホストコントローラ１１０はパーキングホストコントローラであるがこれに限定されなく、また前記電子デバイス１２０はセンサであるがこれに限定されなく、好ましくは、前記電子デバイス１２０は超音波センサである。
なお、ホストコントローラ１１０及び電子デバイス１２０は、本実施例で列挙したものに限定されなく、本実施例におけるパラレルバスによる通信システム１００の原理に従って行われる従来技術のホストコントローラ１１０及び電子デバイス１２０の変形及び置換は、本実施例におけるパラレルバスによる通信システム１００の保護範囲に含まれる。
ここで、本実施例では、前記通信チップ１１１は少なくとも、１つのチャンネルパラレルバスを制御する。各前記電子デバイス１２０は、それぞれ独立して前記チャンネルパラレルバスに接続されている。前記ホストコントローラ１１０は、初回電源投入時に、ゲーティングチップ１１２により各前記電子デバイス１２０に順次アドレスを割り当てる。
本実施例では、前記通信チップ１１１は、１つのチャンネルパラレルバス、２つのチャンネルパラレルバス……Ｎ本のチャンネルパラレルバスを制御することができる。本実施例では、前記通信チップ１１１により制御されたチャンネルパラレルバスの数は限定されない。本実施例の技術原理をもとにして、当業者は、実際の需要に応じて前記通信チップ１１１のチャンネルパラレルバスの数を配置または選択することができる。
本実施例では、通信チップ１１１が２つのチャンネルパラレルバスを制御する場合を例に説明する。通信チップ１１１が２つ以上のチャンネルパラレルバスを制御する技術的実現原理についてはこれ以上言及しない。図２は本発明のパラレルバスによる通信システムの通信チップ１１１は二つのチャンネルパラレルバスを制御する際の一つの構造例示図を示す。例えば、図２に示すように、前記通信チップ１１１は第一のチャンネルと第二のチャンネルとを有し、前記第一のチャンネルの引き出し線は前記第一のチャンネルパラレルバス１１１ａを形成し、前記第二のチャンネルの引き出し線は前記第二のチャンネルパラレルバス１１１ｂを形成する。前記通信チップ１１１は２つのバスを制御するので、複数の電子デバイス１２０は２つのバスに接続される。
具体的には、図２に示すように、前記通信チップ１１１は、第一のチャンネルパラレルバス１１１ａおよび第二のチャンネルパラレルバス１１１ｂを制御し、各前記電子デバイス１２０は、それぞれ独立して、前記第一のチャンネルパラレルバス１１１ａまたは前記第二のチャンネルパラレルバス１１１ｂに接続される。例えば、図２において、複数の電子デバイス１２０は全部で２Ｎ個あり、電子デバイスＮ１、電子デバイスＮ２……電子デバイスＮＮの全部でＮ個の電子デバイス１２０はそれぞれ独立して第一のチャンネルパラレルバス１１１ａに接続され、電子デバイスＭ１、電子デバイスＭ２……電子デバイスＭＮの全部でＮ個の電子デバイス１２０はそれぞれ独立して第二のチャンネルパラレルバス１１１ｂに接続される。
本実施例では、通信システムの通信チップ１１１は、第一のチャンネルパラレルバス１１１ａと第二のチャンネルパラレルバス１１１ｂからなるパラレルバスのバス通信方式を採用し、各電子デバイス１２０はそれぞれ独立して前記通信チップ１１１に接続され、前記通信チップ１１１を介して前記ホストコントローラ１１０とデータの授受を行い、各電子デバイス１２０間は互いに独立しており、相互に影響を与えない。
また、本実施例における電子デバイス１２０は、それぞれ前記通信チップ１１１に接続され、互いに独立しているため、前記電子デバイス１２０は３本のピンを有しており、本実施例の電子デバイス１２０は、応用において既存のセンサ構成と完成車ハーネスをそのまま用いることができ、通信構成の適用性を高め、通信構成のコストを効果的に低減することができる。
本実施例において、前記電子デバイス１２０のそれぞれは、電源ピン、接地ピン及び通信ピンを有するがこれに限定されない。
前記電源ピンは前記ゲーティングチップ１１２に接続され、前記ゲーティングチップ１１２により電源ピンの電源オンと電源オフが制御される。前記接地ピンは前記ホストコントローラ１１０に接続される。前記通信ピンは、前記通信チップ１１１の前記第一のチャンネルパラレルバス１１１ａまたは前記第二のチャンネルパラレルバス１１１ｂに接続される。
ここで、電子デバイス１２０の数と伝送されたデータ量がそれほど大きくない場合、一つの前記通信チップ１１１だけで電子デバイス１２０とホストコントローラ１１０との通信を実現することができる。前記通信チップ１１１の数は電子デバイス１２０の数と伝送されたデータ量の大きさに応じて調整することができる。
したがって、電子デバイス１２０の数がそれほど多くない場合、１つの前記ゲーティングチップ１１２だけで各前記電気デバイスのゲーティングを実現することができ、前記ゲーティングチップ１１２の数は電子デバイス１２０の数に応じて調整することができる。
本実施例において、前記複数の電子デバイス１２０は、すくなくとも一組の電子デバイスを形成し、チャンネルパラレルバスのそれぞれに一組の電子デバイスのうちの各電子デバイス１２０の通信ピンが対応して接続される。
例えば、図２に示すように、前記複数の電子デバイス１２０は、第１組の電子デバイスと第２組の電気デバイスとを含み、すなわち、複数の電子デバイス１２０は、２組の電子デバイスに分割され、１組の電子デバイスは前記第１のチャンネルパラレルバス１１１ａに接続され、もう１組の電子デバイスは前記第２のチャンネルパラレルバス１１１ｂに接続される。
ここで、前記通信チップ１１１の第一のチャンネルパラレルバス１１１ａは、前記第１組の電子デバイスのうちの複数の電子デバイス１２０の各通信ピンに接続され、前記通信チップ１１１の第二のチャンネルパラレルバス１１１ｂは、前記第２組の電子デバイスのうちの複数の電子デバイス１２０の各通信ピンに接続される。
各電子デバイス１２０の通信ピンはそれぞれ独立してパラレルバスに接続され、すなわち各電子デバイス１２０の通信ピンはそれぞれ独立して通信チップ１１１に接続され、これにより各電子デバイス１２０（センサ）間は互いに独立し、互いに影響を与えない。
本実施例では、前記ゲーティングチップ１１２は、電源ラインのオンオフを制御し、さらにある電子デバイス１２０に電力を供給するか否かを制御することを目的としている。具体的には、前記ゲーティングチップ１１２は各電子デバイス１２０のゲーティングを制御するために使用され、前記ゲーティングチップ１１２によってゲーティングされた電子デバイス１２０は電源が得られ、この際電子デバイス１２０はホストコントローラ１１０によって制御されることができ、ゲーティングされていない電子デバイス１２０は電源が切られ、この際電子デバイス１２０はホストコントローラ１１０によって制御されることができない。
ここで、前記ゲーティングチップ１１２はそれぞれ、各電子デバイス１２０の各電源ピンに接続され、各電子デバイス１２０の電源ピンを独立して制御する。ゲーティングチップ１１２により、どの電子デバイス１２０に電力を供給するかと決定される。
本実施例において、前記ゲーティングチップ１１２は、少なくとも一本の電源ラインを制御し、電源ラインのそれぞれには、一組の電子デバイスのうちの各電子デバイスの電源ピンが対応して接続される。
例えば、図２に示すように、前記ゲーティングチップ１１２は、第一の電源ラインと第二の電源ラインの二つの電源ラインを制御する。
前記第一の電源ラインは、前記第１組の電子デバイスのうちの複数の電子デバイス１２０の各電源ピンに接続され、前記第１組の電子デバイスのうちの複数の電子デバイス１２０の各電源ピンによる電力供給を制御することに用いられる。前記第二の電源ラインは、前記第２組の電子デバイスのうちの複数の電子デバイス１２０の各電源ピンに接続され、前記第２組の電子デバイスのうちの複数の電子デバイス１２０の各電源ピンによる電力供給を制御することに用いられる。
また、前記ゲーティングチップ１１２は、すべての電子デバイス１２０の電源ピンが接続された１本の電源ラインのみ制御してもよい。
本実施例では、前記ゲーティングチップ１１２は、１回ごとに１つの電子デバイス１２０のみゲーティングし、１つの電子デバイス１２０の電源ピンが電源オンされ、その残りの各電子デバイス１２０の電源ピンが電源オフされるように、そのうちの１つの電子デバイス１２０の電源ピンによる電力供給を制御する。前記ゲーティングチップ１１２はそのうちの一つの電子デバイス１２０の電源ピンが電力供給され、その残りの各電子デバイス１２０の電源ピンが電源オフされるように制御する場合、前記ホストコントローラ１１０は電源ピンにより電力供給された電子デバイス１２０にアドレスを割り当てる。
本実施例では、前記ホストコントローラ１１０はそれぞれ、各前記電子デバイス１２０の各接地ピンに接続され、各前記電子デバイス１２０の各接地ピンを接地させる。
本実施例において、前記ホストコントローラは、少なくとも一本のグランドラインを制御し、グランドラインのそれぞれには、少なくとも一組の電子デバイスのうちの各電子デバイスの接地ピンが対応して接続される。
例えば、図２に示すように、本実施例では、前記ホストコントローラ１１０は、第一のグランドライン及び第二のグランドラインを制御する。
ここで、前記第一のグランドラインは、前記第一組の電子デバイスのうちの複数の電子デバイス１２０の各接地ピンに接続され、前記第二のグランドラインは、前記第二組の電子デバイスのうちの複数の電子デバイス１２０の各接地ピンに接続される。
また、前記ホストコントローラ１１０は、全ての電子デバイス１２０の接地ピンが接続された１本のグランドラインを制御することもできる。
本実施例では、前記ホストコントローラ１１０は、初回電源投入時に、ゲーティングチップ１１２により各前記電子デバイス１２０にアドレスを順次に割り当てる。各前記電子デバイス１２０は、割り当てられたアドレスを記憶し、通信中にそれぞれのアドレスを前記ホストコントローラ１１０にアップロードする。
具体的には、本実施例では、前記ホストコントローラ１１０は、初回電源投入時に、前記ゲーティングチップ１１２により各前記電子デバイス１２０にアドレスを順次に割り当て、ここで、チャンネルパラレルバスにおける各電子デバイス１２０の接続順序に従って（例えば左から右へ）、チャンネルパラレルバスに接続された各電子デバイス１２０にアドレスを順次に割り当てる。
例えば、前記通信チップ１１１は、１本のチャンネルパラレルバスを制御し、当該チャンネルパラレルバスに接続された電子デバイス１２０にアドレスを順次割り当てる。具体的な割り当てのプロセスは次のとおりとなる。
前記ホストコントローラ１１０が初回電源投入時に、ゲーティングチップ１１２により、チャンネルパラレルバスにおける一番目の電子デバイス１２０の電源投入と、残りの電子デバイス１２０の電源オフとが制御され、前記ホストコントローラ１１０はチャンネルパラレルバスにおける一番目の電子デバイス１２０にアドレスを割り当て、チャンネルパラレルバスにおける一番目の電子デバイス１２０にアドレスが割り当てられた後、前記ゲーティングチップ１１２によりチャンネルパラレルバスにおける一番目の電子デバイス１２０の電源オフと、チャンネルパラレルバスにおける二番目の電子デバイス１２０の電源投入と、残りの電子デバイス１２０の同様な電源オフとが制御され、続いてチャンネルパラレルバスにおける二番目の電子デバイス１２０にアドレスを割り当て、このチャンネルパラレルバスにおけるすべての電子デバイス１２０のアドレス割り当てが完了するまで、上記プロセスを繰り返す。
また、例えば、前記通信チップ１１１は、第一のチャンネルパラレルバス１１１ａおよび第二のチャンネルパラレルバス１１１ｂの二つのチャンネルパラレルバスを制御する。先に第一のチャンネルパラレルバス１１１ａに接続された電子デバイス１２０にアドレスを順次に割り当て、次に第二のチャンネルパラレルバス１１１ｂに接続された電子デバイス１２０にアドレスを順次に割り当てる。
すなわち、各電子デバイス１２０が第一のチャンネルパラレルバス１１１ａに接続された順序（例えば左から右へ）に従って、第一のチャンネルパラレルバス１１１ａに接続された電子デバイス１２０にアドレスを割り当て、各電子デバイス１２０が第二のチャンネルパラレルバス１１１ｂに接続された順序（例えば左から右へ）に従って、第二のチャンネルパラレルバス１１１ｂに接続された電子デバイス１２０にアドレスを割り当てる。具体的な割り当てのプロセスは次のとおりとなる。
前記ホストコントローラ１１０が初回電源投入時に、ゲーティングチップ１１２により、第一のチャンネルパラレルバス１１１ａにおける一番目の電子デバイス１２０の電源投入と、残りの電子デバイス１２０の電源オフとが制御され、前記ホストコントローラ１１０は第一のチャンネルパラレルバス１１１ａにおける一番目の電子デバイス１２０にアドレスを割り当て、第一のチャンネルパラレルバス１１１ａにおける一番目の電子デバイス１２０にアドレスが割り当てられた後、前記ゲーティングチップ１１２により第一のチャンネルパラレルバス１１１ａにおける一番目の電子デバイス１２０の電源オフと、第一のチャンネルパラレルバス１１１ａにおける二番目の電子デバイス１２０の電源投入と、残りの電子デバイス１２０の同様な電源オフとが制御され、続いて第一のチャンネルパラレルバス１１１ａにおける二番目の電子デバイス１２０にアドレスを割り当て、第一のチャンネルパラレルバス１１１ａにおけるすべての電子デバイス１２０のアドレス割り当てが完了するまで、上記プロセスを繰り返す。
そして、前記ゲーティングチップ１１２により、第二のチャンネルパラレルバス１１１ｂにおける一番目の電子デバイス１２０の電源投入と、残りの電子デバイス１２０の電源オフとが制御され、前記ホストコントローラ１１０は第二のチャンネルパラレルバス１１１ｂにおける一番目の電子デバイス１２０にアドレスを割り当て、第二のチャンネルパラレルバス１１１ｂにおける一番目の電子デバイス１２０にアドレスが割り当てられた後、前記ゲーティングチップ１１２により第二のチャンネルパラレルバス１１１ｂにおける一番目の電子デバイス１２０の電源オフと、第二のチャンネルパラレルバス１１１ｂにおける二番目の電子デバイス１２０の電源投入と、残りの電子デバイス１２０の同様な電源オフとが制御され、続いて第二のチャンネルパラレルバス１１１ｂにおける二番目の電子デバイス１２０にアドレスを割り当て、第二のチャンネルパラレルバス１１１ｂにおけるすべての電子デバイス１２０のアドレス割り当てが完了するまで、上記プロセスを繰り返す。
本実施例において、ホストコントローラ１１０は電子デバイス１２０にアドレスを割り当てた後、電子デバイス１２０は割り当てられたアドレスを記憶し、ホストコントローラ１１０との通信時に、通信データに前記電子デバイス１２０のアドレスを含ませる。
すなわち、電子デバイス１２０がホストコントローラ１１０との通信中に、ホストコントローラ１１０が発行する指令パケットには電子デバイス１２０が含まれ、また、電子デバイス１２０がホストコントローラ１１０に応答する場合、応答パケットには各電子デバイス１２０のアドレスが含まれる。
例えば、車載超音波センサは、内蔵された不揮発性メモリにより割り当てられたアドレスを記憶しており、前記ホストコントローラ１１０は、割り当てられたアドレスに基づいて当該車載超音波センサに対して指令を送信することにより、当該車載超音波センサとの通信を実現する。指令が受信された車載超音波センサは、ホストコントローラ１１０にデータをフィードバックする際に、自身のアドレスをアップロードし、そのうち、車載超音波センサのアドレスは、車載超音波センサによりアップロードされたアドレスに基づいてホストコントローラ１１０がデコードするように、通信メッセージにパッケージ化される。
以上に述べたように、本発明において、通信システムの通信チップはパラレルバスの通信方式を採用し、そしてゲーティングチップにより各電子デバイスに順次にアドレスを割り当て、少量の通信チップを使用する上で、通信機能を実現することができ、各電子デバイス（センサ）間は互いに独立し、相互に影響を与えずに既存のセンサ構成と完成車ハーネスをそのまま用いることができ、コストの優位性を有する。したがって、本発明は従来技術における種々の欠点を効果的に克服し、高度な産業利用価値を有する。
上記の実施例は、本発明の原理およびその有効性を例示的に示すだけであって、本発明を限定するものではない。この技術に精通している者であれば誰でも、本発明の精神および範疇に反することなく、上述した実施形態を修飾または変更することができる。したがって、当該技術分野において通常の知識を有する者が、本発明によって開示された精神および技術的思想から逸脱することなく達成したすべての同等の修飾または変更は、本発明の請求の範囲によってカバーされるものとする。
１００ パラレルバスによる通信システム
１１０ ホストコントローラ
１１１ 通信チップ
１１１ａ 第一のチャンネルパラレルバス
１１１ｂ 第二のチャンネルパラレルバス
１１２ ゲーティングチップ
１２０ 電子デバイス

Claims (10)

  1. 複数の電子デバイスと、
    ゲーティングチップと通信チップが配置されたホストコントローラと、を備え、
    前記通信チップが少なくとも、一本のチャンネルパラレルバスを制御し、各前記電子デバイスがそれぞれ独立して前記チャンネルパラレルバスに接続され、
    前記ホストコントローラは初回電源投入時に、前記ゲーティングチップにより各前記電子デバイスにアドレスを順次に割り当てる、ことを特徴とするパラレルバスによる通信システム。
  2. 前記電子デバイスのそれぞれは、電源ピン、接地ピン及び通信ピンを有する、ことを特徴とする請求項１に記載のパラレルバスによる通信システム。
  3. 前記複数の電子デバイスは、すくなくとも一組の電子デバイスを形成し、
    チャンネルパラレルバスのそれぞれには、一組の電子デバイスのうちの各電子デバイスの通信ピンが対応して接続される、ことを特徴とする請求項２に記載のパラレルバスによる通信システム。
  4. 前記ゲーティングチップは、少なくとも一本の電源ラインを制御し、電源ラインのそれぞれには、少なくとも一組の電子デバイスのうちの各電子デバイスの電源ピンが対応して接続される、ことを特徴とする請求項３に記載のパラレルバスによる通信システム。
  5. 前記ゲーティングチップは、すべての電子デバイスの電源ピンが接続された一本の電源ラインを制御する、ことを特徴とする請求項２または３に記載のパラレルバスによる通信システム。
  6. 前記ホストコントローラは、少なくとも一本のグランドラインを制御し、グランドラインのそれぞれには、少なくとも一組の電子デバイスのうちの各電子デバイスの接地ピンが対応して接続される、ことを特徴とする請求項３に記載のパラレルバスによる通信システム。
  7. 前記ホストコントローラは、すべての電子デバイスの接地ピンが接続された一本のグランドラインを制御する、ことを特徴とする請求項２または３に記載のパラレルバスによる通信システム。
  8. 前記ゲーティングチップはそのうちの一つの電子デバイスの電源ピンが電力供給され、その残りの各電子デバイスの電源ピンが電源オフされるように制御する場合、前記ホストコントローラは電源ピンにより電力供給された電子デバイスにアドレスを割り当てる、ことを特徴とする請求項１に記載のパラレルバスによる通信システム。
  9. 各前記電子デバイスは、割り当てられたアドレスを記憶し、ホストコントローラとの通信時に、通信データに前記電子デバイスのアドレスを含ませる、ことを特徴とする請求項１または８に記載のパラレルバスによる通信システム。
  10. 前記電子デバイスは超音波センサである、ことを特徴とする請求項１に記載のパラレルバスによる通信システム。
JP2024500441A 2021-03-30 2021-12-15 パラレルバスによる通信システム Pending JP2024510351A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110342079.6A CN113032318B (zh) 2021-03-30 2021-03-30 一种基于平行总线的通讯系统
CN202110342079.6 2021-03-30
PCT/CN2021/138224 WO2022206028A1 (zh) 2021-03-30 2021-12-15 一种基于平行总线的通讯系统

Publications (1)

Publication Number Publication Date
JP2024510351A true JP2024510351A (ja) 2024-03-06

Family

ID=76452858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024500441A Pending JP2024510351A (ja) 2021-03-30 2021-12-15 パラレルバスによる通信システム

Country Status (5)

Country Link
US (1) US20240045825A1 (ja)
EP (1) EP4290390A1 (ja)
JP (1) JP2024510351A (ja)
CN (1) CN113032318B (ja)
WO (1) WO2022206028A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113032318B (zh) * 2021-03-30 2022-08-30 纵目科技（上海）股份有限公司 一种基于平行总线的通讯系统

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10236879B4 (de) * 2001-08-14 2013-10-24 Denso Corporation Hindernis-Detektionsgerät und damit in Beziehung stehendes Kommunikationsgerät
CN101324875B (zh) * 2007-06-11 2011-06-01 大唐移动通信设备有限公司 一种扩展i2c总线的方法及i2c总线扩展装置
US20100185784A1 (en) * 2007-07-20 2010-07-22 Nxp B.V. Automatic address assignment for communiation bus
CN101355482B (zh) * 2008-09-04 2011-09-21 中兴通讯股份有限公司 实现嵌入式设备地址顺序识别的设备、方法和系统
CN102012885A (zh) * 2010-09-15 2011-04-13 开源集成电路(苏州)有限公司 采用动态i2c总线实现通讯的系统及方法
CN102411550A (zh) * 2011-08-24 2012-04-11 四川九洲电器集团有限责任公司 一种基于i2c总线控制器件的装置与方法
US9037766B2 (en) * 2011-11-18 2015-05-19 Fairchild Semiconductor Corporation Pin selectable I2C slave addresses
CN103578232B (zh) * 2013-11-01 2016-09-07 上海翼捷工业安全设备股份有限公司 总线型气体监测和报警控制系统及方法
KR102410692B1 (ko) * 2015-03-30 2022-06-17 삼성전자주식회사 슬레이브와 데이터 통신을 할 수 있는 마스터와 상기 마스터를 포함하는 데이터 처리 시스템
CN105550147B (zh) * 2015-12-11 2018-04-24 上海仪电楼宇科技有限公司 一种spi总线扩展系统及其通讯方法
CN105550154A (zh) * 2016-01-27 2016-05-04 上海斐讯数据通信技术有限公司 一种基于单总线分时复用的双向传输系统及其方法
CN108628787B (zh) * 2017-03-22 2023-02-07 鸿富锦精密工业(武汉)有限公司 接口控制电路
CN107682467A (zh) * 2017-10-01 2018-02-09 北京迪利科技有限公司 一种通过逐级供电实现通讯的总线地址分配与识别的方法
CN207652486U (zh) * 2017-10-01 2018-07-24 北京迪利科技有限公司 一种通过逐级供电实现通讯的总线地址分配与识别的设备
US20200125520A1 (en) * 2018-10-23 2020-04-23 Astronics Advanced Electronic Systems Corp. Methods and Systems for Assigning Addresses to Devices That Use Master / Slave Communication Protocols
CN209543335U (zh) * 2019-02-27 2019-10-25 苏州浪潮智能科技有限公司 一种配置从设备i2c地址的电路
CN110391823B (zh) * 2019-07-31 2020-11-13 珠海格力电器股份有限公司 通信电路及其控制方法、具有通信功能的设备
US11987208B2 (en) * 2021-03-15 2024-05-21 Denso International America, Inc. UWB module auto location in vehicle
CN113032318B (zh) * 2021-03-30 2022-08-30 纵目科技（上海）股份有限公司 一种基于平行总线的通讯系统

Also Published As

Publication number Publication date
CN113032318A (zh) 2021-06-25
CN113032318B (zh) 2022-08-30
WO2022206028A1 (zh) 2022-10-06
EP4290390A1 (en) 2023-12-13
US20240045825A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
US10262699B2 (en) Memory device for performing internal process and operating method thereof
JP6041928B2 (ja) メモリ装置電源管理装置
KR100492101B1 (ko) 메모리 장치 및 메모리 시스템
US6981089B2 (en) Memory bus termination with memory unit having termination control
JPS60198667A (ja) プロセツサとメモリを内蔵する集積回路
CN100541447C (zh) 用于改进的镜像模式操作的系统、器件和方法
JP2024510351A (ja) パラレルバスによる通信システム
KR20110126407A (ko) 시스템 온 칩 및 그것의 동작 방법
TW200822310A (en) 3D chip arrangement including memory manager
CN207133719U (zh) 一种应用于多路服务器的连接装置
US20120179880A1 (en) Shared access memory scheme
KR20170039451A (ko) 메모리 모듈 및 이를 포함하는 반도체 메모리 시스템
JPH06231074A (ja) システムバスの多重アクセス方式
US9336834B2 (en) Offsetting clock package pins in a clamshell topology to improve signal integrity
CN109491949B (zh) 基于Zynq的动态可重构框架及方法
US8244994B1 (en) Cooperating memory controllers that share data bus terminals for accessing wide external devices
CN111258933A (zh) 使用Gen-Z总线结构协议的固态硬盘控制器电路及固态硬盘
CN104408011B (zh) 一种多路数据存储的便携式地面测试设备
KR102036693B1 (ko) 반도체 메모리 시스템 및 그의 동작 방법
JP4391050B2 (ja) マルチプロセッサ配列
WO2023159733A1 (zh) 存储电路、数据传输电路和存储器
CN103064360A (zh) 一种基于双口ram的数据传输远程控制系统
WO2021089430A1 (en) Bus system and method for operating a bus system
TWI597958B (zh) 遠程式控制系統
CN111506523B (zh) 配置内存结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230920