CN111506523B - 配置内存结构 - Google Patents

配置内存结构 Download PDF

Info

Publication number
CN111506523B
CN111506523B CN201910095462.9A CN201910095462A CN111506523B CN 111506523 B CN111506523 B CN 111506523B CN 201910095462 A CN201910095462 A CN 201910095462A CN 111506523 B CN111506523 B CN 111506523B
Authority
CN
China
Prior art keywords
unit
memory
circuit
circuit unit
memory structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910095462.9A
Other languages
English (en)
Other versions
CN111506523A (zh
Inventor
林正隆
梁万栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EOREX CORP
Original Assignee
EOREX CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EOREX CORP filed Critical EOREX CORP
Priority to CN201910095462.9A priority Critical patent/CN111506523B/zh
Publication of CN111506523A publication Critical patent/CN111506523A/zh
Application granted granted Critical
Publication of CN111506523B publication Critical patent/CN111506523B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种配置内存结构，其包含有一电路板、数个内存、一处理单元及一反射吸收单元。该电路板具有一第一表面及一第二表面，该第一表面设有相对称的一第一线路单元及一第二线路单元；各内存分别设于该电路板的第一表面与该第二表面，各内存分别连接至该第一线路单元与该第二线路单元；该处理单元连接该第一线路单元；该反射吸收单元连接该第二线路单元。藉此，除可提升内存容量之外，更可于内存作动时，利用反射讯号吸收单元吸收相关的反射讯号，使内存可稳定运作并同时提升运作速率。

Description

配置内存结构
技术领域
本发明有关于一种配置内存结构，尤指一种可提升内存容量以及使内存稳定运作的配置内存结构。
背景技术
一般现有的内存结构，通常是由一处理器、多数与处理器连接的内存、以及一设于各内存并接端前端的讯号反射器组成。
然而，以上述的结构而言，仍无法有效降低讯号传输时的反射讯号，进而严重影响系统的整体运作；且现行欲进行多内存的整合时（例如：将32位的内存整合为64位），是将至少两个芯片加以共接，而共接时是将多个内存的地址区与控制区加以连接；如此，不但会导致线路布局的复杂度增加，更会大幅提高线路的布局层数，更无法有效提升内存的容量。
为解决现有技术的种种缺失，本案的发明人特潜心研究，开发出一种配置内存结构，以有效改善现有技术的缺点。
发明内容
本发明的主要目的在于，提供一种配置内存结构，除可提升内存容量之外，更可于内存作动时，利用反射讯号吸收单元吸收相关的反射讯号，使内存可稳定运作并同时提升运作速率。
为达上述目的，本发明采用的技术方案是：一种配置内存结构，其包括数个内存和一处理单元，其特点是，还包括一电路板及一反射吸收单元，其中：该电路板具有一第一表面及一第二表面，该第一表面设有相对称的一第一线路单元及一第二线路单元；该数个内存分别设于该电路板的第一表面与该第二表面，各内存分别连接至该第一线路单元与该第二线路单元；该处理单元连接该第一线路单元；该反射吸收单元连接该第二线路单元。
于上述的配置内存结构中，该电路板设有数个连通该第一表面与该第二表面的线路穿孔，该第二表面上的各内存藉由各穿孔分别连接至该第一线路单元与该第二线路单元。
于上述的配置内存结构中，各内存至少具有一地址接脚、一指令接脚及一控制接脚，而各内存是以该地址接脚、该指令接脚与该控制接脚连接至该第一线路单元与该第二线路单元。
于上述的配置内存结构中，各内存分别具有相对应的至少二输入/输出端口。
于上述的配置内存结构中，各内存分别具有一输入/输出端口。
于上述的配置内存结构中，该反射吸收单元可为电阻。
于上述的配置内存结构中，该反射吸收单元的电阻阻值介于30欧姆～100欧姆之间。
于上述的配置内存结构中，该反射吸收单元连接二分之一工作电压。
于上述的配置内存结构中，该配置内存结构使用于10MHz～10GHz工作频率的电路上。
附图说明
图1是本发明的基本架构示意图。
图2是本发明的另一面的基本架构示意图。
图3是本发明的内存的示意图。
图4是本发明另一内存的示意图。
标号对照：
电路板1；
第一表面11；
第二表面12；
第一线路单元13；
第二线路单元14；
穿孔15；
内存2、2a；
地址接脚21、21a；
指令接脚22、22a；
控制接脚23、23a；
输入/输出端口24、24a；
处理单元3；
反射吸收单元4。
具体实施方式
请参阅图1至图4所示，分别为本发明的基本架构示意图、本发明另一面的基本架构示意图、本发明内存的示意图及本发明另一内存的示意图。如图所示：本发明为一种配置内存结构，该配置内存结构包含一电路板1、数个内存2、2a、一处理单元3及一反射吸收单元4。
该电路板1具有一第一表面11及一第二表面12，该第一表面11设有相对称的一第一线路单元13及一第二线路单元14，其中该第一线路单元13具有数个地址连接区、指令连接区及控制连接区，而该第二线路单元14具有数个相对称的地址连接区、指令连接区及控制连接区（图中未示）。
各内存2、2a分别设于该电路板1的第一表面11与该第二表面12，各内存2、2a分别连接至该第一线路单元13与该第二线路单元14。
该处理单元3连接该第一线路单元13。
该反射吸收单元4连接该第二线路单元14。
当本发明于运用时，可应用于DRAM、NAND、MRAM、NOR或SRAM等相关领域中，且该配置内存结构使用于10MHz～10GHz工作频率的电路上，而于处理单元3配合各内存2、2a作讯号传输时，是可利用该反射讯号吸收单元4吸收相关的反射讯号，以降低讯号传输时的反射讯号，而达到使各内存2、2a可稳定运作并同时提升运作速率的功效。
另外，由于各内存2、2a分别设于该电路板1的第一表面11与该第二表面12，因此可使内存2、2a容量大幅可提升。
于本发明的一较佳具体实施例中，该电路板1设有多数连通该第一表面11与该第二表面12的线路穿孔15，该第二表面12上的各内存2、2a藉由各穿孔15分别连接至该第一线路单元13与该第二线路单元14（如图1及图2所示）。另外，各内存2、2a至少具有一地址接脚（21、21a）、一指令接脚（22、22a）及一控制接脚（23、23a）（如图2及图3所示），而第一表面11的各内存2、2a是以该地址接脚（21、21a）、该指令接脚（22、22a）与该控制接脚（23、23a）连接至该第一线路单元13与该第二线路单元14，可使该第二表面12上的各内存2、2a是以该地址接脚（21、21a）、该指令接脚（22、22a）与该控制接脚（23、23a）透过穿孔15连接至该第一线路单元13与该第二线路单元14，藉此，可使该第二表面12上的各内存2、2a不需绕线即可进行设置，而达到易于制作以及可提升内存2、2a容量的功效。
于本发明的一较佳具体实施例中，各内存2分别具有相对应的至少二个输入/输出端口24（如图3所示），或各内存2a分别具有一输入/输出端口24a（如图4所示）。以本发明的实施例而言，是于该第一表面11及该第二表面12分别设置四个具有二输入/输出端口24的内存2、以及一个输入/输出端口24a的内存2a，如此，可于固定尺寸的该电路板1上设置较佳数量的内存2、2a，以达到提升内存2、2a容量的功效。
于本发明的一较佳具体实施例中，该反射吸收单元4可为电阻，该反射吸收单元4的电阻阻值介于30欧姆～100欧姆之间，且该反射吸收单元4连接二分之一工作电压。藉此，可有效吸收相关的反射讯号，以降低讯号传输时的反射讯号，而达到使各内存2、2a可稳定运作并同时提升运作速率的功效。
综上所述，本发明配置内存结构可有效改善现有技术的种种缺点，除可提升内存容量之外，更可于内存作动时，利用反射讯号吸收单元吸收相关的反射讯号，使内存可稳定运作并同时提升运作速率；进而使本发明的产生能更进步、更实用、更符合消费者使用所须，确已符合发明专利申请的要件，依法提出专利申请。
但以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围。故，凡依本发明申请专利范围及发明说明书内容所作的简单的等效变化与修饰，皆应仍属本发明专利涵盖的范围内。

Claims (7)

1.一种配置内存结构，其包括数个内存和一处理单元，其特征在于，还包括一电路板及一反射吸收单元，其中：
该电路板具有一第一表面及一第二表面，该第一表面设有相对称的一第一线路单元及一第二线路单元，该第一线路单元和该第二线路单元分别具有数个地址连接区、指令连接区及控制连接区，且所述电路板设有数个连通该第一表面与该第二表面的线路穿孔；
该数个内存分别设于该电路板的第一表面与该第二表面，各内存至少具有一地址接脚、一指令接脚及一控制接脚，第一表面的各内存以该地址接脚、该指令接脚与该控制接脚连接至该第一线路单元与该第二线路单元，第二表面上的各内存以该地址接脚、该指令接脚与该控制接脚透过该穿孔连接至该第一线路单元与该第二线路单元；
该处理单元连接该第一线路单元；
该反射吸收单元连接该第二线路单元。
2.如权利要求1所述的配置内存结构，其特征在于，所述各内存分别具有相对应的至少二个输入/输出端口。
3.如权利要求1所述的配置内存结构，其特征在于，所述各内存分别具有一输入/输出端口。
4.如权利要求1所述的配置内存结构，其特征在于，所述反射吸收单元为电阻。
5.如权利要求4所述的配置内存结构，其特征在于，所述反射吸收单元的电阻阻值介于30欧姆～100欧姆之间。
6.如权利要求1所述的配置内存结构，其特征在于，所述反射吸收单元连接二分之一工作电压。
7.如权利要求1所述的配置内存结构，其特征在于，所述配置内存结构使用于10MHz～10GHz工作频率的电路上。
CN201910095462.9A 2019-01-31 2019-01-31 配置内存结构 Active CN111506523B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910095462.9A CN111506523B (zh) 2019-01-31 2019-01-31 配置内存结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910095462.9A CN111506523B (zh) 2019-01-31 2019-01-31 配置内存结构

Publications (2)

Publication Number Publication Date
CN111506523A CN111506523A (zh) 2020-08-07
CN111506523B true CN111506523B (zh) 2023-05-16

Family

ID=71863904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910095462.9A Active CN111506523B (zh) 2019-01-31 2019-01-31 配置内存结构

Country Status (1)

Country Link
CN (1) CN111506523B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017701A (zh) * 2006-02-08 2007-08-15 睿颖科技股份有限公司 背贴式内存封装结构及其制造方法
CN201111027Y (zh) * 2007-11-22 2008-09-03 深圳市昭营科技有限公司 直插式电脑卡
US8426306B1 (en) * 2010-12-31 2013-04-23 Crossbar, Inc. Three dimension programmable resistive random accessed memory array with shared bitline and method
CN103927286A (zh) * 2013-01-16 2014-07-16 森富科技股份有限公司 降低反射讯号的内存结构
CN205721749U (zh) * 2016-05-25 2016-11-23 点序科技股份有限公司 具动态设定错误更正码组态的结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017701A (zh) * 2006-02-08 2007-08-15 睿颖科技股份有限公司 背贴式内存封装结构及其制造方法
CN201111027Y (zh) * 2007-11-22 2008-09-03 深圳市昭营科技有限公司 直插式电脑卡
US8426306B1 (en) * 2010-12-31 2013-04-23 Crossbar, Inc. Three dimension programmable resistive random accessed memory array with shared bitline and method
CN103927286A (zh) * 2013-01-16 2014-07-16 森富科技股份有限公司 降低反射讯号的内存结构
CN205721749U (zh) * 2016-05-25 2016-11-23 点序科技股份有限公司 具动态设定错误更正码组态的结构

Also Published As

Publication number Publication date
CN111506523A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
US9997231B2 (en) Electronic device
US8767430B2 (en) Configurable module and memory subsystem
US8315122B2 (en) Multi-chip package semiconductor memory device providing active termination control
US11372795B2 (en) Memory with alternative command interfaces
KR20060079001A (ko) 다중 종단 저항들을 갖는 멀티 드롭 버스 구조의 메모리시스템
US20080197877A1 (en) Per byte lane dynamic on-die termination
US9456489B2 (en) Printed circuit board and printed wiring board
CN111078156A (zh) 一种闪存数据映射方法、dq映射模组及存储设备
US9336834B2 (en) Offsetting clock package pins in a clamshell topology to improve signal integrity
CN111506523B (zh) 配置内存结构
EP3049942B1 (en) Mapping memory controller connectors to memory connectors
KR102659671B1 (ko) 크로스토크 노이즈의 감소를 위한 신호 전송 채널, 이를 포함하는 모듈 기판 및 메모리 모듈
KR20060117017A (ko) 심/딤 구조를 가지는 메모리 모듈 및 메모리 시스템
TWI791657B (zh) 配置記憶體結構
US10638610B1 (en) Memory layout for absorbing and reducing reflection signals
KR20130139082A (ko) 반도체 장치
CN110139467B (zh) 一种印刷电路板结构
JP4416933B2 (ja) パッケージ方法
EP4109449A1 (en) Electric device, and electric device including printed circuit board
US20220414033A1 (en) Electric device, and electric device including printed circuit board
US8988916B2 (en) Memory structure with reduced number of reflected signals
TWI509626B (zh) 降低反射訊號的記憶體結構
CN103927286A (zh) 降低反射讯号的内存结构
US20230033739A1 (en) Semiconductor device, data storage system and method for controlling termination circuits
TWI769094B (zh) 多晶粒封裝

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant