CN110139467B - 一种印刷电路板结构 - Google Patents

一种印刷电路板结构 Download PDF

Info

Publication number
CN110139467B
CN110139467B CN201910351060.0A CN201910351060A CN110139467B CN 110139467 B CN110139467 B CN 110139467B CN 201910351060 A CN201910351060 A CN 201910351060A CN 110139467 B CN110139467 B CN 110139467B
Authority
CN
China
Prior art keywords
circuit board
printed circuit
channel
address
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910351060.0A
Other languages
English (en)
Other versions
CN110139467A (zh
Inventor
尹秋峰
邓海东
孙顺清
梁伦鹏
赖秋平
甘国庆
冯所利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN201910351060.0A priority Critical patent/CN110139467B/zh
Publication of CN110139467A publication Critical patent/CN110139467A/zh
Application granted granted Critical
Publication of CN110139467B publication Critical patent/CN110139467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种印刷电路板结构，印刷电路板包括两层，印刷电路板包括：储存器焊接区，包括两个第一地址通道，两个第一地址通道通过多个通道分支点合并到第二地址通道；芯片焊接区，与第二地址通道连接，以读写第二地址通道。本发明的有益效果在于：通过将两个第一地址通道的地址线合并，从而减少储存器焊接区的占用面积，进而使得芯片焊接区上设置的片上系统芯片可以读取第二地址通道，印刷电路板只需要设置为两层，以降低成本。

Description

一种印刷电路板结构
技术领域
本发明涉及印制电路板技术领域，尤其涉及一种印刷电路板结构。
背景技术
目前的应用于智能系统中的PCB(PrintedCircuitBoard，印刷电路板)板上通常设置有SOC(SystemOnChip，系统芯片)焊接区和内存焊接区，内存焊接区用于焊接内存，现有技术中的上述内存通常采用将DDR(DoubleData RateSDRAM，双倍数据率同步动态随机存取存储器)，当PCB板上的DDR内存总位宽为32bit时，需要设置两个16bit的DDR，才能满足内存要求；并且当DDR为Jedec标准的LPDDR4(LowPowerDoubleDataRate4，低功耗双倍数据率同步动态随机存取存储器4)时，LPDDR4的地址线有A和B两个通道，因此最少需要4层PCB板才能实现信号的完整。
发明内容
针对现有技术中存在的上述问题，现提供一种旨在减少储存器焊接区的占用面积和降低成本的印刷电路板结构。
具体技术方案如下：
一种印刷电路板结构，其中，印刷电路板包括两层，印刷电路板包括：
储存器焊接区，包括两个第一地址通道，两个第一地址通道通过多个通道分支点合并到第二地址通道；
芯片焊接区，与第二地址通道连接，以读写第二地址通道。
优选的，印刷电路板结构，其中，储存器焊接区和芯片焊接区设置在印刷电路板的同一层上。
优选的，印刷电路板结构，其中，印刷电路板的顶层和底层交错设置有电源走线，电源走线上设置有滤波电容焊接区。
优选的，印刷电路板结构，其中，每个通道分支点均设置在两个第一地址通道之间的中心位置上，使得每个通道分支点到每个第一地址通道的分支路径相等。
优选的，印刷电路板结构，其中，芯片焊接区通过信号线与第二地址通道连接。
优选的，印刷电路板结构，其中，信号线包括复数个参考回路，每个参考回路的一端连接芯片焊接区的接地端，参考回路的另一端连接储存器焊接区的接地端。
优选的，印刷电路板结构，其中，信号线包括多组信号走线组，每组信号走线组设置在相邻的两根包地线的中间位置。
优选的，印刷电路板结构，其中，每组信号走线组包括两根相邻的信号走线。
优选的，印刷电路板结构，其中，印刷电路板包括多个信号换层过孔，以连接印刷电路板顶层和底层中的信号线。
优选的，印刷电路板结构，其中，印刷电路板包括多个参考回路过孔，以连接印刷电路板顶层和底层中的参考回路，且每个参考回路过孔设置在信号换层过孔四周。
优选的，印刷电路板结构，其中，
第一地址通道的通道配置为16bit通道读写访问配置；和/或
第二地址通道的通道配置为32bit通道读写访问配置。
上述技术方案具有如下优点或有益效果：通过将两个第一地址通道的地址线合并，从而减少储存器焊接区的占用面积，进而使得芯片焊接区上设置的片上系统芯片可以读取第二地址通道，印刷电路板只需要设置为两层，以降低成本。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明印刷电路板结构实施例的顶层的原理图；
图2为本发明印刷电路板结构实施例的储存器焊接区的原理图；
图3为本发明印刷电路板结构实施例的芯片焊接区的原理图；
图4为本发明印刷电路板结构实施例的底层的原理图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括一种印刷电路板结构，印刷电路板包括两层，如图1-3所示，印刷电路板包括：
储存器焊接区1，包括两个第一地址通道，两个第一地址通道通过多个通道分支点4合并到第二地址通道；
芯片焊接区2，与第二地址通道连接，以读写第二地址通道。
如图2所示，每个第一地址通道包括多个第一地址通道点3。通过将储存器焊接区1的两个第一地址通道通过通道分支点4合并到一个第二地址通道，即每个第一地址通道的第一地址通道点3均通过通道分支点4连接，从而实现了将两个第一地址通道的地址线合并，进而减少储存器焊接区1的占用面积，进而使得芯片焊接区2上设置的片上系统芯片可以读取第二地址通道，并且印刷电路板只需要设置为两层，以降低成本。
进一步地，作为优选的实施方式，储存器焊接区1上可以焊接低功耗双倍速率同步动态随机存储器(LPDDR4)，其中印刷电路板的读写频率可以为1.2GHz。
进一步地，芯片焊接区2可以通过LPDDR4信号线9与储存器焊接区1连接。
进一步地，在上述实施例中，储存器焊接区1和芯片焊接区2设置在印刷电路板的同一层上。从而创建储存器焊接区1和芯片焊接区2之间的最短回路，以提高信号的完整性。
进一步地，作为优选的实施方式，储存器焊接区1和芯片焊接区2可以设置在印刷电路板的顶层上。
进一步地，在上述实施例中，印刷电路板设置有电源走线过孔13，以连接印刷电路板顶层和底层中的交错设置的电源走线12，电源走线12上设置有滤波电容焊接区。
进一步地，在上述实施方式中，印刷电路板的顶层上可以设置少量的电源走线12，如图3所示，印刷电路板的底层上可以设置大量的电源走线12。
进一步地，印刷电路板包括多个接地走线换层过孔14，以连接印刷电路板顶层和底层中的接地走线，从而构建最短接地走线回路，进而提高接地走线回路的完整性，并且提高印刷电路板的抗静电能力。
其中，设置在印刷电路板的底层上的电源走线12分为多组，每组电源走线12从印刷电路板的底层接入到储存器焊接区1的电源走线12中,从而通过顶层和底层交错设置的电源走线12来形成电源网络，并且电源网络要避免分割储存器焊接区1的接地走线。
并且通过在电源走线12上适当设置有滤波电容焊接区来提供储存器焊接区1的电源需要，从而不影响储存器焊接区1的正常工作，进而提高电源的工作效率。
进一步地，在上述实施例中，每个通道分支点4均设置在两个第一地址通道之间的中心位置上，使得每个通道分支点4到每个第一地址通道的分支路径相等，并且分支路径为每个通道分支点4到每个第一地址通道的最短路径，从而提高信号质量。
进一步地，在上述实施例中，芯片焊接区2通过信号线与第二地址通道连接。
其中，芯片焊接区2可以通过地址线与第二地址通道连接。
进一步地，在上述实施例中，信号线包括复数个参考回路8，每个参考回路8的一端连接芯片焊接区2的接地端7，参考回路8的另一端连接储存器焊接区1的接地端7，从而提高参考回路8的连续性。
进一步地，在上述实施例中，信号线包括多组信号走线组，每组信号走线组设置在相邻的两根包地线11的中间位置，并且每组信号走线组包括两根相邻的信号走线10。
其中，可以将每组信号走线组中的两根相邻的信号走线10按照差分方式设置在相邻的两根包地线11的中间位置，并且每组信号走线组和相邻的包地线11之间的距离一致，以提高信号阻抗的连续性，并且实现将每组信号走线组两边的包地线11的共面地作为等效参考平面。
进一步地，在上述实施例中，印刷电路板包括多个信号换层过孔5，以连接印刷电路板顶层和底层中的信号线，从而减少信号线占用的PCB板空间，进而有效的降低了PCB板的成本。
进一步地，在上述实施例中，印刷电路板包括多个参考回路过孔6，以连接印刷电路板顶层和底层中的参考回路8，从而减少参考回路8占用的PCB板空间，进而有效的降低了PCB板的成本；
且每个参考回路过孔6设置在信号换层过孔5四周，从而提高印刷电路板的顶层和底层的参考回路8的连续性。
需要说明的是，如图1和图4所示，印刷电路板的顶层和底层的信号换层过孔5、参考回路过孔6、电源走线过孔13和接地走线换层过孔14位置一致。
进一步地，作为优选的实施方式，第一地址通道的通道配置为16bit通道读写访问配置；第二地址通道的通道配置为32bit通道读写访问配置。
从而实现芯片焊接区2上设置的片上系统芯片可以读取第二地址通道的32bit通道，即片上系统芯片可以读取每个第一地址通道的16bit通道。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (8)

1.一种印刷电路板结构，其特征在于，所述印刷电路板包括两层，所述印刷电路板包括：
储存器焊接区，包括两个第一地址通道，两个所述第一地址通道通过多个通道分支点合并到一第二地址通道；
芯片焊接区，与所述第二地址通道连接，以读写所述第二地址通道；
所述印刷电路板 中包括多个接地走线换层过孔，以连接所述印刷电路板 两层中的接地走线，从而构建最短接地走线回路；
所述芯片焊接区通过信号线与所述第二地址通道连接；
所述信号线包括多组信号走线组，每组信号走线组设置在相邻的两根包地线的中间位置；
每组信号走线组包括两根相邻的信号走线，将每组信号走线组中的两根相邻的信号走线按照差分方式设置在相邻的两根包地线的中间位置，并且每组信号走线组和相邻的包地线之间的距离一致，以提高信号阻抗的连续性。
2.如权利要求1所述的印刷电路板结构，其特征在于，所述储存器焊接区和所述芯片焊接区设置在所述印刷电路板的同一层上。
3.如权利要求1所述的印刷电路板结构，其特征在于，所述印刷电路板的顶层和底层交错设置有电源走线，所述电源走线上设置有滤波电容焊接区。
4.如权利要求1所述的印刷电路板结构，其特征在于，每个所述通道分支点均设置在两个所述第一地址通道之间的中心位置上，使得每个所述通道分支点到每个所述第一地址通道的分支路径相等。
5.如权利要求1所述的印刷电路板结构，其特征在于，所述信号线包括复数个参考回路，每个所述参考回路的一端连接所述芯片焊接区的接地端，所述参考回路的另一端连接所述储存器焊接区的接地端。
6.如权利要求5所述的印刷电路板结构，其特征在于，所述印刷电路板包括多个信号换层过孔，以连接所述印刷电路板顶层和底层中的所述信号线。
7.如权利要求6所述的印刷电路板结构，其特征在于，所述印刷电路板包括多个参考回路过孔，以连接所述印刷电路板顶层和底层中的所述参考回路，且每个所述参考回路过孔设置在信号换层过孔四周。
8.如权利要求1所述的印刷电路板结构，其特征在于，
所述第一地址通道的通道配置为16bit通道读写访问配置；和/或
所述第二地址通道的通道配置为32bit通道读写访问配置。
CN201910351060.0A 2019-04-28 2019-04-28 一种印刷电路板结构 Active CN110139467B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910351060.0A CN110139467B (zh) 2019-04-28 2019-04-28 一种印刷电路板结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910351060.0A CN110139467B (zh) 2019-04-28 2019-04-28 一种印刷电路板结构

Publications (2)

Publication Number Publication Date
CN110139467A CN110139467A (zh) 2019-08-16
CN110139467B true CN110139467B (zh) 2022-12-20

Family

ID=67575446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910351060.0A Active CN110139467B (zh) 2019-04-28 2019-04-28 一种印刷电路板结构

Country Status (1)

Country Link
CN (1) CN110139467B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113985252B (zh) * 2021-10-28 2022-07-15 江苏博敏电子有限公司 一种灯板治具分区域测试方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013037622A (ja) * 2011-08-10 2013-02-21 Denso Corp プリント基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050052912A1 (en) * 2003-09-04 2005-03-10 Mike Cogdill Circuit and system for addressing memory modules
US20060139983A1 (en) * 2004-12-23 2006-06-29 Sprietsma John T Memory module routing
CN101730382A (zh) * 2008-10-28 2010-06-09 英业达股份有限公司 线路板与电子组件的接合结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013037622A (ja) * 2011-08-10 2013-02-21 Denso Corp プリント基板

Also Published As

Publication number Publication date
CN110139467A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
US7745915B2 (en) Semiconductor device
US9997231B2 (en) Electronic device
US8054664B2 (en) Memory module and layout method therefor
US7538431B2 (en) Semiconductor device
US6438014B2 (en) High speed access compatible memory module
US7875986B2 (en) Semiconductor device
US20050097249A1 (en) Memory systems and methods
US20040125635A1 (en) Memory system and memory subsystem
US20070158827A1 (en) Electronic device comprising at least one printed circuit board and comprising a plurality of semiconductor components of identical type, and method
US20120250264A1 (en) Memory module having memory chip and register buffer
CN106409332B (zh) 电子器件
CN110139467B (zh) 一种印刷电路板结构
JP2006269054A (ja) メモリモジュール及び方法
KR102659671B1 (ko) 크로스토크 노이즈의 감소를 위한 신호 전송 채널, 이를 포함하는 모듈 기판 및 메모리 모듈
CN107845393B (zh) Ddr信号布线板、印刷电路板以及电子装置
US9226398B1 (en) Printed circuit board and package substrate having additional conductive pathway space
CN115132694A (zh) 一种封装基板、半导体器件及电子设备
CN209150044U (zh) 一种基于立体封装技术的ddr3存储器
CN221079626U (zh) 具有t+fly-by拓扑结构的电路
CN216793685U (zh) 一种半导体结构
US20240080979A1 (en) Printed wiring board and information processing apparatus
CN213042180U (zh) 一种ddr4内存条及其拓扑结构
CN220511308U (zh) 存储芯片pcb板、存储芯片和处理器
US20040245615A1 (en) Point to point memory expansion system and method
KR20020041114A (ko) 반도체 칩 및 그를 이용한 반도체 칩 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant