CN209543335U - 一种配置从设备i2c地址的电路 - Google Patents

Abstract

本实用新型提出了一种配置从设备I2C地址的电路，集成在从端芯片内部，通过配置寄存器控制至少一个MOS管开关状态，从而使与至少一个上拉电阻连接的待配置地址位实现电平高低的变化，可以在不改变印刷电路板原理图设计及电路板上元器件的情况下，修改从端器件的I2C地址，有利于提高实际应用中重定义I2C地址的效率，方便了从端芯片地址定义及修改，而且避免了因为需要重新焊接电阻或调整电路设计而对电路板卡造成的影响，保留了板卡的完整性，而且配置寄存器还包括通过信号线与设定烧录器连接的烧录接口，使技术人员可以根据实际需要选择设定烧录器的烧录更新方式，方便了技术人员重定义I2C地址，提高了工作效率。

Description

一种配置从设备I2C地址的电路

技术领域

本实用新型涉及板卡系统设计领域，尤其是涉及一种配置从设备I2C地址的电路。

背景技术

I2C总线是一种双向二线制同步串行总线，只需要一根数据总线SDA和一根时钟总线SCL便可在挂接于总线上的主从设备之间传送信息。根据总线协议，无论主端设备发送还是接收从端设备的数据，都需要先寻址从器件，当从器件地址与主端器件所要求的地址匹配时，才会启动数据的传输。通常，在一组I2C总线上，只有一个主端器件，用于启动总线传送数据，并产生时钟，但是在一组总线上往往会挂接多个从端器件，不同的从端器件会定义不同的器件地址。

在一组I2C总线上，一个主端芯片往往会挂接多个具有不同地址的从端芯片，在电路系统的设计过程中，从端芯片的八位器件地址往往采用用户半定义模式，即除了最低位的读/写标志位R/W，芯片厂家在设计芯片时在内部已经固化了高四位的器件地址，而剩余的三位地址用户可以根据需求自定义，通常的方法是在芯片的外部将特定的地址引脚上拉到“高电平1”或下拉到“地0”来配置芯片的三位地址。但是在电路系统设计过程中，很容易出现同一总线上的不同的从端芯片却通过地址引脚的上/下拉赋予了相同的地址，这种地址冲突的情况在印刷电路板上只能通过手动焊接修改地址引脚的上/下拉电阻，而且对于想要修改并重新定义器件地址的情况，甚至需要重新的布局电源线和地线以满足上/下拉的要求，不利于提高实际应用中重定义I2C地址的效率，给实际从端芯片地址定义及修改造成很大不便，而且因为需要重新焊接电阻或调整电路设计而对电路板卡造成的影响，破坏了板卡的完整性。

实用新型内容

本实用新型为了解决现有技术中存在的问题，创新提出了一种配置从设备I2C地址的电路，可以在不改变印刷电路板原理图设计及电路板上元器件的情况下，修改从端器件的I2C地址，有利于提高实际应用中重定义I2C地址的效率，方便了实际从端芯片地址定义及修改，而且避免了因为需要重新焊接电阻或调整电路设计而对电路板卡造成的影响，破坏了板卡的完整性。

本实用新型第一方面提供了一种配置从设备I2C地址的电路，位于从端芯片内部，包括：地址寄存器、至少一个上拉电阻、至少一个电平控制开关(高电平导通、低电平截止或低电平导通、高电平截止)、配置寄存器、电源以及I2C总线，所述上拉电阻的一端连接电源，所述上拉电阻的另一端一路连接所述地址寄存器的待配置地址位，另一路连接电平控制开关的控制输出端，所述电平控制开关的控制输入端连接配置寄存器的配置输出端，所述配置寄存器通过I2C总线与主端芯片连接。

结合第一方面，在第一方面第一种可能的实现方式中，所述上拉电阻的数量、所述电平控制开关的数量、所述地址寄存器的待配置地址位的数量相同。

结合第一方面，在第一方面第二种可能的实现方式中，所述配置寄存器还包括烧录接口，所述烧录接口通过信号线与设定烧录器连接。

结合第一方面，在第一方面第三种可能的实现方式中，所述配置寄存器还包括烧录接口，所述电平控制开关为MOS管。

结合第一方面，在第一方面第四种可能的实现方式中，所述MOS管为N型MOS管。

结合第一方面，在第一方面第五种可能的实现方式中，所述N型MOS管的漏极一路连接上拉电阻的另一端，另一路连接所述地址寄存器的待配置地址位；所述N型MOS管的栅极连接所述配置寄存器的配置输出端；所述N型MOS管的源极接地。

结合第一方面，在第一方面第六种可能的实现方式中，所述电源电压为3.3V或5V。

本实用新型采用的技术方案包括以下技术效果：

本实用新型为了现有技术中存在的问题，创新提出了一种配置从设备I2C地址的电路，可以在不改变印刷电路板原理图设计及电路板上元器件的情况下，修改从端器件的I2C地址，有利于提高实际应用中重定义I2C地址的效率，方便了实际从端芯片地址定义及修改，而且避免了因为需要重新焊接电阻或调整电路设计而对电路板卡造成的影响，保留了板卡的完整性。

本实用新型技术方案中配置寄存器还包括通过信号线与设定烧录器连接的烧录接口，在实际应用中既可以通过主端芯片来实现对配置寄存器中配置数据的更新，也可以通过与信号线连接的设定烧录器烧录更新，使技术人员可以根据实际需要选择相应的更新方式，方便了技术人员重定义I2C地址，提高了工作效率。

应当理解的是以上的一般描述以及后文的细节描述仅是示例性和解释性的，并不能限制本实用新型。

附图说明

为了更清楚说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见的，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型方案中实施例一配置从设备I2C地址的电路的示意图；

图2为本实用新型方案中实施例一配置从设备I2C地址的电路中电平控制开关具体为MOS管的示意图；

图3为本实用新型方案中实施例二配置从设备I2C地址的电路的示意图。

具体实施方式

为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本实用新型进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。此外，本实用新型可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本实用新型省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本实用新型。

实施例一

本实用新型实施例一为描述方便，采用现有用户定义从端芯片的器件地址，即在电路系统的设计过程中，从端芯片的八位器件地址往往采用用户半定义模式，即除了最低位A₀的读/写标志位R/W，芯片厂家在设计芯片时在内部已经固化了高四位A₇-A₄的器件地址，而剩余的可配置的i2C地址指的是A₃-A₁用户可以根据需求自定义，通常的方法是在芯片的外部将特定的地址引脚上拉到“高电平1”或下拉到“地0”来配置芯片的三位地址。如图1所示，本实用新型提供了一种配置从设备I2C地址的电路，位于从端芯片11内部，包括：地址寄存器A₇-A₀、第一上拉电阻R1、第二上拉电阻R2、第三上拉电阻R3、第一电平控制开关115、第二电平控制开关116、第三电平控制开关117、电源114以及I2C总线112，第一上拉电阻R1的一端连接电源114，第一上拉电阻R1的另一端一路连接地址寄存器111的待配置地址位A₃，另一路连接第一电平控制开关115的控制输出端，第一电平控制开关115的控制输入端连接配置寄存器111的配置输出端；第二上拉电阻R2的一端连接电源114，第二上拉电阻R2的另一端一路连接地址寄存器111的待配置地址位A₂，另一路连接第二电平控制开关116的控制输出端，第二电平控制开关116的控制输入端连接配置寄存器111的配置输出端；第三上拉电阻R3的一端连接电源114，第三上拉电阻R3的另一端一路连接地址寄存器111的待配置地址位A₁，另一路连接第三电平控制开关117的控制输出端，第三电平控制开关117的控制输入端连接配置寄存器111的配置输出端；配置寄存器111通过I2C总线112与主端芯片12连接。

其中上拉电阻的数量、电平控制开关的数量、地址寄存器的待配置地址位的数量相同。

电源电压为3.3V或5V，也可以根据实际情况进行调整，本实用新型在此不做限制。

其中本实用新型技术方案中电平控制开关采用MOS管，具体为N型MOS管，如图2所示，第一上拉电阻R1的一端连接电源114，第一上拉电阻R1的另一端一路连接第一MOS管Q1的漏极，另一路连接地址寄存器111的待配置地址位A₃，第一MOS管Q1的栅极连接配置寄存器111的配置输出端，第一MOS管Q1的源极接地；第二上拉电阻R2的一端连接电源114，第二上拉电阻R2的另一端一路连接第二MOS管Q2的漏极，另一路连接地址寄存器111的待配置地址位A₂，第二MOS管Q2的栅极连接配置寄存器111的配置输出端，第二MOS管Q2的源极接地；第三上拉电阻R3的一端连接电源114，第三上拉电阻R3的另一端一路连接第三MOS管Q3的漏极，另一路连接地址寄存器111的待配置地址位A₁，第三MOS管Q3的栅极连接配置寄存器111的配置输出端，第三MOS管Q3的源极接地。MOS管也可以选用P型MOS管，将电路做相应调整即可，本实用新型在此不做详细解释，当然也可以根据实际情况选择其他电平控制开关，例如提前设定阈值的开关芯片等，本实用新型在此不做限制。

配置寄存器111，其作用是在从端芯片11上电后控制第一MOS管Q1、第二MOS管Q2、第三MOS管Q3的开关状态，使其关闭或导通，进而将从端芯片11的地址寄存器位A₃、A₂及A₁通过第一上拉电阻R1、第二上拉电阻R2、第三上拉电阻R3分别上拉至高电平或低电平；通过改变配置寄存器111中的数据，进而可以改变该从端芯片111的I2C地址。配置寄存器111中数据可以通过该从端芯片11所挂接的I2C总线112经由其主端芯片12进行烧录。具体是：I2C总线112上挂载的主端芯片12仍然通过原地址访问该从端芯片11，并修改配置寄存器111中的配置数据，在从端芯片11重启后配置寄存器111中的数据生效，进而控制第一MOS管Q1、第二MOS管Q2、第三MOS管Q3的开关状态，使A₃、A₂及A₁分别上拉高电平或下拉至低电平，从而修改了从端芯片11作为I2C从机器件的地址，有利于提高实际应用中重定义I2C地址的效率，方便了实际从端芯片地址定义及修改，而且避免了因为需要重新焊接电阻或调整电路设计而对电路板卡造成的影响，保留了板卡的完整性。

实施例二

如图2所示，本实用新型技术方案提供了一种配置从设备I2C地址的电路，位于从端芯片11内部，与本实用新型实施例一不同的是，本实用新型实施例中配置寄存器111还包括烧录接口1111，烧录接口1111通过信号线113与设定烧录器连接。

其中从端芯片11在未焊接在印刷电路板上之前，需要先对配置寄存器111进行配置，赋予从端芯片11初始地址，此时配置寄存器111内的数据通过设定烧录器经由信号线113以及烧录接口1111烧录，定义的芯片地址A7-A1及R/W在芯片上电后生效。假设配置寄存器111中烧录的数据为“110”，则第一MOS管Q1、第二MOS管Q2将导通，第三MOS管Q3将截止，A₃、A₂数据位将被下拉至低电平“0”，A₁将被上拉至高电平“1”，此时从端芯片11的八位从机地址定义为“A7A6A5A4001R/W”。从端芯片11焊接在印刷电路板上之后，配置寄存器111中的数据既可以通过预留的烧录接口1111烧录，也可以通过该从端芯片所挂接的I2C总线112经由其主端芯片12进行烧录。在实际应用中从端芯片焊接在印刷电路板上之后，既可以通过主端芯片来实现对配置寄存器中配置数据的更新，也可以通过与信号线连接的设定烧录器烧录更新，使技术人员可以根据实际需要选择相应的更新方式，方便了技术人员重定义I2C地址，提高了工作效率。

上述虽然结合附图对本实用新型的具体实施方式进行了描述，但并非对本实用新型保护范围的限制，所属领域技术人员应该明白，在本实用新型的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本实用新型的保护范围以内。

Claims (7)

1.一种配置从设备I2C地址的电路，位于从端芯片内部，其特征是，包括：地址寄存器、至少一个上拉电阻、至少一个电平控制开关、配置寄存器、电源以及I2C总线，所述上拉电阻的一端连接电源，所述上拉电阻的另一端一路连接所述地址寄存器的待配置地址位，另一路连接电平控制开关的控制输出端，所述电平控制开关的控制输入端连接配置寄存器的配置输出端，所述配置寄存器通过I2C总线与主端芯片连接。

2.根据权利要求1所述的配置从设备I2C地址的电路，其特征是，所述上拉电阻的数量、所述电平控制开关的数量、所述地址寄存器的待配置地址位的数量相同。

3.根据权利要求1所述的配置从设备I2C地址的电路，其特征是，所述配置寄存器还包括烧录接口，所述烧录接口通过信号线与设定烧录器连接。

4.根据权利要求1所述的配置从设备I2C地址的电路，其特征是，所述电平控制开关为MOS管。

5.根据权利要求4所述的配置从设备I2C地址的电路，其特征是，所述MOS管为N型MOS管。

6.根据权利要求5所述的配置从设备I2C地址的电路，其特征是，所述N型MOS管的漏极一路连接上拉电阻的另一端，另一路连接所述地址寄存器的待配置地址位；所述N型MOS管的栅极连接所述配置寄存器的配置输出端；所述N型MOS管的源极接地。

7.根据权利要求1所述的配置从设备I2C地址的电路，其特征是，所述电源电压为3.3V或5V。