JP2024088248A - デジタル移相器 - Google Patents

Abstract

【課題】移相量の周波数依存性を緩和することができるデジタル移相器を提供する。【解決手段】デジタル移相器ＰＳ１は、移相量が周波数依存性を有する第１移相回路１００と、第１移相回路１００における移相量の周波数依存性を緩和し得る移相量の周波数依存性を有する第２移相回路２００と、を備える。【選択図】図１

Description

本発明は、デジタル移相器に関する。

近年、マイクロ波、準ミリ波、ミリ波等の高周波信号を用いた無線通信が脚光を浴びている。特に、準ミリ波帯より高周波における無線通信では、電波の直進性が高まるためビームフォーミングを行う必要があり、これを実現する移相器が不可欠となる。

以下の非特許文献１には、デジタル制御型の移相器（デジタル移相器）の一例が開示されている。このデジタル移相器は、高周波信号が入出力される第１ポートと第２ポートとの間に、インダクタ、ＦＥＴ（Field Effect Transistor：電界効果トランジスタ）、及び２つのコンデンサの直列回路が並列接続された第１回路部を備える。また、第１回路部の２つのコンデンサの接続点と共通帰線との間に、インダクタとＦＥＴとが並列接続された第２回路部を備える。

このようなデジタル移相器は、第１回路部に設けられたＦＥＴを閉状態にし、第２回路部に設けられたＦＥＴを開状態にすると、出力される高周波信号の位相の遅延が相対的に小さな低遅延モードになる。これに対し、第１回路部に設けられたＦＥＴを開状態にし、第２回路部に設けられたＦＥＴを閉状態にすると、出力される高周波信号の位相の遅延が相対的に大きな高遅延モードになる。

"Single-Ended and Differential Ka-Band BiCMOS Phased Array Front-Ends"，IEEE Journal of Solid-State Circuits，Vol.43，No.10, October 2008

ところで、上述した非特許文献１に開示されたデジタル移相器では、低遅延モードにおける位相と高遅延モードにおける位相との差（移相量）が周波数依存性を有する。具体的には、周波数が低いほど移相量が小さく、周波数が高いほど移相量が大きくなる。このような周波数依存性があると、周波数帯域が広い高周波信号を扱う場合に問題が生ずることが考えられる。

本発明は、上記事情に鑑みてなされたものであり、移相量の周波数依存性を緩和することができるデジタル移相器を提供することを目的とする。

上記課題を解決するために、本発明の第１の態様によるデジタル移相器（ＰＳ１、ＰＳ２）は、移相量が周波数依存性を有する第１移相回路（１００、１００Ａ）と、前記第１移相回路における移相量の周波数依存性を緩和し得る移相量の周波数依存性を有する第２移相回路（２００、２００Ａ、２００Ｂ）と、を備える。

本発明の第１の態様によるデジタル移相器では、移相量の周波数依存性有する第１移相回路と、第１移相回路における移相量の周波数依存性を緩和し得る移相量の周波数依存性を有する第２移相回路とを備えている。これにより、第１移相回路の移相量の周波数依存性を緩和することができる。

本発明の第２の態様によるデジタル移相器は、本発明の第１の態様によるデジタル移相器において、前記第１移相回路が、周波数が高くなるにつれて移相量が大きくなる周波数依存性を有し、前記第２移相回路が、周波数が高くなるにつれて移相量が小さくなる周波数依存性を有する。

本発明の第３の態様によるデジタル移相器は、本発明の第１又は第２の態様によるデジタル移相器において、前記第２移相回路が、第１ポート（Ｐ２００）と第２ポート（Ｐ２１０）との間に接続された第１回路（２１０、２１０Ｂ）と、前記第１回路に並列接続された第２回路（２２０、２２０Ａ、２２０Ｂ）と、前記第２回路と共通帰線（ＬＮ０）との間に接続された第３回路（２３０、２３０Ａ）と、を備え、前記第１回路、前記第２回路、及び前記第３回路の少なくとも１つが、可変インダクタ（ＩＤ１～ＩＤ６）を備える。

本発明の第４の態様によるデジタル移相器は、本発明の第３の態様によるデジタル移相器において、前記可変インダクタ（ＩＤ１～ＩＤ３）が、信号線路（１０）と、前記信号線路と平行に延びる第１平行線路（２１ｐ１）を含む第１線路（２１）と、前記信号線路と平行に延びる第２平行線路（２２ｐ２）と、前記第２平行線路の一方の端部から前記信号線路の長手方向と交差する交差方向において前記信号線路から遠ざかるように延びる第１交差線路（２２ｃ１）と、前記第１交差線路の一方の端部から前記信号線路と平行に延びる第３平行線路（２２ｐ３）と、前記第３平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第２交差線路（２２ｃ２、２２ｃ２′）と、を含む第２線路（２２）と、前記第１平行線路の一方の端部及び前記第２平行線路の一方の端部に電気的に接続された第１接地導体（３１）と、前記第２線路の一方の端部に接続された第２接地導体（３２）と、前記第１平行線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチと（４１）、前記第２平行線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチと（４２）、を備え、前記第１平行線路と前記第２平行線路との間に前記信号線路が位置する。

本発明の第５の態様によるデジタル移相器は、本発明の第４の態様によるデジタル移相器において、前記第２交差線路（２２ｃ２′）が、平面視において前記第２平行線路、前記信号線路、及び前記第１平行線路と交差するように延びており、前記第２線路が、前記第２交差線路の一方の端部から前記信号線路と平行に延びる第４平行線路（２２ｐ４）と、前記第４平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第３交差線路（２２ｃ３）と、を更に含む。

本発明の第６の態様によるデジタル移相器は、本発明の第４の態様によるデジタル移相器において、前記第１線路が、前記第１平行線路の一方の端部から前記交差方向において前記信号線路から遠ざかるように延びる第４交差線路（２１ｃ１）と、前記第４交差線路の一方の端部から前記信号線路と平行に延びる第５平行線路（２１ｐ２）と、前記第５平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第５交差線路（２１ｃ２）と、を更に含む。

本発明の第７の態様によるデジタル移相器は、本発明の第３の態様によるデジタル移相器において、前記可変インダクタ（ＩＤ４～ＩＤ６）が、信号線路（１）と、前記信号線路の両側に設けられた内側線路（２、２ａ、２ｂ）と、前記信号線路の一方側及び他方側の少なくとも一つの側において、前記内側線路よりも前記信号線路から遠い位置に設けられた外側線路（３、３ａ、３ｂ）と、前記内側線路及び前記外側線路の一方の端部に接続された第１接地導体（４ａ）と、前記外側線路の他方の端部に接続された第２接地導体（４ｂ）と、前記信号線路の一方側に設けられた前記内側線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチ（７ａ）と、前記信号線路の他方側に設けられた前記内側線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチ（７ｂ）と、を有する。

本発明の第８の態様によるデジタル移相器は、本発明の第３から第７の何れかの態様によるデジタル移相器において、前記第１回路が、可変コンデンサ（２１１）を備え、前記第２回路が、第１固定インダクタ（２２１ａ）と第２固定インダクタ（２２２ａ）とが直列接続された回路を備え、前記第３回路が、前記可変インダクタと固定コンデンサ（２３１）とが直列接続された回路を備え、前記第１固定インダクタと前記第２固定インダクタとの接続点（Ｑ）に接続される。

本発明の第９の態様によるデジタル移相器は、本発明の第３から第７の何れかの態様によるデジタル移相器において、前記第１回路が、可変コンデンサ（２１１）を備え、前記第２回路が、固定インダクタ（２２１ａ）と前記可変インダクタである第１可変インダクタ（２２１ｂ）とを直列接続した第１可変インダクタ回路（２２１Ａ）と、固定インダクタ（２２２ａ）と前記可変インダクタである第２可変インダクタ（２２２ｂ）とを直列接続した第２可変インダクタ回路（２２２Ａ）とが直列接続された回路を備え、前記第３回路が、可変コンデンサ（２３３）と前記可変インダクタである第３可変インダクタ（２３２）とが直列接続された回路を備え、前記第１可変インダクタ回路と前記第２可変インダクタ回路との接続点（Ｑ）に接続される。

本発明の第１０の態様によるデジタル移相器は、本発明の第３から第７の何れかの態様によるデジタル移相器において、前記第１回路が、固定インダクタ（２１２）を備え、前記第２回路が、第１可変コンデンサ（２２１ｃ）と第２可変コンデンサ（２２２ｃ）とが直列接続された回路を備え、前記第３回路が、前記可変インダクタと固定コンデンサ（２３１）とが直列接続された回路を備え、前記第１可変コンデンサと前記第２可変コンデンサとの接続点（Ｑ）に接続される。

本発明の第１１の態様によるデジタル移相器は、本発明の第１から第１０の何れかの態様によるデジタル移相器において、前記第１移相回路が、信号線路（１０）と、前記信号線路と平行に延びる第１平行線路（２１ｐ１）を含む第１線路（２１）と、前記信号線路と平行に延びる第２平行線路（２２ｐ２）と、前記第２平行線路の一方の端部から前記信号線路の長手方向と交差する交差方向において前記信号線路から遠ざかるように延びる第１交差線路（２２ｃ１）と、前記第１交差線路の一方の端部から前記信号線路と平行に延びる第３平行線路（２２ｐ３）と、前記第３平行線路の一方の端部から平面視において前記第２平行線路、前記信号線路、及び前記第１平行線路と交差するように延びる第２交差線路（２２ｃ２′）と、前記第２交差線路の一方の端部から前記信号線路と平行に延びる第４平行線路（２２ｐ４）と、前記第４平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第３交差線路（２２ｃ３）と、を含む第２線路（２２）と、前記第１平行線路の一方の端部及び前記第２平行線路の一方の端部に電気的に接続された第１接地導体（３１）と、前記第２線路の一方の端部に接続された第２接地導体（３２）と、前記信号線路の一方の端部に接続されたコンデンサ（６０）と、前記第１平行線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチ（４１）と、前記第２平行線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチ（４２）と、前記コンデンサと前記第１接地導体との間に設けられた第３電子スイッチ（４３）と、を備え、前記第１平行線路と前記第２平行線路との間に前記信号線路が位置するデジタル移相回路（３００）が複数縦続接続された回路である。

本発明の第１２の態様によるデジタル移相器は、本発明の第１１の態様によるデジタル移相器において、前記第１移相回路の前記デジタル移相回路に設けられた前記第１電子スイッチ及び前記第２電子スイッチは、全てが閉状態になり、又は、全てが開状態になるように制御される。

本発明によれば、移相量の周波数依存性を緩和することができるという効果がある。

本発明の第１実施形態によるデジタル移相器の構成を示すブロック図である。 本発明の第１実施形態における第１移相回路の構成を示す回路図である。 本発明の第１実施形態における第２移相回路の構成を示す回路図である。 本発明の第１実施形態における可変インダクタの要部構成を示す平面図である。 図４中のＩＩ－ＩＩ線に沿う断面図矢視図である。 図４中のＩＩＩ－ＩＩＩ線に沿う断面矢視図である。 本発明の第１実施形態における第１移相回路及び第２移相回路のシミュレーション結果を示す図である。 本発明の第２実施形態によるデジタル移相器の構成を示すブロック図である。 本発明の第２実施形態におけるデジタル移相回路の要部構成を示す平面図である。 図９中のＩＩ－ＩＩ線に沿う断面図矢視図である。 本発明の第２実施形態における第１移相回路のシミュレーション結果を示す図である。 第１，第２実施形態における第２移相回路の他の構成例を示す回路図である。 第１，第２実施形態における第２移相回路の他の構成例を示す回路図である。 可変インダクタの他の構成例を示す平面図である。 可変インダクタの他の構成例を示す斜視図である。 可変インダクタの他の構成例を示す斜視図である。 可変インダクタの他の構成例を示す斜視図である。

以下、図面を参照して本発明の実施形態によるデジタル移相器について詳細に説明する。尚、以下で参照する図面では、理解を容易にするために、必要に応じて各部材の寸法を適宜変えて図示している。

〔第１実施形態〕
〈デジタル移相器〉
図１は、本発明の第１実施形態によるデジタル移相器の構成を示すブロック図である。図１に示す通り、本実施形態のデジタル移相器ＰＳ１は、第１移相回路１００と第２移相回路２００とを備える。第１移相回路１００及び第２移相回路２００は、高周波信号が流れる信号線ＬＮ１と共通帰線ＬＮ０（グランド線）とによって縦続接続されている。このようなデジタル移相器ＰＳ１は、マイクロ波、準ミリ波、ミリ波等の高周波信号を入力とし、所定の位相だけシフトした高周波信号を外部に出力する。

第１移相回路１００は、入力された高周波信号を所定の位相だけシフトして出力する。第１移相回路１００は、移相量が周波数依存性を有する。例えば、第１移相回路１００は、周波数が高くなるにつれて移相量が大きくなる周波数依存性を有する。第２移相回路は、第１移相回路１００と同様に、入力された高周波信号を所定の位相だけシフトして出力する。第２移相回路２００は、第１移相回路１００における移相量の周波数依存性を緩和し得る移相量の周波数依存性を有する。例えば、第２移相回路２００は、周波数が高くなるにつれて移相量が小さくなる周波数依存性を有する。このように、本実施形態のデジタル移相器ＰＳ１は、第１移相回路１００の移相量の周波数依存性を、第２移相回路２００によって緩和するようにしたものである。

〈第１移相回路〉
図２は、本発明の第１実施形態における第１移相回路の構成を示す回路図である。図２に示す通り、第１移相回路１００は、第１回路１１０、第２回路１２０、及び第３回路１３０を備える。第１回路１１０は、第１ポートＰ１００と第２ポートＰ１１０との間に接続された回路である。第２回路１２０は、第１ポートＰ１００と共通帰線ＬＮ０との間に接続された回路であり、第３回路１３０は、第２ポートＰ１１０と共通帰線ＬＮ０との間に接続された回路である。このような第１移相回路１００は、いわゆるπ型回路である。

第１移相回路１００は、第１ポートＰ１００と第２ポートＰ１１０との間において対称性を有する。このため、第１移相回路１００は、高周波信号が第１ポートＰ１００から入力される場合には、所定の位相だけシフトした高周波信号を第２ポートＰ１１０から外部に出力する。また、第１移相回路１００は、高周波信号が第２ポートＰ１１０から入力される場合には、所定の位相だけシフトした高周波信号を第１ポートＰ１００から外部に出力する。

第１回路１１０は、インダクタ１１１及び電子スイッチ１１２を備える、インダクタ１１１は、一端が第１ポートＰ１００に接続されており、他端が第２ポートＰ１１０に接続されている。電子スイッチ１１２は、インダクタ１１１の両端の間に接続され、インダクタ１１１の両端の間を開放又は短絡する。この電子スイッチ１１２としては、例えば、ＦＥＴを用いることができる。

第２回路１２０は、コンデンサ１２１、インダクタ１２２、及び電子スイッチ１２３を備える。コンデンサ１２１は、一方の電極が第１ポートＰ１００に接続されており、他方の電極がインダクタ１２２の一端に接続されている。インダクタ１２２は、一端がコンデンサ１２１の他方の電極に接続されており、他端が共通帰線ＬＮ０に接続されている。電子スイッチ１２３は、インダクタ１２２の両端の間に接続され、インダクタ１２２の両端の間を開放又は短絡する。この電子スイッチ１２３としては、例えば、ＦＥＴを用いることができる。

第３回路１３０は、コンデンサ１３１、インダクタ１３２、及び電子スイッチ１３３を備える。コンデンサ１３１は、一方の電極が第２ポートＰ１１０に接続されており、他方の電極がインダクタ１３２の一端に接続されている。インダクタ１３２は、一端がコンデンサ１３１の他方の電極に接続されており、他端が共通帰線ＬＮ０に接続されている。電子スイッチ１３３は、インダクタ１３２の両端の間に接続され、インダクタ１３２の両端の間を開放又は短絡する。この電子スイッチ１３３としては、例えば、ＦＥＴを用いることができる。

第１回路１１０の電子スイッチ１１２、第２回路１２０の電子スイッチ１２３、及び第３回路１３０の電子スイッチ１３３は、第１移相回路１００の移相量を変化させる際に、不図示の制御部によって制御される。具体的に、第１移相回路１００を低遅延モードにする場合には、第１回路１１０の電子スイッチ１１２が閉状態になり、第２回路１２０の電子スイッチ１２３及び第３回路１３０の電子スイッチ１３３が開状態になるよう制御される。これに対し、第１移相回路１００を高遅延モードにする場合には、第１回路１１０の電子スイッチ１１２が開状態になり、第２回路１２０の電子スイッチ１２３及び第３回路１３０の電子スイッチ１３３が閉状態になるよう制御される。尚、低遅延モードとは、第１移相回路１００から出力される高周波信号の遅延が相対的に小さなモードであり、高遅延モードとは、第１移相回路１００から出力される高周波信号の遅延が相対的に大きなモードである。

上記構成において、不図示の制御部の制御によって、第１回路１１０の電子スイッチ１１２が閉状態になり、第２回路１２０の電子スイッチ１２３及び第３回路１３０の電子スイッチ１３３が開状態になると、第１移相回路１００が低遅延モードになる。これにより、第１移相回路１００から出力される高周波信号の位相はφ_x1になる。これに対し、不図示の制御部の制御によって、第１回路１１０の電子スイッチ１１２が開状態になり、第２回路１２０の電子スイッチ１２３及び第３回路１３０の電子スイッチ１３３が閉状態になると、第１移相回路１００が高遅延モードになる。これにより、第１移相回路１００から出力される高周波信号の位相はφ_y1になる。このようにして、不図示の制御部によって第１移相回路１００の移相量（位相φ_x1と位相φ_y1との差）が制御される。

〈第２移相回路〉
図３は、本発明の第１実施形態における第２移相回路の構成を示す回路図である。図３に示す通り、第２移相回路２００は、第１回路２１０、第２回路２２０、及び第３回路２３０を備える。第１回路２１０及び第２回路２２０は、第１ポートＰ２００と第２ポートＰ２１０との間に接続された回路であり、互いに並列接続されている。第３回路２３０は、第２回路２２０と共通帰線ＬＮ０との間に接続された回路である。このような第２移相回路２００は、マイクロ波、準ミリ波、ミリ波等の高周波信号を入力とし、所定の位相だけシフトした高周波信号を外部に出力する。

第２移相回路２００は、第１ポートＰ２００と第２ポートＰ２１０との間において対称性を有する。このため、第２移相回路２００は、高周波信号が第１ポートＰ２００から入力される場合には、所定の位相だけシフトした高周波信号を第２ポートＰ２１０から外部に出力する。また、第２移相回路２００は、高周波信号が第２ポートＰ２１０から入力される場合には、所定の位相だけシフトした高周波信号を第１ポートＰ２００から外部に出力する。

第１回路２１０は、可変コンデンサ２１１を備える。可変コンデンサ２１１の一方の電極は第１ポートＰ２００に接続されており、他方の電極は第２ポートＰ２１０に接続されている。可変コンデンサ２１１は、第２移相回路２００の移相量を変化させる際に、不図示の制御部によって制御される。

第２回路２２０は、直列接続された第１固定インダクタ回路２２１と第２固定インダクタ回路２２２とを備える。第１固定インダクタ回路２２１は、固定インダクタ２２１ａを備えており、第２固定インダクタ回路２２２は、固定インダクタ２２２ａを備えている。固定インダクタ２２１ａの一端は第１ポートＰ２００に接続されており、他端は固定インダクタ２２２ａの一端に接続されている。固定インダクタ２２２ａの一端は固定インダクタ２２１ａの他端に接続されており、他端は第２ポートＰ２１０に接続されている。

第３回路２３０は、直列接続されたコンデンサ２３１と可変インダクタ２３２とを備えており、第２回路２２０に設けられた第１固定インダクタ回路２２１と第２固定インダクタ回路２２２との接続点Ｑに接続されている。コンデンサ２３１の一方の電極は接続点Ｑに接続されており、他方の電極は可変インダクタ２３２の一端に接続されている。可変インダクタ２３２の一端はコンデンサ２３１の他方の電極に接続されており、他端は共通帰線ＬＮ０に接続されている。可変インダクタ２３２は、可変コンデンサ２１１と同様に、第２移相回路２００の移相量を変化させる際に、不図示の制御部によって制御される。尚、可変インダクタ２３２の詳細については後述する。

上記構成において、不図示の制御部が、可変コンデンサ２１１及び可変インダクタ２３２を制御し、可変コンデンサ２１１の容量の大きさ及び可変インダクタ２３２のインダクタンスの大きさを変えることにより、第２移相回路２００の移相量が変化する。例えば、不図示の制御部が可変コンデンサ２１１の容量をＣ_xに設定し、可変インダクタ２３２のインダクタンスをＬ_xに設定すると、第２移相回路２００から出力される高周波信号位相はφ_x2になる。また、例えば、不図示の制御部が可変コンデンサ２１１の容量をＣ_yに設定し、可変インダクタ２３２のインダクタンスをＬ_yに設定すると、第２移相回路２００から出力される高周波信号の位相はφ_y2になる。このようにして、不図示の制御部によって第２移相回路２００の移相量（位相φ_x2と位相φ_y2との差）が制御される。

〈可変インダクタ〉
図４は、本発明の第１実施形態における可変インダクタの要部構成を示す平面図である。図５は、図４中のＩＩ－ＩＩ線に沿う断面図矢視図である。図６は、図４中のＩＩＩ－ＩＩＩ線に沿う断面矢視図である。図４～６に示す構成の可変インダクタＩＤ１は、図３に示す可変インダクタ２３２として用いられる。

図４に示す通り、可変インダクタＩＤ１は、信号線路１０と、第１線路２１と、第２線路２２と、第１接地導体３１と、第２接地導体３２と、を備える。本実施形態における第１線路２１は、第１平行線路２１ｐ１と、一対の上側パッド２１ｄ１、２１ｄ２と、を含む。本実施形態における第２線路２２は、第２平行線路２２ｐ２と、第１交差線路２２ｃ１と、第３平行線路２２ｐ３と、第２交差線路２２ｃ２と、上側パッド２２ｄと、を含む。また、本実施形態における可変インダクタＩＤ１は、第１電子スイッチ４１及び第２電子スイッチ４２と、複数の接続導体５０と、複数の接続パッドＰ１～Ｐ４と、を備える（図５及び図６も参照）。

信号線路１０は、図４に示す通り、一方向に延在する直線状の帯状導体である。即ち、信号線路１０は、一定の幅、一定の厚さ及び所定の長さを有する長尺板状の導体である。信号線路１０には、図４における紙面左側から紙面右側に向かって、つまり紙面左側の端部（入力端）から紙面右側の端部（出力端）に向かって信号電流が流れる。この信号電流は、上述したマイクロ波、準ミリ波、或いはミリ波の波長域を有する高周波信号である。信号線路１０は、例えば、入力端が図３に示すコンデンサ２３１の他方の電極に接続され、出力端が図１に示す共通帰線ＬＮ０に接続される。

ここで、本実施形態では、信号線路１０の長手方向（信号線路１０が延在する方向）を、単に長手方向Ｘという。長手方向Ｘに沿って、信号線路１０の入力端から出力端に向かう向きを、＋Ｘの向き又は右方という。右方とは反対の向きを、左方又は－Ｘの向きという。信号線路１０に交差する（例えば、直交する）方向を、交差方向Ｙという。交差方向Ｙに沿う一つの向きを、奥側又は＋Ｙの向きという。奥側とは反対の向きを、手前側又は－Ｙの向きという。長手方向Ｘ及び交差方向Ｙの双方に交差する（例えば、直交する）方向を、上下方向Ｚという。上下方向Ｚに沿う一つの向きを、上方又は＋Ｚの向きという。上方とは反対の向きを、下方又は－Ｚの向きという。上下方向Ｚから見ることを、平面視という。

信号線路１０は、電気的には集中定数回路としてのインダクタンスＬ１を有する。このインダクタンスＬ１は、信号線路１０の長さ等、信号線路１０の形状に応じた大きさを有する寄生インダクタンスである。

第１平行線路２１ｐ１は、信号線路１０の他方の側方（－Ｙ側）に設けられた直線状の帯状導体である。第１平行線路２１ｐ１は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第１平行線路２１ｐ１は、信号線路１０と平行（長手方向Ｘ）に延びている。第１平行線路２１ｐ１と信号線路１０とは、交差方向Ｙに間隔を空けて配されている。

上側パッド２１ｄ１は、第１平行線路２１ｐ１の一端（－Ｘ側）に接続された長方形状の平板導体である。上側パッド２１ｄ１の長辺は交差方向Ｙに延びており、上側パッド２１ｄ１の短辺は長手方向Ｘに延びている。上側パッド２１ｄ１の一方の短辺（＋Ｙ側）は、第１平行線路２１ｐ１の一方の側縁（＋Ｙ側）と略同一の位置にある。また、上側パッド２１ｄ１の他方の短辺（－Ｙ側）は、第１平行線路２１ｐ１の他方の側縁（－Ｙ側）よりも手前側（－Ｙ側）に位置する。つまり、上側パッド２１ｄ１の交差方向Ｙにおける寸法は、第１平行線路２１ｐ１の幅（交差方向Ｙにおける寸法）よりも大きい。

上側パッド２１ｄ２は、第１平行線路２１ｐ１の他端（＋Ｘ側）に接続された長方形状の平板導体である。上側パッド２１ｄ２の長辺は交差方向Ｙに延びており、上側パッド２１ｄ２の短辺は長手方向Ｘに延びている。上側パッド２１ｄ２の一方の短辺（＋Ｙ側）は、第１平行線路２１ｐ１の一方の側縁（＋Ｙ側）と略同一の位置にある。また、上側パッド２１ｄ２の他方の短辺（－Ｙ側）は、第１平行線路２１ｐ１の他方の側縁（－Ｙ側）よりも手前側（－Ｙ側）に位置する。つまり、上側パッド２１ｄ２の交差方向Ｙにおける寸法は、第１平行線路２１ｐ１の幅（交差方向Ｙにおける寸法）よりも大きい。

第２平行線路２２ｐ２は、信号線路１０の一方の側方（＋Ｙ側）に設けられた直線状の帯状導体である。第２平行線路２２ｐ２は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第２平行線路２２ｐ２は、信号線路１０と平行（長手方向Ｘ）に延びている。第２平行線路２２ｐ２と信号線路１０とは、交差方向Ｙに間隔を空けて配されている。

第２平行線路２２ｐ２は、信号線路１０に対して第１平行線路２１ｐ１とは逆側に設けられている。言い換えれば、第２平行線路２２ｐ２は、信号線路１０が交差方向Ｙにおいて第１平行線路２１ｐ１及び第２平行線路２２ｐ２の間に位置するように、配置されている。

第１交差線路２２ｃ１は、第２平行線路２２ｐ２の一端（－Ｘ側）に接続された直線状の帯状導体である。第１交差線路２２ｃ１は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第１交差線路２２ｃ１は、第２平行線路２２ｐ２の一端（－Ｘ側）から、交差方向Ｙにおいて信号線路１０から遠ざかるように延びている。つまり、本実施形態における第１交差線路２２ｃ１は、第２平行線路２２ｐ２の一端（－Ｘ側）から奥側（＋Ｙ側）に向けて延びている。第１交差線路２２ｃ１の手前側の端縁（－Ｙ側）は、第２平行線路２２ｐ２の一方の側縁（－Ｙ側）と略同一の位置にある。

上側パッド２２ｄは、第２平行線路２２ｐ２の他端（＋Ｘ側）に接続された長方形状の平板導体である。上側パッド２２ｄの長辺は交差方向Ｙに延びており、上側パッド２２ｄの短辺は長手方向Ｘに延びている。上側パッド２２ｄの一方の短辺（－Ｙ側）は、第２平行線路２２ｐ２の一方の側縁（－Ｙ側）と略同一の位置にある。また、上側パッド２２ｄの他方の短辺（＋Ｙ側）は、第２平行線路２２ｐ２の他方の側縁（＋Ｙ側）よりも奥側（＋Ｙ側）に位置する。つまり、上側パッド２２ｄの交差方向Ｙにおける寸法は、第２平行線路２２ｐ２の幅（交差方向Ｙにおける寸法）よりも大きい。

第３平行線路２２ｐ３は、第１交差線路２２ｃ１の一端（＋Ｙ端）に接続された直線状の帯状導体である。第３平行線路２２ｐ３は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第３平行線路２２ｐ３は、第１交差線路２２ｃ１の一端（＋Ｙ側）から、信号線路１０と平行（長手方向Ｘ）に延びている。つまり、本実施形態における第３平行線路２２ｐ３は、第１交差線路２２ｃ１の一端（＋Ｙ側）から右側（＋Ｘ側）に向けて延びている。

第３平行線路２２ｐ３は、信号線路１０の一方側（＋Ｙ側）において、第２平行線路２２ｐ２よりも信号線路１０から遠い位置に設けられている。言い換えれば、第３平行線路２２ｐ３は、第２平行線路２２ｐ２が交差方向Ｙにおいて信号線路１０と第３平行線路２２ｐ３との間に位置するように、配置されている。

図４に示す通り、交差方向Ｙにおいて、第２平行線路２２ｐ２の中心線と第３平行線路２２ｐ３の中心線との間の距離ｄ１は、第２平行線路２２ｐ２の中心線と第１接地導体３１の奥側の外縁（第３平行線路２２ｐ３側の外縁）との間の距離ｄ２よりも大きい。また、第３平行線路２２ｐ３の右端（＋Ｘ側）は、第２線路２２の上側パッド２２ｄの右側（＋Ｘ側）長辺よりも右方（＋Ｘ側）に位置する。

第２交差線路２２ｃ２は、第３平行線路２２ｐ３の一端（＋Ｘ側）に接続された直線状の帯状導体である。第２交差線路２２ｃ２は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第２交差線路２２ｃ２は、第３平行線路２２ｐ３の一端（＋Ｘ側）から、交差方向Ｙにおいて信号線路１０に近づくように延びている。つまり、本実施形態における第２交差線路２２ｃ２は、第３平行線路２２ｐ３の一端（＋Ｘ端）から手前側（－Ｙ側）に向けて延びている。

本実施形態における第２交差線路２２ｃ２の一端縁（－Ｙ側）は、上側パッド２２ｄの一方の短辺（－Ｙ側）及び第２平行線路２２ｐ２の一方の側縁（－Ｙ側）と略同一の位置にある。また、上側パッド２２ｄと第２交差線路２２ｃ２とは、長手方向Ｘにおいて間隔を空けて配されている。また、本実施形態における第２交差線路の左側縁（－Ｘ側）は、信号線路１０の右端縁（＋Ｘ側）と略同一の位置にある。

また、本実施形態における第２交差線路２２ｃ２の一端（－Ｙ側）は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。言い換えれば、第２線路２２の一端は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。

以上説明した第１交差線路２２ｃ１、第３平行線路２２ｐ３、及び第２交差線路２２ｃ２は、奥側（＋Ｙ側）に凸となるＵ字状にループしたループ線路を構成している。

第１接地導体３１は、信号線路１０の入力端側（－Ｘ側）に設けられる板状の導体である。第１接地導体３１は、電気的に接地されている。また、第１接地導体３１の右側（＋Ｘ側）の側縁には、長方形状の切欠き３１ａが形成されている。本実施形態では、この切欠き３１ａが形成されていることにより、第１接地導体３１と信号線路１０とが長手方向Ｘにおいて重なっていない。

また、本実施形態では、第１接地導体３１のうち切欠き３１ａよりも左側（－Ｘ側）に位置する部分を「基部３１ｂ」と称し、切欠き３１ａよりも手前側（－Ｙ側）に位置する部分を「第１突起部３１ｃ」と称し、切欠き３１ａよりも奥側（＋Ｙ側）に位置する部分を「第２突起部３１ｄ」という。第１突起部３１ｃ及び第２突起部３１ｄの各々は、基部３１ｂから右側（＋Ｘ側）に向けて突出している。尚、第１接地導体３１には、切欠き３１ａ、第１突起部３１ｃ、第２突起部３１ｄが形成されていなくともよい。例えば、第１接地導体３１の平面視形状は矩形形状であってもよい。

第１突起部３１ｃ及び第２突起部３１ｄの各々は、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状を有する。第１突起部３１ｃは、上側パッド２１ｄ１と上下方向Ｚにおいて重なっている。第２突起部３１ｄは、上下方向Ｚにおいて、第１交差線路２２ｃ１の手前側（－Ｙ側）端部と上下方向Ｚにおいて重なっている。第１接地導体３１は、図５に示す通り、信号線路１０、第１線路２１（上側パッド２１ｄ１）、及び第２線路２２（第１交差線路２２ｃ１）よりも下方に位置する。

第２接地導体３２は、信号線路１０の出力端側（＋Ｘ側）に設けられる板状の導体である。第２接地導体３２は、電気的に接地されている。詳細な図示は省略するが、第２接地導体３２は、信号線路１０、及び第２線路２２（第２交差線路２２ｃ２）よりも下方に位置する。

第１接続パッドＰ１は、図５に示す通り、上述した上側パッド２１ｄ１と、上側中間パッド７１ａと、下側中間パッド７１ｂと、上述した第１突起部３１ｃと、を含む。上側パッド２１ｄ１、上側中間パッド７１ａ、下側中間パッド７１ｂ、及び第１突起部３１ｃは、平面視において互いに重なっている。また、上側パッド２１ｄ１、上側中間パッド７１ａ、下側中間パッド７１ｂ、及び第１突起部３１ｃは、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。

詳細な図示は省略するが、本実施形態における上側パッド２１ｄ１、上側中間パッド７１ａ、下側中間パッド７１ｂ、及び第１突起部３１ｃは、互いに略同一の形状を有する。つまり、上側パッド２１ｄ１、上側中間パッド７１ａ、下側中間パッド７１ｂ、及び第１突起部３１ｃは、長手方向Ｘ及び交差方向Ｙにおける位置及び寸法が、互いに略同一である。

図５に示す通り、上側パッド２１ｄ１と上側中間パッド７１ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、上側中間パッド７１ａと下側中間パッド７１ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、下側中間パッド７１ｂと第１突起部３１ｃとは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第１接続パッドＰ１は、第１平行線路２１ｐ１の一端（－Ｘ側）と第１接地導体３１とを、常時電気的に接続している。

尚、本明細書において「接続導体５０」は、上下方向Ｚに延在する導体であり、接続導体５０の上端に接続される部材と接続導体５０の下端に接続される部材とを電気的且つ機械的に接続する部材である。接続導体５０は、例えば絶縁層（不図示）を上下方向Ｚに貫通するビアである。

第２接続パッドＰ２は、図５に示す通り、上述した第１交差線路２２ｃ１の手前側（－Ｙ側）端部と、上側中間パッド７２ａと、下側中間パッド７２ｂと、上述した第２突起部３１ｄと、を含む。第１交差線路２２ｃ１の手前側（－Ｙ側）端部、上側中間パッド７２ａ、下側中間パッド７２ｂ、及び第２突起部３１ｄは、平面視において互いに重なっている。また、第１交差線路２２ｃ１の手前側（－Ｙ側）端部、上側中間パッド７２ａ、下側中間パッド７２ｂ、及び第２突起部３１ｄは、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。

詳細な図示は省略するが、本実施形態における上側中間パッド７２ａ、下側中間パッド７２ｂ、及び第２突起部３１ｄは、互いに略同一の形状を有する。つまり、上側中間パッド７２ａ、下側中間パッド７２ｂ、及び第２突起部３１ｄの各々は、長手方向Ｘ及び交差方向Ｙにおける位置及び寸法が、互いに略同一である。

図５に示す通り、第１交差線路２２ｃ１の手前側（－Ｙ側）端部と上側中間パッド７２ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、上側中間パッド７２ａと下側中間パッド７２ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、下側中間パッド７２ｂと第２突起部３１ｄとは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第２接続パッドＰ２は、第２平行線路２２ｐ２の一端（－Ｘ側）と第１接地導体３１とを、常時電気的に接続している。

第３接続パッドＰ３は、図６に示す通り、上述した上側パッド２１ｄ２と、上側中間パッド７３ａと、下側中間パッド７３ｂと、下側パッド３３ａと、を含む。上側パッド２１ｄ２、上側中間パッド７３ａ、下側中間パッド７３ｂ、及び下側パッド３３ａは、平面視において互いに重なっている。また、上側パッド２１ｄ２、上側中間パッド７３ａ、下側中間パッド７３ｂ、及び下側パッド３３ａは、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。

ここで、下側パッド３３ａは、図４に示す通り、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状の平板導体である。下側パッド３３ａは、第２接地導体３２とは別体に設けられる。下側パッド３３ａと第２接地導体３２とは、第１電子スイッチ４１の状態に応じて、電気的接続の有無が切り替わる。従って、下側パッド３３ａは、第１電子スイッチ４１の状態に応じて、電気的接地の有無が切り替わる。

詳細な図示は省略するが、本実施形態における上側パッド２１ｄ２、上側中間パッド７３ａ、下側中間パッド７３ｂ、及び下側パッド３３ａは、互いに略同一の形状を有する。つまり、上側パッド２１ｄ２、上側中間パッド７３ａ、下側中間パッド７３ｂ、及び下側パッド３３ａは、長手方向Ｘ及び交差方向Ｙにおける位置及び寸法が、互いに略同一である。

図６に示す通り、上側パッド２１ｄ２と上側中間パッド７３ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、上側中間パッド７３ａと下側中間パッド７３ｂとは、複数の接続導体５０によって電気的且つ機械的に接続されている。また、下側中間パッド７３ｂと下側パッド３３ａとは、複数の接続導体５０によって電気的且つ機械的に接続されている。これにより、第３接続パッドＰ３は、第１平行線路２１ｐ１の他端（＋Ｘ側）と第１電子スイッチ４１とを、常時電気的に接続している。

第４接続パッドＰ４は、図６に示す通り、上述した上側パッド２２ｄと、上側中間パッド７４ａと、下側中間パッド７４ｂと、下側パッド３３ｂと、を含む。上側パッド２２ｄ、上側中間パッド７４ａ、下側中間パッド７４ｂ、及び下側パッド３３ｂは、平面視において互いに重なっている。また、上側パッド２２ｄ、上側中間パッド７４ａ、下側中間パッド７４ｂ、及び下側パッド３３ｂは、上側（＋Ｚ側）から下側（－Ｚ側）に向けてこの順に並んでおり、上下方向Ｚにおいて間隔を空けて配されている。

ここで、下側パッド３３ｂは、図４に示す通り、長辺が交差方向Ｙに延び、短辺が長手方向Ｘに延びる長方形状の平板導体である。下側パッド３３ｂは、第２接地導体３２及び下側パッド３３ａとは別体に設けられる。下側パッド３３ｂと第２接地導体３２とは、第２電子スイッチ４２の状態に応じて、電気的接続の有無が切り替わる。従って、下側パッド３３ｂは、第２電子スイッチ４２の状態に応じて、電気的接地の有無が切り替わる。

詳細な図示は省略するが、本実施形態における上側パッド２２ｄ、上側中間パッド７４ａ、下側中間パッド７４ｂ、及び下側パッド３３ｂは、互いに略同一の形状を有する。つまり、上側パッド２２ｄ、上側中間パッド７４ａ、下側中間パッド７４ｂ、及び下側パッド３３ｂは、長手方向Ｘ及び交差方向Ｙにおける位置及び寸法が、互いに略同一である。

ここで、前述した通り、上側パッド２２ｄの交差方向Ｙにおける寸法は、第２平行線路２２ｐ２の幅（交差方向Ｙにおける寸法）よりも大きい（図４も参照）。従って、第４接続パッドＰ４の交差方向Ｙにおける寸法の最大値は、第２平行線路２２ｐ２の幅（交差方向Ｙにおける寸法）よりも大きい。

また、前述した通り、本実施形態における第２交差線路２２ｃ２の一端縁（－Ｙ側）は、上側パッド２２ｄの一方の短辺（－Ｙ側）と略同一の位置にある（図４も参照）。従って、第２交差線路２２ｃ２の少なくとも一部と第４接続パッドＰ４の少なくとも一部（本実施形態では全部）とは、長手方向Ｘにおいて対向している。

第１電子スイッチ４１は、図４に示す通り、第３接続パッドＰ３の下側パッド３３ａと第２接地導体３２とを開閉自在に接続するトランジスタである。本実施形態における第１電子スイッチ４１は、図４に示す通り、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第３接続パッドＰ３の下側パッド３３ａに接続され、ソース端子が第２接地導体３２に接続され、またゲート端子がスイッチ制御部８０に接続されている。

第１電子スイッチ４１は、スイッチ制御部８０からゲート端子に入力されるゲート信号に基づいて、ドレイン端子とソース端子との導通状態を開状態或いは閉状態に切り替える。即ち、第１電子スイッチ４１は、スイッチ制御部８０によって、第１平行線路２１ｐ１の他端（＋Ｘ側）と第２接地導体３２との間を導通状態又は遮断状態にする。

第２電子スイッチ４２は、図４に示す通り、第４接続パッドＰ４の下側パッド３３ｂと第２接地導体３２とを開閉自在に接続するトランジスタである。本実施形態における第２電子スイッチ４２は、図４に示す通り、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第４接続パッドＰ４の下側パッド３３ｂに接続され、ソース端子が第２接地導体３２に接続され、またゲート端子がスイッチ制御部８０に接続されている。

第２電子スイッチ４２は、スイッチ制御部８０からゲート端子に入力されるゲート信号に基づいて、ドレイン端子とソース端子との導通状態を開状態或いは閉状態に切り替える。即ち、第２電子スイッチ４２は、スイッチ制御部８０によって、第２平行線路２２ｐ２の他端（＋Ｘ側）と第２接地導体３２との間を導通状態又は遮断状態にする。

スイッチ制御部８０は、上述した第１電子スイッチ４１及び第２電子スイッチ４２を制御する制御回路である。スイッチ制御部８０は、２つの出力ポートを備えており、各出力ポートから第１電子スイッチ４１及び第２電子スイッチ４２の各ゲート端子にゲート信号を個別に出力する。即ち、スイッチ制御部８０は、上記ゲート信号によって、第１電子スイッチ４１及び第２電子スイッチ４２を開状態又は閉状態にする。尚、スイッチ制御部８０は、図３に示す可変コンデンサ２１１及び可変インダクタ２３２を制御して第２移相回路２００の移相量を変化させる不図示の制御部に設けられる。

次に、以上のように構成された可変インダクタＩＤ１の作用について説明する。

本実施形態における可変インダクタＩＤ１は、第１電子スイッチ４１及び第２電子スイッチ４２の導通状態に応じて動作モードが切り替えられる。即ち、可変インダクタＩＤ１の動作モードには、スイッチ制御部８０によって第１電子スイッチ４１及び第２電子スイッチ４２が閉状態に設定される低インダクタンスモードと、スイッチ制御部８０によって第１電子スイッチ４１及び第２電子スイッチ４２が開状態に設定される高インダクタンスモードと、がある。

低インダクタンスモードにおいて、スイッチ制御部８０は、第１電子スイッチ４１及び第２電子スイッチ４２を閉状態に設定する。

第１電子スイッチ４１が閉状態に設定されることにより、第１平行線路２１ｐ１の他端（＋Ｘ側）は、第３接続パッドＰ３を介して、第２接地導体３２と接続される（図４参照）。一方、第１平行線路２１ｐ１の一端（－Ｘ側）は、第１接続パッドＰ１を介して、第１接地導体３１と常時接続されている（図４及び図５参照）。従って、第１平行線路２１ｐ１は、他端（＋Ｘ側）が第１電子スイッチ４１を介して第２接地導体３２に接続されることによって、一端（－Ｘ側）と他端（＋Ｘ側）との間に電流が流れ得る第１通電経路を形成する。

また、第２電子スイッチ４２が閉状態に設定されることにより、第２平行線路２２ｐ２の他端（＋Ｘ側）は、第４接続パッドＰ４を介して、第２接地導体３２と接続される（図４参照）。一方、第２平行線路２２ｐ２の一端（－Ｘ側）は、第２接続パッドＰ２を介して、第１接地導体３１と常時接続されている（図４及び図５参照）。従って、第２平行線路２２ｐ２は、他端（＋Ｘ側）が第２電子スイッチ４２を介して第２接地導体３２に接続されることによって、一端（－Ｘ側）と他端（＋Ｘ側）との間に電流が流れ得る第２通電経路を形成する。

そして、第１平行線路２１ｐ１及び第２平行線路２２ｐ２の両端接続状態において、信号線路１０に入力端から出力端に向けた信号電流が流れると、当該信号電流の伝播に起因して、第１平行線路２１ｐ１及び第２平行線路２２ｐ２にリターン電流が生じる。当該リターン電流は、第１平行線路２１ｐ１及び第２平行線路２２ｐ２を、他端（＋Ｘ側）から一端（－Ｘ側）に向かって流れる。

即ち、第１通電経路を形成する第１平行線路２１ｐ１には、信号線路１０における信号電流の通電によって、信号電流の通電の向きとは逆向きの第１リターン電流が流れる。また、第２通電経路を形成する第２平行線路２２ｐ２には、信号線路１０における信号電流の通電によって、信号電流の通電の向きとは逆向き、つまり第１リターン電流と同じ向きの第２リターン電流が流れる。

ここで、第１平行線路２１ｐ１に流れる第１リターン電流及び第２平行線路２２ｐ２に流れる第２リターン電流は、何れも、信号電流の通電の向きとは逆向きである。従って、第１リターン電流及び第２リターン電流は、信号線路１０と第１平行線路２１ｐ１との電磁気的な結合（相互誘導）及び信号線路１０と第２平行線路２２ｐ２との電磁気的な結合（相互誘導）に起因して、可変インダクタＩＤ１の全体のインダクタンスを減少させるように作用する。信号線路１０のインダクタンスをＬｓ_low、リターン経路（第１平行線路２１ｐ１及び第２平行線路２２ｐ２）のインダクタンスをＬｇ_low、信号線路１０とリターン経路との相互インダクタンスをＭ_lowとする。低インダクタンスモードにおける可変インダクタＩＤ１の全体のインダクタンスＬ_lowは、Ｌｓ_low＋Ｌｇ_low－Ｍ_lowとなる。

上述した通り、高インダクタンスモードでは、第１電子スイッチ４１及び第２電子スイッチ４２が開状態に設定される。よって、第１平行線路２１ｐ１には上述した第１導電経路が形成されず、また、第２平行線路２２ｐ２には上述した第２導電経路が形成されない。従って、第１平行線路２１ｐ１に流れる第１リターン電流は極めて小さくなり、また、第２平行線路２２ｐ２に流れる第２リターン電流は極めて小さくなる。

これに対して、第１交差線路２２ｃ１の手前側（－Ｙ側）端部は、第２接続パッドＰ２を介して、第１接地導体３１と常時接続されている（図５参照）。また、第２交差線路２２ｃ２の一端（－Ｙ側）は、上述した通り、第２接地導体３２と常時接続されている。従って、第１交差線路２２ｃ１、第３平行線路２２ｐ３、及び第２交差線路２２ｃ２には、第２交差線路２２ｃ２の一端（－Ｙ側）から第１交差線路２２ｃ１の手前側（－Ｙ側）端部との間に電流が流れ得る第３通電経路が予め形成されている。このため、高インダクタンスモードでは、信号線路１０における信号電流に起因して、第２交差線路２２ｃ２の一端（－Ｙ側）から第３平行線路２２ｐ３を経由して第１交差線路２２ｃ１の手前側（－Ｙ側）端部に向かう第３リターン電流が流れる。

ここで、第３リターン電流は、信号線路１０と平行な第３平行線路２２ｐ３において、信号線路１０における信号電流の通電の向きとは逆向きに流れる。また、第３リターン電流が流れる第２交差線路２２ｃ２、第３平行線路２２ｐ３、及び第１交差線路２２ｃ１は、信号線路１０とは反対側（＋Ｙ側）に凸となるＵ字状にループしたループ線路を構成している。従って、リターン経路（第３リターン電流が流れる経路）がループ線路を構成していない従来の構成と比較して、リターン経路のインダクタンスを増大させることができる。これにより、可変インダクタＩＤ１の全体のインダクタンスを増加させることができる。信号線路１０のインダクタンスをＬｓ_high、リターン経路（第２交差線路２２ｃ２、第３平行線路２２ｐ３、第１交差線路２２ｃ１）のインダクタンスをＬｇ_high、信号線路１０とリターン経路との相互インダクタンスをＭ_highとする。高インダクタンスモードにおける可変インダクタＩＤ１の全体のインダクタンスＬ_highは、Ｌｓ_high＋Ｌｇ_high－Ｍ_highとなる。ここで、明らかに、Ｌｇ_low＜Ｌｇ_high及びＭ_low＞Ｍ_highが成り立つから、Ｌ_high＞Ｌ_lowが成り立つ。

尚、第３リターン電流がリターン経路のインダクタンスを増加させるように作用する原理は次のように説明できる。つまり、第３リターン電流が第２交差線路２２ｃ２を流れる際に発生させる磁界、第３リターン電流が第３平行線路２２ｐ３を流れる際に発生させる磁界、及び第３リターン電流が第１交差線路２２ｃ１を流れる際に発生させる磁界は、何れも、上記ループ線路の中心Ｏ（図４参照）において同一の向き（＋Ｚの向き）である。このため、これらの磁界は互いに強め合う。従って、第３リターン電流が流れる線路がループ線路を構成していない従来の構成と比較して、第３リターン電流が生じさせる磁界を大きくし、リターン経路のインダクタンスを増大させることができる。また、ループの高さ（即ち、第３平行線路２２ｐ３の交差方向Ｙにおける位置、ならびに、第１交差線路２２ｃ１及び第２交差線路２２ｃ２の長さ）を調整することにより、リターン経路のインダクタンスの値を大きく変化させることができる。

図７は、本発明の第１実施形態における第１移相回路及び第２移相回路のシミュレーション結果を示す図である。尚、図７（ａ）に示すシミュレーション結果は、第１移相回路１００の通過位相特性を示すものであり、図７（ｂ）に示すシミュレーション結果は、第２移相回路２００の反射係数及び通過位相特性を示すものである。図７（ａ），（ｂ）に示すグラフでは、横軸に周波数［ＧＨｚ］をとり、紙面左側の縦軸に位相［度］をとってある。図７（ｂ）に示すグラフでは、紙面左側の縦軸に加えて、紙面右側の縦軸に反射係数［ｄＢ］をとってある。

図７（ａ）において、符号Ｇ１が付された曲線は第１移相回路１００が低遅延モードに設定された場合の、第１移相回路１００の位相の周波数特性を示す曲線である。符号Ｇ２が付された曲線は第１移相回路１００が高遅延モードに設定された場合の、第１移相回路１００の位相の周波数特性を示す曲線である。

図７（ａ）を参照すると、第１移相回路１００は、少なくとも２４～３０［ＧＨｚ］の周波数帯域では、周波数が高くなるにつれて、移相量（低遅延モードにおける位相と高遅延モードにおける位相との差の絶対値）が大きくなる周波数依存性を有することが分かる。例えば、周波数が２４［ＧＨｚ］である場合には、移相量Δθ１１は約３２．３［度］であり、周波数が３０［ＧＨｚ］である場合には、移相量Δθ１２は約４０．８［度］であることが分かる。

図７（ｂ）において、符号Ｇ１１が付された曲線は第２移相回路２００が低遅延モードに設定された場合の、第２移相回路２００の位相の周波数特性を示す曲線である。符号Ｇ１２が付された曲線は第２移相回路２００が高遅延モードに設定された場合の、第２移相回路２００の位相の周波数特性を示す曲線である。また、符号Ｇ２１が付された曲線は第２移相回路２００が低遅延モードに設定された場合の、第２移相回路２００の反射係数の周波数特性を示す曲線である。符号Ｇ２２が付された曲線は第２移相回路２００が高遅延モードに設定された場合の、第２移相回路２００の反射係数の周波数特性を示す曲線である。

図７（ｂ）を参照すると、第２移相回路２００は、少なくとも２４～３０［ＧＨｚ］の周波数帯域では、周波数が高くなるにつれて、移相量（低遅延モードにおける第１の位相θ_Lと、高遅延モードにおける第２の位相θ_Hとの差の絶対値）が小さくなる周波数依存性を有することが分かる。例えば、周波数が２４［ＧＨｚ］である場合には、移相量Δθ２１は約５０．９７［度］であり、周波数が３０［ＧＨｚ］である場合には、移相量Δθ２２は約４１．４２［度］であることが分かる。

デジタル移相器ＰＳ１は、図１に示す通り、第１移相回路１００と第２移相回路２００とが縦続接続された構成であるから、デジタル移相器ＰＳ１の移相量は、第１移相回路１００の移相量と第２移相回路２００の移相量とを合計したものになる。具体的に、デジタル移相器ＰＳ１の移相量は、周波数が２４［ＧＨｚ］である場合には約８３．２７［度］であり、周波数が３０［ＧＨｚ］である場合には、約８２．２２［度］である。

図７（ａ）に示す通り、２４～３０［ＧＨｚ］の周波数帯域内における第１移相回路１００の位相差の違い（｜Δθ１１－Δθ１２｜）は、約８．５［度］であった。これに対し、２４～３０［ＧＨｚ］の周波数帯域内におけるデジタル移相器ＰＳ１の位相差の違いは、約１．５０［度］（＝｜８３．２７－８２．２２｜［度］）になっている。つまり、第１移相回路１００に対して、第２移相回路２００が従属接続された構成とすることで、第１移相回路１００の移相量の周波数依存性が緩和されたことが分かる。

尚、図７（ｂ）を参照すると、第２移相回路２００が低遅延モードに設定された場合及び高遅延モードに設定された場合の何れの場合であっても、第２移相回路２００の反射係数が約－１５［ｄＢ］以下になっている。これにより、第２移相回路２００では、インピーダンス整合が良好であることが分かる。

以上の通り、本実施形態のデジタル移相器ＰＳ１は、移相量が周波数依存性を有する第１移相回路１００に対し、第１移相回路１００における移相量の周波数依存性を緩和し得る移相量の周波数依存性を有する第２移相回路２００が縦続接続された構成である。ここで、第１移相回路１００は、周波数が高くなるにつれて移相量が大きくなる周波数依存性を有し、第２移相回路２００は、周波数が高くなるにつれて移相量が小さくなる周波数依存性を有する。

第２移相回路２００は、第１ポートＰ２００と第２ポートＰ２１０との間に接続された第１回路２１０と、第１回路２１０に並列接続された第２回路２２０と、第２回路２２０と共通帰線ＬＮ０との間に接続された第３回路２３０と、を備えている。そして、第１回路２１０、第２回路２２０、及び第３回路２３０の少なくとも１つは、可変インダクタＩＤ１を備える。本実施形態では、第３回路２３０が可変インダクタ２３２（可変インダクタＩＤ１）を備える。

可変インダクタＩＤ１は、信号線路１０と、信号線路１０と平行に延びる第１平行線路２１ｐ１を含む第１線路２１と、信号線路１０と平行に延びる第２平行線路２２ｐ２と、第２平行線路２２ｐ２の一方の端部から信号線路１０の長手方向と交差する交差方向において信号線路１０から遠ざかるように延びる第１交差線路２２ｃ１と、第１交差線路２２ｃ１の一方の端部から信号線路１０と平行に延びる第３平行線路２２ｐ３と、第３平行線路の一方の端部から交差方向において信号線路１０に近づくように延びる第２交差線路２２ｃ２と、を含む第２線路２２と、第１平行線路２１ｐ１の一方の端部及び第２平行線路２２ｐ２の一方の端部に電気的に接続された第１接地導体３１と、第２線路２２の一方の端部に接続された第２接地導体３２と、第１平行線路２１ｐ１の他方の端部と第２接地導体３２との間に設けられた第１電子スイッチ４１と、第２平行線路２２ｐ２の他方の端部と第２接地導体３２との間に設けられた第２電子スイッチ４２と、を備え、第１平行線路２１ｐ１と第２平行線路２２ｐ２との間に信号線路１０が位置する。

このような構成のデジタル移相器ＰＳ１によれば、第１移相回路１００の周波数依存性（周波数が高くなるにつれて移相量が大きくなる周波数依存性）を、第２移相回路２００の周波数依存性（周波数が高くなるにつれて移相量が小さくなる周波数依存性）により、緩和することができる。

〔第２実施形態〕
〈デジタル移相器〉
図８は、本発明の第２実施形態によるデジタル移相器の構成を示すブロック図である。図８に示す通り、本実施形態のデジタル移相器ＰＳ２は、図１に示すデジタル移相器ＰＳ１の第１移相回路１００を第１移相回路１００Ａに替えた構成である。このようなデジタル移相器ＰＳ２は、デジタル移相器ＰＳ１と同様に、マイクロ波、準ミリ波、ミリ波等の高周波信号を入力とし、所定の位相だけシフトした高周波信号を外部に出力する。

第１移相回路１００Ａは、図１に示す第１移相回路１００と同様に、入力された高周波信号を所定の位相だけシフトして出力するものであり、移相量が周波数依存性を有する。例えば、第１移相回路１００Ａは、周波数が高くなるにつれて移相量が大きくなる周波数依存性を有する。本実施形態のデジタル移相器ＰＳ２は、第１移相回路１００Ａの移相量の周波数依存性を、第２移相回路２００によって緩和するようにしたものである。

第１移相回路１００Ａは、縦続接続された複数のデジタル移相回路３００を備える。図８に示す例では、縦続接続された６個のデジタル移相回路３００を備える。以下、第１移相回路１００Ａが備えるデジタル移相回路３００の詳細について説明する。尚、第２移相回路２００は、図３を用いて説明したものと同じ構成であるため、説明を省略する。

〈デジタル移相回路〉
図９は、本発明の第２実施形態におけるデジタル移相回路の要部構成を示す平面図である。図１０は、図９中のＩＩ－ＩＩ線に沿う断面図矢視図である。尚、図９及び図１０に示すデジタル移相回路３００の基本的な構成は、図４～図６を用いて説明した可変インダクタＩＤ１と同様である。このため、同様の構成には同一の符号を付してその説明は省略し、異なる点についてのみ説明する。

図９に示す通り、デジタル移相回路３００は、図４～図６を用いて説明した可変インダクタＩＤ１とは、第２線路２２の構成が異なる。具体的に、第２線路２２は、第２平行線路２２ｐ２と、第１交差線路２２ｃ１と、第３平行線路２２ｐ３と、第２交差線路２２ｃ２′と、第４平行線路２２ｐ４と、第３交差線路２２ｃ３と、上側パッド２２ｄと、を含む。

第２交差線路２２ｃ２′は、図４に示す第２交差線路２２ｃ２に替えて設けられる。本実施形態では、第３平行線路２２ｐ３の右端（＋Ｘ側）が第２平行線路２２ｐ２の右端（＋Ｘ側）よりも左方に位置する。また、本実施形態における第２交差線路２２ｃ２´は、図４に示す第２交差線路２２ｃ２とは異なり、平面視において第２平行線路２２ｐ２、信号線路１０、及び第１平行線路２１ｐ１と交差するように延びている。

第２交差線路２２ｃ２′は、第２平行線路２２ｐ２、信号線路１０、及び第１平行線路２１ｐ１と接触しないよう、これら第２平行線路２２ｐ２、信号線路１０、及び第１平行線路２１ｐ１よりも上方に位置している。より具体的に、第２交差線路２２ｃ２′は、これら第２平行線路２２ｐ２、信号線路１０、及び第１平行線路２１ｐ１が形成された導電層と絶縁層を挟んで対向する別の導電層に形成される。また、第２交差線路２２ｃ２′は、第３平行線路２２ｐ３よりも上方に位置し、第２交差線路２２ｃ２′の他端（＋Ｙ側）と第３平行線路２２ｐ３の右端（＋Ｘ側）とは、不図示の導体（例えば、ビア）によって電気的に接続されている。尚、第２交差線路２２ｃ２′は、第２平行線路２２ｐ２、信号線路１０、及び第１平行線路２１ｐ１よりも下方に位置していてもよい。但し、第２交差線路２２ｃ２′が第２平行線路２２ｐ２、信号線路１０、及び第１平行線路２１ｐ１よりも上方に位置する構成は、配線を太くしやすく、これにより配線の抵抗値を下げやすいという点で好適である。

第４平行線路２２ｐ４及び第３交差線路２２ｃ３は、上下方向Ｚにおいて第２平行線路２２ｐ２、第１交差線路２２ｃ１、及び第３平行線路２２ｐ３と同じ位置にある。つまり、第４平行線路２２ｐ４及び第３交差線路２２ｃ３は、第２平行線路２２ｐ２、第１交差線路２２ｃ１及び第３平行線路２２ｐ３と同じ導電層に形成される。

第４平行線路２２ｐ４は、第２交差線路２２ｃ２′の一端（－Ｙ側）に接続された直線状の帯状導体である。第４平行線路２２ｐ４は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第４平行線路２２ｐ４は、第２交差線路２２ｃ２′の一端（－Ｙ側）から、信号線路１０と平行（長手方向Ｘ）に延びている。つまり、本実施形態における第４平行線路２２ｐ４は、第２交差線路２２ｃ２′の一端（－Ｙ側）から右側（＋Ｘ側）に向けて延びている。第２交差線路２２ｃ２′の一端（－Ｙ側）と第４平行線路２２ｐ４の左端（－Ｘ側）とは、不図示の導体（例えば、ビア）によって電気的に接続されている。

第４平行線路２２ｐ４は、信号線路１０の他方側（－Ｙ側）において、第１平行線路２１ｐ１よりも信号線路１０から遠い位置に設けられている。言い換えれば、第４平行線路２２ｐ４は、第１平行線路２１ｐ１が交差方向Ｙにおいて信号線路１０と第４平行線路２２ｐ４との間に位置するように、配置されている。また、第４平行線路２２ｐ４の右端（＋Ｘ側）は、第１線路２１の上側パッド２１ｄ２の右側（＋Ｘ側）長辺よりも右方（＋Ｘ側）に位置する。

第３交差線路２２ｃ３は、第４平行線路２２ｐ４の一端（＋Ｘ側）に接続された直線状の帯状導体である。第３交差線路２２ｃ３は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第３交差線路２２ｃ３は、第４平行線路２２ｐ４の一端（＋Ｘ側）から、交差方向Ｙにおいて信号線路１０に近づくように延びている。つまり、本実施形態における第３交差線路２２ｃ３は、第４平行線路２２ｐ４の一端（＋Ｘ側）から奥側（＋Ｙ側）に向けて延びている。

また、上側パッド２１ｄ２と第３交差線路２２ｃ３とは、長手方向Ｘにおいて間隔を空けて配されている。また、本実施形態における第３交差線路２２ｃ３の一端（＋Ｙ側）は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。言い換えれば、第２線路２２の一端は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。

また、図１０に示す通り、デジタル移相回路３００は、コンデンサ６０と第３電子スイッチ４３とを備える。コンデンサ６０は、図１０に示す通り、上部電極が信号線路１０に接続され、下部電極が第３電子スイッチ４３を介して第１接地導体３１に接続される平行平板である。コンデンサ６０は、平行平板の対向面積に応じた静電容量Ｃａを有する。即ち、この静電容量Ｃａは、信号線路１０と第１接地導体３１との間に設けられる回路定数である。

第３電子スイッチ４３は、図１０に示す通り、コンデンサ６０の下部電極と第１接地導体３１とを開閉自在に接続するトランジスタである。第３電子スイッチ４３は、例えばＭＯＳ型ＦＥＴであり、ドレイン端子がコンデンサ６０の下部電極に接続され、ソース端子が第１接地導体３１に接続され、またゲート端子がスイッチ制御部８０に接続されている。

第３電子スイッチ４３は、スイッチ制御部８０からゲート端子に入力されるゲート信号に基づいて、ドレイン端子とソース端子との導通状態を開状態或いは閉状態に切り替える。即ち、第３電子スイッチ４３は、スイッチ制御部８０によって、コンデンサ６０の下部電極と第１接地導体３１との間を導通状態又は遮断状態にする。具体的に、第３電子スイッチ４３は、低遅延モードでは、コンデンサ６０の下部電極と第１接地導体３１との間を遮断状態にし、高遅延モードでは、コンデンサ６０の下部電極と第１接地導体３１との間を導通状態にする。

このようなデジタル移相回路３００では、第１実施形態における可変インダクタＩＤ１と同様に、第１交差線路２２ｃ１、第３平行線路２２ｐ３、及び第２交差線路２２ｃ２′が、奥側（＋Ｙ側）に凸となるＵ字状にループしたループ線路を構成する。これに加えて、デジタル移相回路３００では、第２交差線路２２ｃ２′、第４平行線路２２ｐ４、及び第３交差線路２２ｃ３が、手前側（－Ｙ側）に凸となるＵ字状にループしたループ線路を構成する。つまり、高遅延モード時におけるリターン経路（第３リターン電流が流れる線路）が、２つのループ線路を含んでいる。このため、第３リターン電流が生じさせる磁界をより大きくし、リターン経路のインダクタンス（伝送系のインダクタンス）をより増大させることができる。

また、低遅延モードでは、第３電子スイッチ４３が開状態に設定されるので、コンデンサ６０は、信号線路１０と第１接地導体３１との間に接続されていない。即ち、コンデンサ６０の静電容量Ｃａは、信号線路１０を伝播する高周波信号に影響を与えない。これに対し、高遅延モードでは、第３電子スイッチ４３が閉状態に設定されるので、コンデンサ６０は、信号線路１０と第１接地導体３１との間に接続される。これにより、高遅延モードでは、高周波信号が信号線路１０の入力端（左端）から出力端（右端）まで伝播するまでの第２伝搬遅延時間Ｔ_Hをより長くさせることができる。

このように、デジタル移相回路３００では、高遅延モードにおいて、リターン経路のインダクタンス（伝送系のインダクタンス）をより増大させることができることに加え、第２伝搬遅延時間Ｔ_Hをより長くさせることができる。その結果、デジタル移相回路３００では、低遅延モード時の位相θ_Lと高遅延モード時の位相θ_Hとの差（移相量）をより大きくすることができる。

図１１は、本発明の第２実施形態における第１移相回路のシミュレーション結果を示す図である。尚、図１１（ａ）に示すシミュレーション結果は、縦続接続された全てのデジタル移相回路３００が高遅延モードに設定された場合における第１移相回路１００Ａの通過損失、反射係数、及び位相特性を示すものである。図１１（ｂ）に示すシミュレーション結果は、縦続接続された全てのデジタル移相回路３００が低遅延モードに設定された場合における第１移相回路１００Ａの通過損失、反射係数、及び位相特性を示すものである。図１１（ａ），（ｂ）に示すグラフでは、横軸に周波数［ＧＨｚ］をとり、紙面左側の縦軸に位相［度］をとってあり、紙面右側の縦軸に通過損失及び反射係数［ｄＢ］をとってある。

図１１（ａ），（ｂ）において、符号Ｇ３１，Ｇ３２が付された曲線は、第１移相回路１００Ａの通過損失の周波数特性を示す曲線である。符号Ｇ４１ａ，Ｇ４２ａが付された曲線は、第１移相回路１００Ａの入力側における反射係数の周波数特性を示す曲線であり、符号Ｇ４１ｂ，Ｇ４２ｂが付された曲線は、第１移相回路１００Ａの出力側における反射係数の周波数特性を示す曲線である。符号Ｇ５１，Ｇ５２が付された曲線は、第１移相回路１００Ａの位相の周波数特性を示す曲線である。

図１１（ａ），（ｂ）を参照すると、第１移相回路１００Ａは、少なくとも２４～３０［ＧＨｚ］の周波数帯域では、周波数が高くなるにつれて、移相量（低遅延モードにおける位相と高遅延モードにおける位相との差の絶対値）が大きくなる周波数依存性を有する。例えば、周波数が２４［ＧＨｚ］である場合には、移相量は約２７．３［度］であり、周波数が３０［ＧＨｚ］である場合には、移相量は約３８．３５［度］である。

図７（ｂ）を用いて説明した通り、第２移相回路２００は、周波数が２４［ＧＨｚ］である場合には、移相量Δθ２１は約５０．９７［度］であり、周波数が３０［ＧＨｚ］である場合には、移相量Δθ２２は約４１．４２［度］である。デジタル移相器ＰＳ２は、図８に示す通り、第１移相回路１００Ａと第２移相回路２００とが縦続接続された構成であるから、デジタル移相器ＰＳ２の移相量は、第１移相回路１００Ａの移相量と第２移相回路２００の移相量とを合計したものになる。具体的に、デジタル移相器ＰＳ２の移相量は、周波数が２４［ＧＨｚ］である場合には約７８．２７［度］であり、周波数が３０［ＧＨｚ］である場合には、約７９．７７［度］である。

上述の通り、２４～３０［ＧＨｚ］の周波数帯域内における第１移相回路１００Ａの位相差の違いは、約１１［度］（＝｜２７．３－３８．３５｜［度］）であった。これに対し、２４～３０［ＧＨｚ］の周波数帯域内におけるデジタル移相器ＰＳ２の位相差の違いは、約１．５０［度］（＝｜７８．２７－７９．７７｜［度］）になっている。つまり、第１移相回路１００Ａに対して、第２移相回路２００が従属接続された構成とすることで、第１移相回路１００Ａの移相量の周波数依存性が緩和されたことが分かる。

以上の通り、本実施形態のデジタル移相器ＰＳ２は、移相量が周波数依存性を有する第１移相回路１００Ａに対し、第１移相回路１００Ａにおける移相量の周波数依存性を緩和し得る移相量の周波数依存性を有する第２移相回路２００が縦続接続された構成である。ここで、第１移相回路１００Ａは、図９，図１０に示す構成のデジタル移相回路３００が複数縦続接続された回路であって、周波数が高くなるにつれて移相量が大きくなる周波数依存性を有する。第２移相回路２００は、図３に示す構成であって、周波数が高くなるにつれて移相量が小さくなる周波数依存性を有する。このような構成のデジタル移相器ＰＳ２によれば、第１移相回路１００Ａの周波数依存性（周波数が高くなるにつれて移相量が大きくなる周波数依存性）を、第２移相回路２００の周波数依存性（周波数が高くなるにつれて移相量が小さくなる周波数依存性）により、緩和することができる。

以上、本発明の実施形態によるデジタル移相器について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記第１実施形態のデジタル移相器ＰＳ１では、第１移相回路１００と第２移相回路２００とが縦続接続されており、上記第２実施形態のデジタル移相器ＰＳ２では、第１移相回路１００Ａと第２移相回路２００とが縦続接続されていた。しかしながら、第１移相回路１００又は第１移相回路１００Ａと第２移相回路２００との間に他の回路が接続されていてもよい。言い換えると、第１移相回路１００又は第１移相回路１００Ａと第２移相回路２００とは、他の回路を介して縦続接続されていても良い。

また、上述した第１，第２実施形態では、第１移相回路１００，１００Ａが、周波数が高くなるにつれて移相量が大きくなる周波数依存性を有し、第２移相回路２００が、周波数が高くなるにつれて移相量が小さくなる周波数依存性を有するものであった。しかしながら、第１移相回路１００，１００Ａは、周波数が高くなるにつれて移相量が小さくなる周波数依存性を有するものであっても、周波数帯域の中心が最も移相量が大きく、周波数帯域の上端及び下端に向かうにつれて移相量が小さくなる周波数依存性を有するものであってもよい。第１移相回路１００，１００Ａがこのような周波数依存性を有するものである場合には、第１移相回路１００，１００Ａの周波数依存性を緩和し得る移相量を有するように第２移相回路２００を設計すればよい。

〔第１，２実施形態の変形例〕
〈第２移相回路の他の構成例〉
図１２，図１３は、第１，第２実施形態における第２移相回路の他の構成例を示す回路図である。尚、図１２，図１３においては、図３に示す構成に相当する構成については同一の符号を付してある。

図１２に示す第２移相回路２００Ａは、図３に示す第２移相回路２００の第２回路２２０を第２回路２２０Ａに替え、第３回路２３０を第３回路２３０Ａに替えた構成である。このような第２移相回路２００Ａは、図１に示す第２移相回路２００よりも大きな移相量Δθを実現するものである。

第２回路２２０Ａは、直列接続された第１可変インダクタ回路２２１Ａと第２可変インダクタ回路２２２Ａとを備える。第１可変インダクタ回路２２１Ａは、固定インダクタ２２１ａと可変インダクタ２２１ｂとが直列接続された回路であり、第２可変インダクタ回路２２２Ａは、固定インダクタ２２２ａと可変インダクタ２２２ｂとが直列接続された回路である。つまり、第１可変インダクタ回路２２１Ａは、図３に示す第１固定インダクタ回路２２１に可変インダクタ２２１ｂを追加した構成であり、第２可変インダクタ回路２２２Ａは、図３に示す第２固定インダクタ回路２２２に可変インダクタ２２２ｂを追加した構成である。

可変インダクタ２２１ｂの一端は第１ポートＰ２００に接続されており、他端は固定インダクタ２２１ａの一端に接続されている。固定インダクタ２２１ａの一端は可変インダクタ２２１ｂの他端に接続されており、他端は固定インダクタ２２２ａの一端に接続されている。固定インダクタ２２２ａの一端は固定インダクタ２２１ａの他端に接続されており、他端は可変インダクタ２２２ｂの一端に接続されている。可変インダクタ２２２ｂの一端は固定インダクタ２２２ａの他端に接続されており、他端は第２ポートＰ２１０に接続されている。尚、第１可変インダクタ回路２２１Ａにおける固定インダクタ２２１ａと可変インダクタ２２１ｂとの接続関係、及び、第２可変インダクタ回路２２２Ａにおける固定インダクタ２２２ａと可変インダクタ２２２ｂとの接続関係は入れ替えられていてもよい。

図３に示す可変インダクタ２３２と同様に、図４～図６に示す構成の可変インダクタＩＤ１が可変インダクタ２２１ｂ，２２２ｂとして用いられる。つまり、可変インダクタ２２１ｂ，２２２ｂは、図３に示す可変インダクタ２３２と同様に、図４に示す第１電子スイッチ４１及び第２電子スイッチ４２の閉状態と開状態とを切り替えることにより、インダクタンスを変化させることができる。可変インダクタ２２１ｂ，２２２ｂは、可変コンデンサ２１１及び可変インダクタ２３２と同様に、第２移相回路２００Ａの移相量を変化させる際に、不図示の制御部によって制御される。

第３回路２３０Ａは、直列接続された可変インダクタ２３２と可変コンデンサ２３３とを備えており、第２回路２２０Ａに設けられた第１可変インダクタ回路２２１Ａと第２可変インダクタ回路２２２Ａとの接続点Ｑに接続されている。可変インダクタ２３２の一端は接続点Ｑに接続されており、他端は可変コンデンサ２３３の一方の電極に接続されている。可変コンデンサ２３３の一方の電極は可変インダクタ２３２の他端に接続されており、他方の電極は共通帰線ＬＮ０に接続されている。つまり、第３回路２３０Ａは、図３に示す第３回路２３０のコンデンサ２３１を可変コンデンサ２３３に替え、可変インダクタ２３２と可変コンデンサ２３３との接続順を入れ替えたものである。可変コンデンサ２３３は、可変コンデンサ２１１と同様に、第２移相回路２００の移相量を変化させる際に、不図示の制御部によって制御される。

上記構成において、不図示の制御部が、可変コンデンサ２１１，２３３及び可変インダクタ２２１ｂ，２２２ｂ，２３２を制御し、可変コンデンサ２１１，２３３の容量の大きさ及び可変インダクタ２２１ｂ，２２２ｂ，２３２のインダクタンスの大きさを変える。これにより、第２移相回路２００Ａの移相量が変化する。

図１２に示す第２移相回路２００Ａは、第１回路２１０の可変コンデンサ２１１に加えて、第３回路２３０Ａの可変コンデンサ２３３を備えている。また、第３回路２３０Ａの可変インダクタ２３２に加えて、第２回路２２０Ａの可変インダクタ２２１ｂ，２２２ｂを備えている。このため、可変コンデンサ２１１，２３３の容量とともに、可変インダクタ２２１ｂ，２２２ｂ，２３２のインダクタンスを変えることができる。従って、第２移相回路２００Ａは、所望の移相特性を有しつつ移相量を動的に変更することができる。

図１３に示す第２移相回路２００Ｂは、図３に示す第２移相回路２００の第１回路２１０を第１回路２１０Ｂに替え、第２移相回路２００の第２回路２２０を第２回路２２０Ｂに替えた構成である。

第１回路２１０Ｂは固定インダクタ２１２を備える。固定インダクタ２１２の一端は第１ポートＰ２００に接続されており、他端は第２ポートＰ２１０に接続されている。第２回路２２０Ｂは、直列接続された第１コンデンサ回路２２１Ｂと第２コンデンサ回路２２２Ｂとを備える。第１コンデンサ回路２２１Ｂは可変コンデンサ２２１ｃを備えており、第２コンデンサ回路２２２Ｂは可変コンデンサ２２２ｃを備えている。可変コンデンサ２２１ｃの一方の電極は第１ポートＰ２００に接続されており、他方の電極は可変コンデンサ２２２ｃの一方の電極に接続されている。可変コンデンサ２２２ｃの一方の電極は可変コンデンサ２２１ｃの他方の電極に接続されており、他方の電極は第２ポートＰ２１０に接続されている。

上記構成において、不図示の制御部が、可変コンデンサ２２１ｃ，２２２ｃ及び可変インダクタ２３２を制御し、可変コンデンサ２２１ｃ，２２２ｃの容量の大きさ及び可変インダクタ２３２のインダクタンスの大きさを変える。これにより、第２移相回路２００Ｂの移相量が変化する。このような構成の第２移相回路２００Ｂにおいても、所望の移相特性を有しつつ移相量を動的に変更することができる。

尚、図３，図１２，図１３に示す第２移相回路２００，２００Ａ，２００Ｂは、以下に示す構成（変形例）であってもよい。図３に示す第２移相回路２００は、第２回路２２０の固定インダクタ２２１ａに替えて可変インダクタが設けられ、且つ、固定インダクタ２２２ａに替えて可変インダクタが設けられた構成であってもよい。また、図３に示す第２移相回路２００は、第３回路２３０のコンデンサ２３１に替えて可変コンデンサが設けられた構成であってもよい。また、図３に示す第２移相回路２００は、第３回路２３０のコンデンサ２３１が省略された構成であってもよい。

図１２に示す第２移相回路２００Ａは、第３回路２３０Ａの可変インダクタ２３２が省略された構成であってもよい。また、図１２に示す第２移相回路２００Ａは、第２回路２２０Ａの固定インダクタ２２１ａ，２２２ａが省略された構成であってもよい。

図１３に示す第２移相回路２００Ｂは、第１回路２１０Ｂの固定インダクタ２１２に替えて可変インダクタが設けられた構成であってもよい。また、図１３に示す第２移相回路２００Ｂは、第１回路２１０Ｂが、固定インダクタ２１２と図４～６に示す可変インダクタＩＤ１とを直列接続した回路、又は、固定インダクタ２１２と後述する可変インダクタＩＤ２とを直列接続した回路であってもよい。或いは、図１３に示す第２移相回路２００Ｂは、固定インダクタ２１２と図１４～１７に示す可変インダクタＩＤ３～ＩＤ６（詳細は後述する）とを直列接続した回路であってもよい。また、図１３に示す第２移相回路２００Ｂは、第３回路２３０のコンデンサ２３１に替えて可変コンデンサが設けられた構成であってもよい。また、図１３に示す第２移相回路２００Ｂは、第３回路２３０のコンデンサ２３１が省略された構成であってもよい。

また、図３，図１２，図１３に示す第２移相回路２００，２００Ａ，２００Ｂ及び上述した変形例を構成する素子（コンデンサ、インダクタ）のうち、何れの素子の素子値（容量、インダクタンス）を固定とするか可変とするかは適宜選択して決めてよい。但し、図１２に示す第２移相回路２００Ａ及びその変形例については、第１可変インダクタ回路２２１Ａ及び第２可変インダクタ回路２２２Ａを構成する素子を除く。

〈インダクタの他の構成例〉
図３，図１２，図１３に示す可変インダクタ２３２及び図１２に示す可変インダクタ２２１ｂ，２２２ｂとして用いられる可変インダクタ及び上述した変形例で用いられる可変インダクタは、図４～６を用いて説明した可変インダクタＩＤ１に制限される訳ではない。例えば、図９，図１０を用いて説明したデジタル移相回路３００から、図１０に示すコンデンサ６０及び第３電子スイッチ４３を省略した構成のものを可変インダクタＩＤ２（図示省略）として用いることができる。また、これ以外に、図１４～図１７に示す構成のものを用いることもできる。

図１４は、可変インダクタの他の構成例を示す平面図である。図１４に示す可変インダクタＩＤ３は、図４～図６を用いて説明した可変インダクタＩＤ１を変形したものである。図１４に示す可変インダクタＩＤ３は、図４～図６を用いて説明した可変インダクタＩＤ１とは第１線路２１の構成が異なる。具体的に、図１４に示す可変インダクタＩＤ３の第１線路２１は、第１平行線路２１ｐ１及び上側パッド２１ｄ２に加えて、第４交差線路２１ｃ１と、第５平行線路２１ｐ２と、第５交差線路２１ｃ２と、を備える。尚、上側パッド２１ｄ１は省略されている。

第４交差線路２１ｃ１は、第１平行線路２１ｐ１の一端（－Ｘ側）に接続された直線状の帯状導体である。第４交差線路２１ｃ１は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第４交差線路２１ｃ１は、第１平行線路２１ｐ１の一端（－Ｘ側）から、交差方向Ｙにおいて信号線路１０から遠ざかるように延びている。つまり、本実施形態における第４交差線路２１ｃ１は、第１平行線路２１ｐ１の一端（－Ｘ側）から手前側（－Ｙ側）に向けて延びている。第４交差線路２１ｃ１の奥側の端縁（＋Ｙ側）は、第１平行線路２１ｐ１の他方の側縁（＋Ｙ側）と略同一の位置にある。

第５平行線路２１ｐ２は、第４交差線路２１ｃ１の一端（－Ｙ端）に接続された直線状の帯状導体である。第５平行線路２１ｐ２は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第５平行線路２１ｐ２は、第４交差線路２１ｃ１の一方の端部（－Ｙ側）から、信号線路１０と平行（長手方向Ｘ）に延びている。つまり、本実施形態における第５平行線路２１ｐ２は、第４交差線路２１ｃ１の一方の端部（－Ｙ側）から右側（＋Ｘ側）に向けて延びている。

第５平行線路２１ｐ２は、信号線路１０の他方側（－Ｙ側）において、第１平行線路２１ｐ１よりも信号線路１０から遠い位置に設けられている。言い換えれば、第５平行線路２１ｐ２は、第１平行線路２１ｐ１が交差方向Ｙにおいて信号線路１０と第５平行線路２１ｐ２との間に位置するように、配置されている。

図１４に示す通り、交差方向Ｙにおいて、第１平行線路２１ｐ１の中心線と第５平行線路２１ｐ２の中心線との間の距離は、第２平行線路２２ｐ２の中心線と第３平行線路２２ｐ３の中心線との間の距離ｄ１（図２参照）と同じ（又は、同程度）である。尚、第５平行線路２１ｐ２の右端（＋Ｘ側）は、上側パッド２１ｄ２の右側（＋Ｘ側）長辺よりも右方（＋Ｘ側）に位置する。

第５交差線路２１ｃ２は、第５平行線路２１ｐ２の一端（＋Ｘ側）に接続された直線状の帯状導体である。第５交差線路２１ｃ２は、一定の幅、一定の厚さ、及び所定の長さを有する長尺板状の導体である。第５交差線路２１ｃ２は、第５平行線路２１ｐ２の一端（＋Ｘ側）から、交差方向Ｙにおいて信号線路１０に近づくように延びている。つまり、本実施形態における第５交差線路２１ｃ２は、第５平行線路２１ｐ２の一端（＋Ｘ端）から奥側（＋Ｙ側）に向けて延びている。

本実施形態における第５交差線路２１ｃ２の他端縁（＋Ｙ側）は、上側パッド２１ｄ２の他方の短辺（＋Ｙ側）及び第１平行線路２１ｐ１の他方の側縁（＋Ｙ側）と交差方向Ｙにおいて略同一の位置にある。また、上側パッド２１ｄ２と第５交差線路２１ｃ２とは、長手方向Ｘにおいて間隔を空けて配されている。また、本実施形態における第５交差線路の左側縁（－Ｘ側）は、信号線路１０の右端縁（＋Ｘ側）と長手方向Ｘにおいて略同一の位置にある。

また、本実施形態における第５交差線路２１ｃ２の他端（＋Ｙ側）は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。言い換えれば、第１線路２１の一端は、不図示の導体によって、第２接地導体３２と常時電気的に接続されている。

以上説明した第４交差線路２１ｃ１、第５平行線路２１ｐ２、及び第５交差線路２１ｃ２は、手前側（－Ｙ側）に凸となるＵ字状にループしたループ線路を構成している。

図１５～図１７は、可変インダクタの他の構成例を示す斜視図である。図１５に示す可変インダクタＩＤ４は、信号線路１、２つの内側線路２（内側線路２ａ，２ｂ）、２つの外側線路３（外側線路３ａ，３ｂ）、２つの接地導体４（接地導体４ａ，４ｂ）、複数の接続導体６、２つの電子スイッチ７（電子スイッチ７ａ，７ｂ）、及びスイッチ制御部８を備える。

信号線路１は、所定方向に延在する直線状の帯状導体である。即ち、信号線路１は、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。図１５に示す例では、信号線路１には、手前側から奥側に向かって信号電流が流れる。尚、信号電流は、信号線路１の奥側から手前側に流れても良い。

内側線路２は、直線状の帯状導体である。即ち、内側線路２は、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。内側線路２は、信号線路１の延在方向と同一な方向に延在する。内側線路２は、信号線路１と平行に設けられている。内側線路２ａは、信号線路１の一方側に所定の距離Ｍだけ離間して配置されており、内側線路２ｂは、信号線路１の他方側に所定の距離Ｍだけ離間して配置されている。所定の距離Ｍは、１０μｍ未満に設定されている。より好ましくは、所定の距離Ｍは、例えば２μｍ以下であり、信号線路１に対して内側線路２を可能な限り接近させることが望ましい。例えば、信号線路１に対して内側線路２を製造限界又は製造限界近くまで接近させるのが望ましい。

外側線路３は、内側線路２よりも信号線路１から遠い位置に設けられる直線状の帯状導体である。即ち、外側線路３は、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。外側線路３は、内側線路２と同様に、信号線路１の延在方向と同一な方向に延在する。外側線路３は、信号線路１と平行に設けられている。外側線路３ａは、信号線路１の一方側において、内側線路２ａよりも信号線路１から遠い位置に設けられており、外側線路３ｂは、信号線路１の他方側において、内側線路２ｂよりも信号線路１から遠い位置に設けられている。

接地導体４は、内側線路２及び外側線路３から所定距離を隔てた下方に配置され、内側線路２及び外側線路３に直交するように設けられている直線状の帯状導体である。即ち、接地導体４は、一定幅、一定厚、及び、所定長さを有する長尺板状の導体である。接地導体４ａ（第１接地導体）は、内側線路２ａ、内側線路２ｂ、外側線路３ａ、及び外側線路３ｂの各一端側に設けられ、これら内側線路２ａ、内側線路２ｂ、外側線路３ａ、及び外側線路３ｂの各一端に電気的に接続されている。接地導体４ｂ（第２接地導体）は、内側線路２ａ、内側線路２ｂ、外側線路３ａ、及び外側線路３ｂの各他端側に設けられ、外側線路３ａ及び外側線路３ｂの各他端に電気的に接続されている。尚、接地導体４ｂは、接地導体４ａに対して平行に配置されている。

複数の接続導体６は、少なくとも接続導体６ａ～６ｆを含む。接続導体６ａは、内側線路２ａの一端と接地導体４ａとを電気的且つ機械的に接続する導体である。接続導体６ｂは、内側線路２ｂの一端と接地導体４ａとを電気的且つ機械的に接続する導体である。接続導体６ｃは、外側線路３ａの一端と接地導体４ａとを電気的且つ機械的に接続する導体である。接続導体６ｄは、外側線路３ａの他端と接地導体４ｂとを電気的且つ機械的に接続する導体である。接続導体６ｅは、外側線路３ｂの一端と接地導体４ａとを電気的且つ機械的に接続する導体である。接続導体６ｆは、外側線路３ｂの他端と接地導体４ｂとを電気的且つ機械的に接続する導体である。

電子スイッチ７は、例えばＭＯＳ型ＦＥＴ（電界効果トランジスタ）であり、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。閉状態とは、ドレイン端子及びソース端子が導通している状態である。開状態とは、ドレイン端子及びソース端子が導通しておらず、電気的な接続が遮断している状態である。

電子スイッチ７ａ（第１電子スイッチ）は、内側線路２ａの他端と接地導体４ｂとの間に接続される。具体的に、電子スイッチ７ａは、ドレイン端子が内側線路２ａの他端に電気的に接続され、ソース端子が接地導体４ｂに電気的に接続され、ゲート端子がスイッチ制御部８に電気的に接続されている。電子スイッチ７ａは、スイッチ制御部８の制御によって、内側線路２ａの他端及び接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。尚、電子スイッチ７ａのサイズは、例えば、接地導体４ｂの幅以上である。

電子スイッチ７ｂ（第２電子スイッチ）は、内側線路２ｂの他端と接地導体４ｂとの間に接続される。具体的に、電子スイッチ７ｂは、ドレイン端子が内側線路２ｂの他端に電気的に接続され、ソース端子が接地導体４ｂに電気的に接続され、ゲート端子がスイッチ制御部８に電気的に接続されている。電子スイッチ７ｂは、スイッチ制御部８の制御によって、内側線路２ｂの他端及び接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。尚、電子スイッチ７ｂのサイズは、例えば、接地導体４ｂの幅以上である。

スイッチ制御部８は、電子スイッチ７（電子スイッチ７ａ及び電子スイッチ７ｂ）を制御する制御回路である。例えば、スイッチ制御部８は、２つの出力ポートを備えている。スイッチ制御部８は、各出力ポートから個別のゲート信号を出力して複数の電子スイッチ７の各ゲート端子に供給することにより複数の電子スイッチ７のそれぞれを個別に開状態又は閉状態に制御する。尚、スイッチ制御部８は、図４，図９に示すスイッチ制御部８０に相当するものである。

上記構成において、スイッチ制御部８により、電子スイッチ７ａ及び電子スイッチ７ｂが閉状態に制御されると可変インダクタＩＤ４は低インダクタンスモードになる。これに対し、スイッチ制御部８により、電子スイッチ７ａ及び電子スイッチ７ｂが開状態に制御されると可変インダクタＩＤ４は高インダクタンスモードになる。

低インダクタンスモードでは、内側線路２（内側線路２ａ，２ｂ）を流れるリターン電流に起因して可変インダクタＩＤ４のインダクタンスが低減される。これに対し、高インダクタンスモードでは、リターン電流が外側線路３（外側線路３ａ，３ｂ）を流れるため、低インダクタンスモードと比較して、可変インダクタＩＤ４のインダクタンスが増大する。このように、図１５に示す可変インダクタＩＤ４は、電子スイッチ７ａ，７ｂの閉状態と開状態とを切り替えることにより、インダクタンスを変化させることができる。

図１６に示す可変インダクタＩＤ５は、図１５に示す可変インダクタＩＤ４とは、外側線路３と内側線路２との間において、接地導体４ａ及び接地導体４ｂが多層構造で形成されている点が異なる。尚、接地導体４ａ及び接地導体４ｂは、内側線路２ａと内側線路２ｂとの間も多層構造で形成されてよい。

多層構造で形成された接地導体４ａは、複数のビアホール（接続導体６ａ，６ｂ，６ｃ，６ｅ）で互いに連結されている。多層構造で形成された接地導体４ｂは、複数のビアホール（接続導体６ｄ，６ｆ，６ｈ，６ｉ）で互いに連結されている。

このような構成により、外側線路３と内側線路２との間の接地導体４の抵抗値を下げることができ、高インダクタンスモードにおける高周波信号の損失を低減することができる。従って、高インダクタンスモードと低インダクタンスモードとにおける信号振幅のアンバランスを低減することができる。尚、図１６に示す可変インダクタＩＤ５も、電子スイッチ７ａ，７ｂの閉状態と開状態とを切り替えることにより、可変インダクタＩＤ５のインダクタンスを変化させることができる。

図１７に示す可変インダクタＩＤ６は、図１５に示す可変インダクタＩＤ４とは、外側線路３ｂが省略されており、外側線路３が内側線路２の幅よりも広く形成されており、外側線路３と接地導体４ａ及び接地導体４ｂとが多層構造で形成されている点が異なる。尚、接地導体４ａ，４ｂの多層化と外側線路３の幅広化及び多層化とは、必要に応じていずれか一方のみが行われていてもよい、つまり、接地導体４ａ，４ｂの多層化のみが行われてもよく、外側線路３の幅広化及び多層化のみが行われてもよい。

このような構成により、可変インダクタＩＤ６の小型化を図ることができる。また、接地導体４ａ，４ｂのインピーダンスを低下させることができるため、可変インダクタＩＤ６の全体的な損失の低減を図ることができる。また、外側線路３のインピーダンスを低下させることができるため、低インダクタンスモードにおける可変インダクタＩＤ６の損失と高インダクタンスモードにおける可変インダクタＩＤ６の損失との差を縮小させることができる。尚、図１７に示す可変インダクタＩＤ６も、電子スイッチ７ａ，７ｂの閉状態と開状態とを切り替えることにより、可変インダクタＩＤ６のインダクタンスを変化させることができる。

１…信号線路、２，２ａ，２ｂ…内側線路、３，３ａ，３ｂ…外側線路、４ａ，４ｂ…接地導体、７ａ，７ｂ…電子スイッチ、１０…信号線路、２１…第１線路、２１ｃ１…第４交差線路、２１ｃ２…第５交差線路、２１ｐ１…第１平行線路、２１ｐ２…第５平行線路、２２…第２線路、２２ｃ１…第１交差線路、２２ｃ２，２２ｃ２′…第２交差線路、２２ｃ３…第３交差線路、２２ｐ２…第２平行線路、２２ｐ３…第３平行線路、２２ｐ４…第４平行線路、３１…第１接地導体、３２…第２接地導体、４１…第１電子スイッチ、４２…第２電子スイッチ、４３…第３電子スイッチ、６０…コンデンサ、１００，１００Ａ…第１移相回路、２００，２００Ａ，２００Ｂ…第２移相回路、２１０，２１０Ｂ…第１回路、２１１…可変コンデンサ、２１２…固定インダクタ、２２０，２２０Ａ，２２０Ｂ…第２回路、２２１Ａ…第１可変インダクタ回路、２２１ａ…固定インダクタ、２２１ｂ…可変インダクタ、２２１ｃ…可変コンデンサ、２２２Ａ…第２可変インダクタ回路、２２２ａ…固定インダクタ、２２２ｂ…可変インダクタ、２２２ｃ…可変コンデンサ、２３０，２３０Ａ…第３回路、２３１…固定コンデンサ、２３２…可変インダクタ、２３３…可変コンデンサ、３００…デジタル移相回路、ＩＤ１～ＩＤ６…可変インダクタ、ＬＮ０…共通帰線、ＰＳ１，ＰＳ２…デジタル移相器、Ｐ２００…第１ポート、Ｐ２１０…第２ポート、Ｑ…接続点

Claims (12)

1. 移相量が周波数依存性を有する第１移相回路と、
   前記第１移相回路における移相量の周波数依存性を緩和し得る移相量の周波数依存性を有する第２移相回路と、
   を備えるデジタル移相器。
2. 前記第１移相回路は、周波数が高くなるにつれて移相量が大きくなる周波数依存性を有し、
   前記第２移相回路は、周波数が高くなるにつれて移相量が小さくなる周波数依存性を有する、
   請求項１記載のデジタル移相器。
3. 前記第２移相回路は、第１ポートと第２ポートとの間に接続された第１回路と、
   前記第１回路に並列接続された第２回路と、
   前記第２回路と共通帰線との間に接続された第３回路と、
   を備え、
   前記第１回路、前記第２回路、及び前記第３回路の少なくとも１つは、可変インダクタを備える、
   請求項１記載のデジタル移相器。
4. 前記可変インダクタは、
   信号線路と、
   前記信号線路と平行に延びる第１平行線路を含む第１線路と、
   前記信号線路と平行に延びる第２平行線路と、前記第２平行線路の一方の端部から前記信号線路の長手方向と交差する交差方向において前記信号線路から遠ざかるように延びる第１交差線路と、前記第１交差線路の一方の端部から前記信号線路と平行に延びる第３平行線路と、前記第３平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第２交差線路と、を含む第２線路と、
   前記第１平行線路の一方の端部及び前記第２平行線路の一方の端部に電気的に接続された第１接地導体と、
   前記第２線路の一方の端部に接続された第２接地導体と、
   前記第１平行線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチと、
   前記第２平行線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチと、を備え、
   前記第１平行線路と前記第２平行線路との間に前記信号線路が位置する、
   請求項３記載のデジタル移相器。
5. 前記第２交差線路は、平面視において前記第２平行線路、前記信号線路、及び前記第１平行線路と交差するように延びており、
   前記第２線路は、前記第２交差線路の一方の端部から前記信号線路と平行に延びる第４平行線路と、前記第４平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第３交差線路と、を更に含む、
   請求項４記載のデジタル移相器。
6. 前記第１線路は、前記第１平行線路の一方の端部から前記交差方向において前記信号線路から遠ざかるように延びる第４交差線路と、前記第４交差線路の一方の端部から前記信号線路と平行に延びる第５平行線路と、前記第５平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第５交差線路と、を更に含む、
   請求項４記載のデジタル移相器。
7. 前記可変インダクタは、
   信号線路と、
   前記信号線路の両側に設けられた内側線路と、
   前記信号線路の一方側及び他方側の少なくとも一つの側において、前記内側線路よりも前記信号線路から遠い位置に設けられた外側線路と、
   前記内側線路及び前記外側線路の一方の端部に接続された第１接地導体と、
   前記外側線路の他方の端部に接続された第２接地導体と、
   前記信号線路の一方側に設けられた前記内側線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチと、
   前記信号線路の他方側に設けられた前記内側線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチと、
   を有する、
   請求項３記載のデジタル移相器。
8. 前記第１回路は、可変コンデンサを備え、
   前記第２回路は、第１固定インダクタと第２固定インダクタとが直列接続された回路を備え、
   前記第３回路は、前記可変インダクタと固定コンデンサとが直列接続された回路を備え、前記第１固定インダクタと前記第２固定インダクタとの接続点に接続される、
   請求項３記載のデジタル移相器。
9. 前記第１回路は、可変コンデンサを備え、
   前記第２回路は、固定インダクタと前記可変インダクタである第１可変インダクタとを直列接続した第１可変インダクタ回路と、固定インダクタと前記可変インダクタである第２可変インダクタとを直列接続した第２可変インダクタ回路とが直列接続された回路を備え、
   前記第３回路は、可変コンデンサと前記可変インダクタである第３可変インダクタとが直列接続された回路を備え、前記第１可変インダクタ回路と前記第２可変インダクタ回路との接続点に接続される、
   請求項３記載のデジタル移相器。
10. 前記第１回路は、固定インダクタを備え、
    前記第２回路は、第１可変コンデンサと第２可変コンデンサとが直列接続された回路を備え、
    前記第３回路は、前記可変インダクタと固定コンデンサとが直列接続された回路を備え、前記第１可変コンデンサと前記第２可変コンデンサとの接続点に接続される、
    請求項３記載のデジタル移相器。
11. 前記第１移相回路は、
    信号線路と、
    前記信号線路と平行に延びる第１平行線路を含む第１線路と、
    前記信号線路と平行に延びる第２平行線路と、前記第２平行線路の一方の端部から前記信号線路の長手方向と交差する交差方向において前記信号線路から遠ざかるように延びる第１交差線路と、前記第１交差線路の一方の端部から前記信号線路と平行に延びる第３平行線路と、前記第３平行線路の一方の端部から平面視において前記第２平行線路、前記信号線路、及び前記第１平行線路と交差するように延びる第２交差線路と、前記第２交差線路の一方の端部から前記信号線路と平行に延びる第４平行線路と、前記第４平行線路の一方の端部から前記交差方向において前記信号線路に近づくように延びる第３交差線路と、を含む第２線路と、
    前記第１平行線路の一方の端部及び前記第２平行線路の一方の端部に電気的に接続された第１接地導体と、
    前記第２線路の一方の端部に接続された第２接地導体と、
    前記信号線路の一方の端部に接続されたコンデンサと、
    前記第１平行線路の他方の端部と前記第２接地導体との間に設けられた第１電子スイッチと、
    前記第２平行線路の他方の端部と前記第２接地導体との間に設けられた第２電子スイッチと、
    前記コンデンサと前記第１接地導体との間に設けられた第３電子スイッチと、を備え、
    前記第１平行線路と前記第２平行線路との間に前記信号線路が位置するデジタル移相回路が複数縦続接続された回路である、
    請求項１から請求項１０の何れか一項に記載のデジタル移相器。
12. 前記第１移相回路の前記デジタル移相回路に設けられた前記第１電子スイッチ及び前記第２電子スイッチは、全てが閉状態になり、又は、全てが開状態になるように制御される、請求項１１記載のデジタル移相器。

Images