JP2024073007A - 半導体装置 - Google Patents

Abstract

【課題】複数の電気ヒューズを形成する領域の平面占有面積を低減することが可能な半導体装置を提供する。【解決手段】絶縁膜ＩＦは半導体基板ＳＢの上に配置され、複数の電気ヒューズ部ＦＵは絶縁膜ＩＦの上に配置されている。ｎ型の第１ウエル領域ＷＬ１は、半導体基板ＳＢの内部であって半導体基板ＳＢの表面に配置されている。第１ウエル領域ＷＬ１は、複数の電気ヒューズ部ＦＵの各々の真下に位置するウエル領域部ＷＬａが互いに一体に接続されることにより構成されている。【選択図】図４

Description

本発明は、半導体装置に関し、たとえば、電気ヒューズ部を有する半導体装置に好適に利用できるものである。

電流により溶断される電気ヒューズが知られている。この電気ヒューズを確実に切断する技術が、たとえば特開２０１１－２２２６９１号公報（特許文献１）に開示されている。

特開２０１１－２２２６９１号公報

特許文献１のように複数の電気ヒューズセル部を有する構成において、複数の電気ヒューズセルが配置される領域の平面占有面積を小さくしたいという要望がある。

その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。

一実施の形態に係る半導体装置によれば、絶縁膜は半導体基板の上に配置され、複数の電気ヒューズ部は絶縁膜の上に配置されている。第１導電型の第１ウエル領域は、半導体基板の内部であって半導体基板の表面に配置されている。第１ウエル領域は、複数の電気ヒューズ部の各々の真下に位置するウエル領域部が互いに一体に接続されることにより構成されている。

一実施の形態に係る半導体装置によれば、複数の電気ヒューズ部を形成する領域の平面占有面積を低減することが可能である。

実施形態１に係る半導体装置のチップ状態における構成を示す平面図である。 ヒューズと切断用トランジスタとの回路を示す図である。 実施形態１に係る半導体装置の構成を示す平面図である。 図３のＩＶ－ＩＶ線に沿う概略断面図である。 図３のＶ－Ｖ線に沿う概略断面図である。 図３のＶＩ－ＶＩ線に沿う概略断面図である。 図３のＶＩＩ－ＶＩＩ線に沿う概略断面図である。 比較例における半導体装置の構成を示す平面図である。 電気ヒューズ部の溶断時に電気ヒューズセルの構成材料が絶縁膜を突き抜けた様子を示す断面図である。 実施形態２に係る半導体装置の構成を示す平面図である。 図１０のＸＩ－ＸＩ線に沿う概略断面図である。 実施形態３に係る半導体装置の構成を示す平面図である。 図１２のＸＩＩＩ－ＸＩＩＩ線に沿う概略断面図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要素または対応する構成要素には、同一の符号を付し、重複する説明を繰り返さない。また図面では、説明の便宜上、構成を省略または簡略化している場合もある。また各実施形態と各変形例との少なくとも一部は、互いに任意に組み合わされてもよい。

なお以下に説明する実施形態の半導体装置は、半導体チップに限定されず、半導体チップに分割される前の半導体ウエハでもよく、また半導体チップが樹脂で封止された半導体パッケージでもよい。また本明細書における平面視とは、半導体基板の表面に対して直交する方向から見た視点を意味する。

（実施形態１）
＜チップ状態における半導体装置の構成＞
まず実施形態１に係る半導体装置の構成としてチップ状態の構成について図１を用いて説明する。

図１に示されるように、本実施形態における半導体装置ＳＣは、たとえばマイクロコントローラである。半導体装置ＳＣは、たとえばチップ状態であり、半導体基板を有している。半導体基板の表面および上方に電気素子が配置されている。半導体装置ＳＣは、たとえばアナログ回路領域ＲＡと、電源回路領域ＲＢと、デジタル回路領域ＲＣと、トリミング回路領域ＲＤとを有している。半導体装置ＳＣは、複数のパッド電極ＰＤを有している。複数のパッド電極ＰＤの各々は、半導体装置ＳＣに配置された電気素子に電気的に接続されている。

トリミング回路領域ＲＤには、複数の電気ヒューズセルが配置されている。複数の電気ヒューズセルの各々は電気ヒューズ部を有している。電気ヒューズ部は、溶断除去されることにより、所定の機能を有する機能素子の特性ばらつきを調整し、この機能素子が所望の特性を得られるようにする役割をなしている。

図２に示されるように、本実施形態における電気ヒューズ部は、レーザ光線を照射することによって切断されるのではなく、電流を流すことによって切断されるものである。本実施形態における電気ヒューズ部は、たとえば溶断除去において完全に断線させるタイプの電気ヒューズ部であり、高精度および高信頼性向きの電気ヒューズ部である。

電気ヒューズセルＦＣは、上記の電気ヒューズ部を有している。電気ヒューズセルＦＣの一方端部には電位ＶＤＤが接続されており、他方端部には切断用トランジスタＣＴを介在して電位Ｓに接続されている。切断用トランジスタＣＴのゲートに信号Ｖｇが入力されることにより、切断用トランジスタＣＴがＯＮする。これにより電気ヒューズセルＦＣの電気ヒューズ部に電流が流れることでジュール熱が発生し、このジュール熱によって電気ヒューズが溶断除去される。

＜電気ヒューズセルＦＣの構成＞
次に、本実施形態に係る半導体装置に含まれる電気ヒューズセルの構成について図３～図７を用いて説明する。

図３に示されるように、複数の電気ヒューズセルＦＣが配置されている。複数の電気ヒューズセルＦＣの各々は、電気ヒューズ部ＦＵと、第１パッド部ＰＤ１と、第２パッド部ＰＤ２とを有している。

平面視において、電気ヒューズ部ＦＵの長手方向の一方端部に第１パッド部ＰＤ１が接続されており、他方端部に第２パッド部ＰＤ２が接続されている。電気ヒューズ部ＦＵにおける短手方向の寸法Ｗ１は、長手方向の寸法Ｌ１よりも小さい。電気ヒューズ部ＦＵにおける短手方向の寸法Ｗ１は、その短手方向に沿う第１パッド部ＰＤ１の幅Ｗ２および第２パッド部ＰＤ２の幅Ｗ３よりも小さい。第１パッド部ＰＤ１の幅Ｗ２と第２パッド部ＰＤ２の幅Ｗ３とは略同一である。ただし幅Ｗ２と幅Ｗ３とは略同一に限定されず、互いに異なっていてもよい。

複数の電気ヒューズセルＦＣは、平面視において、電気ヒューズ部ＦＵの短手方向に沿って並ぶように配置されている。また複数の電気ヒューズ部ＦＵも、平面視において、電気ヒューズ部ＦＵの短手方向に沿って並ぶように配置されている。

図４に示されるように、半導体基板ＳＢは表面を有している。半導体基板ＳＢの表面には素子分離構造が配置されている。素子分離構造は、たとえばＳＴＩ（Shallow Trench Isolation）である。ＳＴＩは、半導体基板ＳＢの表面に形成された溝ＴＲと、溝ＴＲ内を埋め込む絶縁膜ＩＦとを有している。

半導体基板ＳＢには、基板領域ＳＵと、第１ウエル領域ＷＬ１と、第２ウエル領域ＷＬ２と、拡散領域ＤＥ１と、拡散領域ＤＥ２（図６、図７）とが形成されている。基板領域ＳＵは、半導体基板ＳＢの内部に配置されており、たとえばｐ型（第２導電型）の不純物領域である。つまり全体がｐ型の基板領域ＳＵからなる半導体基板ＳＢに、ｎ型の第１ウエル領域ＷＬ１、第２ウエル領域ＷＬ２、拡散領域ＤＥ１、ＤＥ２などが形成されている。

第１ウエル領域ＷＬ１は、たとえばｎ型（第１導電型）の不純物領域である。第１ウエル領域ＷＬ１は、半導体基板ＳＢの内部であって半導体基板ＳＢの表面（溝ＴＲの底面）に配置されている。第１ウエル領域ＷＬ１は、基板領域ＳＵと溝ＴＲの底面との間に配置されている。第１ウエル領域ＷＬ１は、基板領域ＳＵとｐｎ接合を構成している。第１ウエル領域ＷＬ１は浮遊電位となるように構成されている。第１ウエル領域ＷＬ１の底面は、基板領域ＳＵにより覆われている。

第２ウエル領域ＷＬ２は、たとえばｐ型不純物領域である。第２ウエル領域ＷＬ２は、基板領域ＳＵの上に配置されている。第２ウエル領域ＷＬ２は、基板領域ＳＵのｐ型不純物濃度よりも高いｐ型不純物濃度を有している。第２ウエル領域ＷＬ２は、第１ウエル領域ＷＬ１の側部に接している。第２ウエル領域ＷＬ２と第１ウエル領域ＷＬ１とはｐｎ接合を構成している。第２ウエル領域ＷＬ２は、平面視において第１ウエル領域ＷＬ１を囲むように形成されている。

半導体基板ＳＢの表面には、凸部（第１凸部）ＰＲ１と、凸部（第２凸部）ＰＲ２（図６、図７）とが配置されている。凸部ＰＲ１、ＰＲ２の各々は、半導体基板ＳＢの表面において溝ＴＲが形成されていない領域である。凸部ＰＲ１、ＰＲ２の各々は、溝ＴＲの底面（底部）から上方へ突き出している。凸部ＰＲ１および凸部ＰＲ２の各々は、溝ＴＲの隣に位置している。また凸部ＰＲ１および凸部ＰＲ２の各々は、溝ＴＲの側面に位置している。

図４および図５に示されるように、凸部ＰＲ１は、第２ウエル領域ＷＬ２の真上に位置している。凸部ＰＲ１には、拡散領域（第１拡散領域）ＤＥ１が配置されている。拡散領域ＤＥ１は、たとえばｐ型不純物領域である。拡散領域ＤＥ１は、第２ウエル領域ＷＬ２のｐ型不純物濃度よりも高いｐ型不純物濃度を有している。拡散領域ＤＥ１と第２ウエル領域ＷＬ２は互いに電気的に接続されており、拡散領域ＤＥ１の下端と第２ウエル領域ＷＬ２の上端とが接続されている。

凸部ＰＲ１は、絶縁膜ＩＦをＣＭＰ（Chemical Mechanical Polishing）により溝ＴＲ内に残すように除去する際に絶縁膜ＩＦの上面に生じるディッシングを抑制する役割をなす。このため凸部ＰＲ１に配置された拡散領域ＤＥ１には、凸部ＰＲ１の上面に接するコンタクト導電層が設けられていなくてもよいが、凸部ＰＲ１の上面に接するコンタクト導電層が設けられてもよい。このコンタクト導電層が凸部ＰＲ１に接続されることにより、凸部ＰＲ１に配置された拡散領域ＤＥ１を通じて第２ウエル領域ＷＬ２の電位が固定されてもよい。

図６および図７に示されるように、凸部ＰＲ２は、第１ウエル領域ＷＬ１の真上に位置している。凸部ＰＲ２には、拡散領域（第２拡散領域）ＤＥ２が配置されている。拡散領域ＤＥ２は、たとえばｎ型不純物領域である。拡散領域ＤＥ２は、第１ウエル領域ＷＬ１のｎ型不純物濃度以上のｎ型不純物濃度を有している。拡散領域ＤＥ２の下端は、第１ウエル領域ＷＬ１の上端と接続されている。

凸部ＰＲ２は、絶縁膜ＩＦをＣＭＰにより溝ＴＲ内に残すように除去する際に絶縁膜ＩＦの上面に生じるディッシングを抑制する役割をなす。このため凸部ＰＲ２に配置された拡散領域ＤＥ２には、凸部ＰＲ２の上面に接するコンタクト導電層が設けられていなくてもよいが、凸部ＰＲ２の上面に接するコンタクト導電層が設けられてもよい。このコンタクト導電層が凸部ＰＲ２に接続されることにより、凸部ＰＲ２に配置された拡散領域ＤＥ２を通じて第１ウエル領域ＷＬ１の電位が固定されてもよい。また第１ウエル領域ＷＬ１の電位は浮遊電位であってもよい。

図４～図７に示されるように、半導体基板ＳＢの上に絶縁膜ＩＦが配置されている。絶縁膜ＩＦは、上記のとおりＳＴＩ用の溝ＴＲ内を埋め込んでいる。絶縁膜ＩＦの上面は、凸部ＰＲ１、ＰＲ２の各々の上面と同じ面を構成している。

絶縁膜ＩＦの上に複数の電気ヒューズセルＦＣが配置されている。このため複数の電気ヒューズ部ＦＵも絶縁膜ＩＦの上に配置されている。複数の電気ヒューズセルＦＣの各々の下面全体は、絶縁膜ＩＦの上面に接している。

複数の電気ヒューズセルＦＣの各々は、たとえばｎ型不純物がドープされた多結晶シリコン層と、その多結晶シリコン層の上に配置されたシリサイド層とを有している。したがって、電気ヒューズセルＦＣの電気ヒューズ部ＦＵと第１パッド部ＰＤ１と第２パッド部ＰＤ２のそれぞれは、多結晶シリコン層とシリサイド層からなる。複数の電気ヒューズセルＦＣの各々は、たとえばサリサイドである。

図３に示されるように、第１ウエル領域ＷＬ１の周囲全周を取り囲むように第２ウエル領域ＷＬ２が配置されている。複数の電気ヒューズセルＦＣの配置領域は、１つの電気ヒューズセルＦＣの配置領域ＦＣＲ（図３中において一点鎖線で囲む領域）が複数個並ぶことにより構成されている。第２ウエル領域ＷＬ２は、平面視において、複数の電気ヒューズセルＦＣの配置領域を取り囲むように配置されている。

凸部ＰＲ１は、平面視において電気ヒューズ部ＦＵの短手方向（複数の電気ヒューズ部ＦＵが並ぶ方向）において電気ヒューズセルＦＣと隣り合うように配置されている。２つの凸部ＰＲ１は、平面視において複数の電気ヒューズセルＦＣを電気ヒューズ部ＦＵの短手方向から挟み込むように配置されている。複数の電気ヒューズセルＦＣは、平面視において２つの凸部ＰＲ１の間に配置されている。

上記より凸部ＰＲ１に配置される拡散領域ＤＥ１は、平面視において電気ヒューズセルＦＣに対して複数の電気ヒューズ部ＦＵが並ぶ方向に位置している。２つの拡散領域ＤＥ１は、平面視において複数の電気ヒューズセルＦＣを電気ヒューズ部ＦＵの短手方向から挟み込むように配置されている。複数の電気ヒューズセルＦＣは、平面視において２つの拡散領域ＤＥ１の間に配置されている。拡散領域ＤＥ１は、平面視において、互いに隣り合う電気ヒューズセルＦＣの間のセル間領域に位置せず、そのセル間領域の外に位置している。

凸部ＰＲ２は、電気ヒューズ部ＦＵの長手方向（複数の電気ヒューズ部ＦＵが並ぶ方向と直交する方向）において電気ヒューズセルＦＣと隣り合うように配置されている。２つの凸部ＰＲ２は、平面視において１つの電気ヒューズセルＦＣを電気ヒューズ部ＦＵの長手方向から挟み込むように配置されている。電気ヒューズセルＦＣは、平面視において２つの凸部ＰＲ２の間に配置されている。

上記より凸部ＰＲ２に配置される拡散領域ＤＥ２は、平面視において電気ヒューズセルＦＣに対して複数の電気ヒューズ部ＦＵが並ぶ方向と直交する方向に位置している。２つの拡散領域ＤＥ２は、平面視において複数の電気ヒューズセルＦＣを電気ヒューズ部ＦＵの長手方向から挟み込むように配置されている。電気ヒューズセルＦＣは、平面視において２つの拡散領域ＤＥ２の間に配置されている。

図４～図７に示されるように、第１ウエル領域ＷＬ１は、領域部ＷＬａ、ＷＬｂ、ＷＬｃ、ＷＬｄを有している。領域部ＷＬａは、平面視において電気ヒューズ部ＦＵと重なるように電気ヒューズ部ＦＵの真下に位置するウエル領域部である。領域部ＷＬｂは、平面視においてパッド部ＰＤ１、ＰＤ２と重なるようにパッド部ＰＤ１、ＰＤ２の真下に位置するウエル領域部である。領域部ＷＬｃは、平面視において電気ヒューズセルＦＣと重ならないように電気ヒューズセルＦＣ同士に挟まれる領域の真下に位置するウエル領域部である。領域部ＷＬｄは、平面視において電気ヒューズセルＦＣと重ならないように第２ウエル領域ＷＬ２と隣接していて、平面視において電気ヒューズセルＦＣと第２ウエル領域ＷＬ２とに挟まれる領域に位置するウエル領域部である。

図４に示されるように、第１ウエル領域ＷＬ１は、複数の電気ヒューズ部ＦＵの各々の真下に位置するウエル領域部ＷＬａが互いに一体に接続されることにより構成されている。具体的には第１ウエル領域ＷＬ１は、複数の電気ヒューズ部ＦＵの各々の真下に位置するウエル領域部ＷＬａが他のウエル領域部ＷＬｂ、ＷＬｃ、ＷＬｄと一体に接続されることにより構成されている。

電気ヒューズ部ＦＵの短手方向に沿う断面においては、隣り合う２つのウエル領域部ＷＬａの間にウエル領域部ＷＬｃが挟まれている。ウエル領域部ＷＬｃは両端においてウエル領域部ＷＬａと接続されている。また電気ヒューズ部ＦＵの短手方向に沿う断面においては、ウエル領域部ＷＬａと第２ウエル領域ＷＬ２との間にウエル領域部ＷＬｄが挟まれている。ウエル領域部ＷＬｄは一端においてウエル領域部ＷＬａと接続され、他端において第２ウエル領域ＷＬ２とｐｎ接合を構成している。

図５に示されるように、電気ヒューズ部ＦＵの短手方向に沿う断面においては、隣り合う２つのウエル領域部ＷＬｂの間にウエル領域部ＷＬｃが挟まれている。ウエル領域部ＷＬｃは両端においてウエル領域部ＷＬｂと接続されている。また電気ヒューズ部ＦＵの短手方向に沿う断面においては、ウエル領域部ＷＬｂと第２ウエル領域ＷＬ２との間にウエル領域部ＷＬｄが挟まれている。ウエル領域部ＷＬｄは一端においてウエル領域部ＷＬｂと接続され、他端において第２ウエル領域ＷＬ２とｐｎ接合を構成している。

図６に示されるように、電気ヒューズ部ＦＵの長手方向に沿う断面においては、隣り合う２つのウエル領域部ＷＬｂの間にウエル領域部ＷＬａが挟まれている。ウエル領域部ＷＬａは両端においてウエル領域部ＷＬｂと接続されている。また電気ヒューズ部ＦＵの長手方向に沿う断面においては、ウエル領域部ＷＬｂと第２ウエル領域ＷＬ２との間にウエル領域部ＷＬｄが挟まれている。ウエル領域部ＷＬｄは一端においてウエル領域部ＷＬｂと接続され、他端において第２ウエル領域ＷＬ２とｐｎ接合を構成している。

図３に示されるように、平面視において互いに隣り合う電気ヒューズセルＦＣに挟まれる領域の真下領域の全体に第１ウエル領域ＷＬ１が配置されている。具体的には図４に示されるように隣り合う２つのウエル領域部ＷＬａの間にウエル領域部ＷＬｃが挟まれており、ウエル領域部ＷＬｃは両端においてウエル領域部ＷＬａと接続されている。また図５に示されるように隣り合う２つのウエル領域部ＷＬｂの間にウエル領域部ＷＬｃが挟まれており、ウエル領域部ＷＬｃは両端においてウエル領域部ＷＬｂと接続されている。

図３に示されるように、平面視において互いに隣り合う電気ヒューズセルＦＣに挟まれる領域の真下領域の全体に溝ＴＲと絶縁膜ＩＦとが配置されている。

＜効果＞
以下、本実施形態の効果について図８に示す比較例と対比して説明する。

図８に示される比較例においては、平面視にて２つの電気ヒューズセルＦＣに挟まれる領域の真下にｐ型不純物領域ＷＬ３が配置されている。ｐ型不純物領域ＷＬ３は、電気ヒューズ部ＦＵの短手方向に沿う両端の各々においてｎ型ウエル領域ＷＬ１とｐｎ接合を構成している。つまり比較例ではｎ型ウエル領域ＷＬ１は１つの電気ヒューズセルＦＣ毎にｐ型不純物領域ＷＬ３によって電気的に分離されている。このような比較例の構成では、ｐ型不純物領域ＷＬ３の幅Ｗの分だけ、電気ヒューズセルＦＣ間の距離が大きくなる。

電気ヒューズ部ＦＵを通電により溶断除去するため、電気ヒューズ部ＦＵには電流を多く流す必要がある。電気ヒューズ部ＦＵには電流を多く流すため、切断用トランジスタが大きくなり、その結果トリミング回路が大きくなる。このため複数の電気ヒューズセルＦＣが配置される領域の平面占有面積を小さくしたいという要望がある。

これについて本実施形態においては図４に示されるように、第１ウエル領域ＷＬ１は、複数の電気ヒューズ部ＦＵの各々の真下に位置するウエル領域部ＷＬａが互いに一体に接続されることにより構成されている。このように隣り合うウエル領域部ＷＬａの間に比較例のようなｐ型不純物領域ＷＬ３が配置されていないため、電気ヒューズセルＦＣ間の距離を小さくすることが可能となる。このため複数の電気ヒューズ部ＦＵを形成する領域の平面占有面積を低減することが可能である。

また本実施形態においては図３～図５に示されるように、互いに隣り合う電気ヒューズセルＦＣに挟まれる領域の真下領域の全体に第１ウエル領域ＷＬ１が配置されている。これにより電気ヒューズセルＦＣ間の距離を小さくすることが可能となる。

また図９に示されるように電気ヒューズ部ＦＵが溶断される際に、電気ヒューズ部ＦＵを構成する導電層ＣＬが下方に延びることが稀に発生する。この場合、第１ウエル領域ＷＬ１に電源電位または接地電位が印加されると、導電層ＣＬを通じて電気ヒューズ部ＦＵにも電源電位または接地電位が印加され、電気ヒューズ部ＦＵが溶断されたか否かの正しい判断ができないおそれがある。つまり、例え電気ヒューズ部ＦＵが溶断されたとしても、下方に延びた導電層ＣＬの一部が電源電位または接地電位に接続された第１ウエル領域ＷＬ１に達すると電気ヒューズ部ＦＵに電流が流れ続け、電気ヒューズ部ＦＵが溶断されていないと判定されるおそれがある。

これに対して本実施形態においては図４に示されるように、第１ウエル領域ＷＬ１の電位が浮遊電位となる場合には、仮に図９に示されるように導電層ＣＬが生じたとしても、電気ヒューズ部ＦＵは浮遊電位となるため、溶断されたか否かの正しい判断が可能となり、信頼性が向上する。

また本実施形態においては図４～図７に示されるように、半導体基板ＳＢは溝ＴＲを有し、絶縁膜ＩＦは溝内ＴＲを埋め込んでいる。これにより素子分離構造をＳＴＩで構成することができ、素子分離構造をＬＯＣＯＳ（LOCal Oxidation of Silicon）で構成した場合よりも素子分離構造の平面視における面積を小型化することが容易となる。

また本実施形態においては図４および図５に示されるように、互いに隣り合う電気ヒューズセルＦＣの間の真下領域の全体に溝ＴＲおよび絶縁膜ＩＦが配置されている。これにより上記と同様、素子分離構造にＬＯＣＯＳを用いる場合よりも素子分離構造の平面視における面積を小型化することが容易となる。

また本実施形態においては図３に示されるように、拡散領域ＤＥ１は、平面視において電気ヒューズセルＦＣに対して複数の電気ヒューズ部ＦＵが並ぶ方向に位置し、かつ互いに隣り合う電気ヒューズセルＦＣの間のセル間領域に位置せず、セル間領域の外に位置している。これにより拡散領域ＤＥ１が隣り合う電気ヒューズセルＦＣの間のセル間領域に位置することがないため、拡散領域ＤＥ１により電気ヒューズセルＦＣ間の距離が大きくなることもない。

また拡散領域ＤＥ１が配置された凸部ＰＲ１が設けられていることにより、ＣＭＰ時に絶縁膜ＩＦの上面に生じるディッシングを抑制することができる。これにより絶縁膜ＩＦの上に電気ヒューズセルＦＣを形成する際の露光プロセス時において電気ヒューズセルＦＣの寸法がばらつくことが抑制され、電気ヒューズセルＦＣの歩留まりが向上する。

また本実施形態においては図３に示されるように、拡散領域ＤＥ２は、平面視において電気ヒューズセルＦＣに対して複数の電気ヒューズ部ＦＵが並ぶ方向と直交する方向に位置している。これにより複数の電気ヒューズ部ＦＵの間に拡散領域ＤＥ２が位置することはないため、拡散領域ＤＥ２により電気ヒューズセルＦＣ間の距離が大きくなることもない。

また拡散領域ＤＥ２が配置された凸部ＰＲ２が設けられていることにより、ＣＭＰ時に絶縁膜ＩＦの上面に生じるディッシングを抑制することができる。これにより絶縁膜ＩＦの上に電気ヒューズセルＦＣを形成する際の露光プロセス時において電気ヒューズセルＦＣの寸法がばらつくことが抑制され、電気ヒューズセルＦＣの歩留まりが向上する。

（実施形態２）
次に、実施形態２に係る半導体装置の構成について図１０および図１１を用いて説明する。

図１０および図１１に示されるように、本実施形態の半導体装置は、凸部（第３凸部）ＰＲ３と、拡散領域（第３拡散領域）ＤＥ３とを有している点において、実施形態１の半導体装置と異なる。

図１１に示されるように、凸部ＰＲ３は、半導体基板ＳＢの表面に配置されている。凸部ＰＲ３は、半導体基板ＳＢの表面において溝ＴＲが形成されていない領域である。凸部ＰＲ３は、溝ＴＲの底面（底部）から上方へ突き出している。凸部ＰＲ３は、溝ＴＲの隣に位置している。また凸部ＰＲ３は、溝ＴＲの側面に位置している。

凸部ＰＲ３は、第１ウエル領域ＷＬ１の真上に位置している。凸部ＰＲ３には、拡散領域ＤＥ３が配置されている。拡散領域ＤＥ３は、たとえばｎ型不純物領域である。拡散領域ＤＥ３は、第１ウエル領域ＷＬ１のｎ型不純物濃度以上のｎ型不純物濃度を有している。拡散領域ＤＥ３の下端は、第１ウエル領域ＷＬ１の上端と接続されている。

凸部ＰＲ３は、絶縁膜ＩＦをＣＭＰにより溝ＴＲ内に残すように除去する際に絶縁膜ＩＦの上面に生じるディッシングを抑制する役割をなす。凸部ＰＲ３は、溝ＴＲの底面から凸部ＰＲ１、ＰＲ２の各々と同じ高さを有している。凸部ＰＲ３の上面は、絶縁膜ＩＦの上面と同じ面を構成している。

図１０に示されるように、凸部ＰＲ３は、パッド部ＰＤ１、ＰＤ２の真下に配置されている。図１１に示されるように、凸部ＰＲ３の上面と電気ヒューズセルＦＣとの間には絶縁膜ＩＦａが配置されている。この絶縁膜ＩＦａにより、凸部ＰＲ３と電気ヒューズセルＦＣとが互いに電気的に絶縁されている。

なお上記以外の本実施形態の構成は、実施形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。

本実施の形態においては、拡散領域ＤＥ３が配置された凸部ＰＲ３が設けられていることにより、ＣＭＰ時に絶縁膜ＩＦの上面に生じるディッシングをさらに抑制することができる。これにより絶縁膜ＩＦの上に電気ヒューズセルＦＣを形成する際の露光プロセス時において電気ヒューズセルＦＣの寸法がばらつくことが抑制され、電気ヒューズセルＦＣの歩留まりがさらに向上する。

（実施形態３）
次に、実施形態３に係る半導体装置の構成について図１２および図１３を用いて説明する。

図１２および図１３に示されるように、本実施形態の半導体装置は、凸部（第３凸部）ＰＲ４と、拡散領域（第３拡散領域）ＤＥ４とを有している点において、実施形態１の半導体装置と異なる。

図１３に示されるように、凸部ＰＲ４は、半導体基板ＳＢの表面に配置されている。凸部ＰＲ４は、半導体基板ＳＢの表面において溝ＴＲが形成されていない領域である。凸部ＰＲ４は、溝ＴＲの底面（底部）から上方へ突き出している。凸部ＰＲ４は、溝ＴＲの隣に位置している。また凸部ＰＲ４は、溝ＴＲの側面に位置している。

凸部ＰＲ４は、第１ウエル領域ＷＬ１の真上に位置している。凸部ＰＲ４には、拡散領域ＤＥ４が配置されている。拡散領域ＤＥ４は、たとえばｎ型不純物領域である。拡散領域ＤＥ４は、第１ウエル領域ＷＬ１のｎ型不純物濃度以上のｎ型不純物濃度を有している。拡散領域ＤＥ４の下端は、第１ウエル領域ＷＬ１の上端と接続されている。

凸部ＰＲ４は、絶縁膜ＩＦをＣＭＰにより溝ＴＲ内に残すように除去する際に絶縁膜ＩＦの上面に生じるディッシングを抑制する役割をなす。凸部ＰＲ４は、溝ＴＲの底面から凸部ＰＲ１、ＰＲ２の各々と同じ高さを有している。凸部ＰＲ４の上面は、絶縁膜ＩＦの上面と同じ面を構成している。

図１２に示されるように、凸部ＰＲ４は、平面視において、互いに隣り合う電気ヒューズ部ＦＵの間に配置されている。また凸部ＰＲ４は、平面視において、互いに隣り合う電気ヒューズセルＦＣの間の真下領域に位置している。拡散領域ＤＥ４が配置された凸部ＰＲ４は、平面視において電気ヒューズ部ＦＵに対して複数の電気ヒューズ部ＦＵが並ぶ方向に位置している。

なお上記以外の本実施形態の構成は、実施形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。

本実施の形態においては、拡散領域ＤＥ４が配置された凸部ＰＲ４が設けられていることにより、ＣＭＰ時に絶縁膜ＩＦの上面に生じるディッシングをさらに抑制することができる。これにより絶縁膜ＩＦの上に電気ヒューズセルＦＣを形成する際の露光プロセス時において電気ヒューズセルＦＣの寸法がばらつくことが抑制され、電気ヒューズセルＦＣの歩留まりがさらに向上する。

以上説明した実施形態および変形例における半導体装置は、ＤＣ－ＤＣ（Direct Current－Direct Current）コンバータ、ＰＭＩＣ（Power Management Integrated Circuit）などの電源ＩＣ（Integrated Circuit）製品に適用されてもよい。

また実施形態２における絶縁膜ＩＦａは実施形態１、３の構成に適用されてもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

ＣＬ 導電層、ＣＴ 切断用トランジスタ、ＤＥ１，ＤＥ２，ＤＥ３，ＤＥ４ 拡散領域、ＦＣ 電気ヒューズセル、ＦＵ 電気ヒューズ部、ＩＣ 電源、ＩＦ，ＩＦａ 絶縁膜、ＰＤ パッド電極、ＰＤ１ 第１パッド部、ＰＤ２ 第２パッド部、ＰＲ１，ＰＲ２，ＰＲ３，ＰＲ４ 凸部、ＲＡ アナログ回路領域、ＲＢ 電源回路領域、ＲＣ デジタル回路領域、ＲＤ トリミング回路領域、ＳＢ 半導体基板、ＳＣ 半導体装置、ＳＵ 基板領域、ＴＲ 溝、ＷＬ１ 第１ウエル領域、ＷＬ２ 第２ウエル領域、ＷＬａ，ＷＬｂ，ＷＬｃ，ＷＬｄ ウエル領域部。

Claims (12)

1. 半導体基板と、
   前記半導体基板の上に配置された絶縁膜と、
   前記絶縁膜の上に配置された複数の電気ヒューズ部と、
   前記半導体基板の内部であって前記半導体基板の表面に配置された第１導電型の第１ウエル領域と、を備え、
   前記第１ウエル領域は、前記複数の電気ヒューズ部の各々の真下に位置するウエル領域部が互いに一体に接続されることにより構成されている、半導体装置。
2. 前記電気ヒューズ部と、前記電気ヒューズ部の両端に接続された１対のパッド部とにより電気ヒューズセルが構成され、
   互いに隣り合う前記電気ヒューズセルに挟まれる領域の真下領域の全体に前記第１ウエル領域が配置されている、請求項１に記載の半導体装置。
3. 前記第１ウエル領域の電位は浮遊電位である、請求項１に記載の半導体装置。
4. 前記半導体基板は溝を有し、前記絶縁膜は前記溝内を埋め込んでいる、請求項２に記載の半導体装置。
5. 互いに隣り合う前記電気ヒューズセルの間の真下領域の全体に前記溝および前記絶縁膜が配置されている、請求項４に記載の半導体装置。
6. 前記第１ウエル領域を囲むように前記半導体基板の内部に配置され、前記第１ウエル領域とｐｎ接合を構成する第１導電型とは異なる第２導電型の第２ウエル領域と、
   前記溝の底部から突き出す前記半導体基板の第１凸部に配置され、前記第２ウエル領域に接続された第２導電型の第１拡散領域をさらに備え、
   前記第１拡散領域が配置された前記第１凸部は、平面視において前記電気ヒューズセルに対して複数の前記電気ヒューズ部が並ぶ方向に位置し、かつ互いに隣り合う前記電気ヒューズセルの間のセル間領域に位置せず、前記セル間領域の外に位置している、請求項５に記載の半導体装置。
7. 前記溝の底部から突き出す前記半導体基板の第２凸部に配置された第１導電型の第２拡散領域をさらに備え、
   前記第２拡散領域は、平面視において前記電気ヒューズセルに対して複数の前記電気ヒューズ部が並ぶ方向と直交する方向に位置している、請求項５に記載の半導体装置。
8. 前記電気ヒューズ部は、多結晶シリコン層と、前記多結晶シリコン層に接するシリサイド層とを有する、請求項１に記載の半導体装置。
9. 前記半導体基板の内部に配置され、前記第１ウエル領域とｐｎ接合を構成する第２導電型の基板領域をさらに備えた、請求項１に記載の半導体装置。
10. 前記溝の底部から突き出す前記半導体基板の第３凸部に配置された第１導電型の第３拡散領域をさらに備え、
    前記第３拡散領域が配置された前記第３凸部は、前記パッド部の真下に位置している、請求項５に記載の半導体装置。
11. 前記溝の底部から突き出す前記半導体基板の第３凸部に配置された第１導電型の第３拡散領域をさらに備え、
    前記第３拡散領域が配置された前記第３凸部は、平面視において前記電気ヒューズ部に対して複数の前記電気ヒューズ部が並ぶ方向に位置している、請求項５に記載の半導体装置。
12. 前記溝の底部から突き出す前記半導体基板の第３凸部に配置された第１導電型の第３拡散領域をさらに備え、
    前記第３拡散領域が配置された前記第３凸部は、互いに隣り合う前記電気ヒューズセルの間の真下領域に位置している、請求項５に記載の半導体装置。

Images