JP2024028217A - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
JP2024028217A
JP2024028217A JP2023133070A JP2023133070A JP2024028217A JP 2024028217 A JP2024028217 A JP 2024028217A JP 2023133070 A JP2023133070 A JP 2023133070A JP 2023133070 A JP2023133070 A JP 2023133070A JP 2024028217 A JP2024028217 A JP 2024028217A
Authority
JP
Japan
Prior art keywords
layer
metal
sub
bank layer
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023133070A
Other languages
English (en)
Inventor
スン，ウヨン
Wooyong Sung
ソン，スンヨン
Seungyong Song
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2024028217A publication Critical patent/JP2024028217A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】表示装置及びその製造方法を提供する。【解決手段】画素電極と、順に積層された第１無機バンク層、第１金属バンク層、第２無機バンク層及び第２金属バンク層を含み、画素電極と重畳し、第１無機バンク層、第１金属バンク層、第２無機バンク層及び第２金属バンク層を貫通する画素開口が設けられたバンク層と、バンク層の画素開口を通じて、画素電極上に配置される中間層と、バンク層の画素開口を通じて、中間層上に配置される対向電極と、対向電極上に位置する無機封止層と、を含み、対向電極は、画素開口が設けられた第１金属バンク層の側面と直接接触する、表示装置及びその製造方法である。【選択図】図７

Description

本発明は、表示装置及びその製造方法に関する。
近年、表示装置は、その用途が多様になっている。また、表示装置の薄型化、軽量化に伴い、その使用の範囲が広くなっている。
一般的に、表示装置は、画像を表示するために、電気的信号を受けて発光する複数の画素を含む。有機発光表示装置（organic light-emitting display device:OLED）の画素は、表示要素として有機発光ダイオードを含む。有機発光ダイオードは、画素電極、発光層及び対向電極を具備する。
そのような表示装置は、外部の酸素や水分が発光ダイオードに浸入しないように、発光ダイオードを密封する封止層を具備してもよい。
しかし、そのような従来の表示装置には、封止層に局部的な不良が発生した場合にも、不純物の浸入経路が生成され、周辺画素に不良が伝播されるという問題点が存在した。
本発明は、前記のような問題点を含む、多くの問題点を解決するためのものであって、画素別に封止された表示装置及びその製造方法を提供することを目的とする。しかし、そのような課題は、例示的なものであり、これによって本発明の範囲が限定されるものではない。
本発明の一観点によれば、画素電極と、順に積層された第１無機バンク層、第１金属バンク層、第２無機バンク層及び第２金属バンク層を含むバンク層であって、前記画素電極と重畳し、前記第１無機バンク層、前記第１金属バンク層、前記第２無機バンク層及び前記第２金属バンク層を貫通する画素開口が設けられたバンク層と、前記バンク層の前記画素開口を通じて、前記画素電極上に配置される中間層と、前記バンク層の前記画素開口を通じて、前記中間層上に配置される対向電極と、前記対向電極上に位置する無機封止層と、を含み、前記対向電極は、前記画素開口が設けられた前記第１金属バンク層の側面と直接接触する、表示装置が提供される。
一実施形態において、前記第１金属バンク層は、第１サブ金属層及び前記第１サブ金属層上に位置する第２サブ金属層を含み、前記第２サブ金属層の一部は、前記画素開口が設けられた前記第１サブ金属層の側面から突出して第１チップを形成してもよい。
一実施形態において、前記無機封止層は、前記第１サブ金属層から露出された前記第１チップの表面と直接接触してもよい。
一実施形態において、表示装置は、前記第１金属バンク層と前記第２無機バンク層との間に介在される第３無機バンク層をさらに含み、前記第２無機バンク層は、前記画素開口が設けられた前記第３無機バンク層の側面から突出した第２チップを有し、前記無機封止層は、前記第３無機バンク層から露出された前記第２チップの表面と直接接触することができる。
一実施形態において、前記第１チップの突出長と前記第２チップの突出長とは、互いに異なっていてもよい。
一実施形態において、前記第２金属バンク層は、前記画素開口が設けられた前記第２無機バンク層の側面から突出した第２チップを有し、前記無機封止層は、前記第２無機バンク層から露出された前記第２チップの表面と直接接触することができる。
一実施形態において、前記第２金属バンク層は、第４サブ金属層及び前記第４サブ金属層上に位置する第５サブ金属層を含み、前記第５サブ金属層は、前記画素開口が設けられた前記第４サブ金属層の側面から突出した第３チップを有し、前記無機封止層は、前記第４サブ金属層から露出された前記第３チップの表面と直接接触してもよい。
一実施形態において、前記第１チップの突出長と前記第３チップの突出長とは、互いに異なっていてもよい。
一実施形態において、表示装置は、前記無機封止層上に位置し、前記画素開口を満たす平坦化層をさらに含んでもよい。
一実施形態において、表示装置は、前記平坦化層上に位置する保護層をさらに含み、前記第２金属バンク層上で、前記無機封止層と前記保護層は直接接触してもよい。
一実施形態において、前記無機封止層は、第１屈折率を有し、前記平坦化層は、前記第１屈折率より高い第２屈折率を有してもよい。
一実施形態において、表示装置は、前記第２金属バンク層と前記無機封止層との間に位置する有機バンク層をさらに含んでもよい。
一実施形態において、表示装置は、前記無機封止層上に位置し、前記画素電極に重畳するフィルタ開口が設けられた遮光層と、前記画素電極に対応するカラーフィルタ層と、をさらに含んでもよい。
一実施形態において、前記画素電極のエッジと前記第１無機バンク層との間に介在される電極保護層をさらに含んでもよい。
本発明の他の観点によれば、画素電極及び前記画素電極に対応する電極保護層を形成する段階と、前記画素電極上に、第１無機バンク層、第１金属バンク層、第２無機バンク層、第２金属バンク層及び有機バンク層を含むバンク層を形成する段階と、前記画素電極と重畳し、前記バンク層を貫通する画素開口を設ける段階と、前記バンク層の前記画素開口を通じて、前記画素電極上に配置される中間層を形成する段階と、前記バンク層の前記画素開口を通じて、前記中間層上に位置し、前記第１金属バンク層の側面と直接接触する対向電極を形成する段階と、前記対向電極上に位置する無機封止層を形成する段階と、を含む、表示装置の製造方法が提供される。
一実施形態において、前記第１金属バンク層は、第１サブ金属層及び前記第１サブ金属層上に位置する第２サブ金属層を含み、前記画素開口を設ける段階は、前記第１サブ金属層及び前記第２サブ金属層のうち、前記第１サブ金属層を選択的にエッチングする段階を含み、前記第２サブ金属層の一部は、前記画素開口が設けられた前記第１サブ金属層の側面から突出して第１チップを形成してもよい。
一実施形態において、前記無機封止層を形成する段階は、前記無機封止層が前記第１サブ金属層から露出された前記第１チップの表面と直接接触するように、前記無機封止層を蒸着する段階を含んでもよい。
一実施形態において、前記バンク層を形成する段階は、前記第１金属バンク層と前記第２無機バンク層との間に介在される第３無機バンク層を形成する段階を含み、前記画素開口を設ける段階は、前記第３無機バンク層を選択的にエッチングする段階を含み、前記第２無機バンク層の一部は、前記画素開口が設けられた前記第３無機バンク層の側面から突出した第２チップを形成することができる。
一実施形態において、前記画素開口を設ける段階は、前記第２無機バンク層を選択的にエッチングする段階を含み、前記第２金属バンク層は、前記画素開口が設けられた前記第２無機バンク層の側面から突出した第２チップを形成することができる。
一実施形態において、前記第２金属バンク層は、第４サブ金属層及び前記第４サブ金属層上に位置する第５サブ金属層を含み、前記画素開口を設ける段階は、前記第４サブ金属層及び前記第５サブ金属層のうち、前記第４サブ金属層を選択的にエッチングする段階を含み、前記第５サブ金属層の一部は、前記画素開口が設けられた前記第４サブ金属層の側面から突出して第３チップを形成することができる。
一実施形態において、表示装置の製造方法は、前記無機封止層上に位置し、前記画素開口を満たす平坦化層を形成する段階をさらに含んでもよい。
一実施形態において、表示装置の製造方法は、前記画素開口を設ける段階と、前記中間層を形成する段階との間に、前記有機バンク層を除去する段階をさらに含んでもよい。
一実施形態において、表示装置の製造方法は、前記無機封止層上に位置し、前記画素電極に重畳するフィルタ開口が設けられた遮光層を形成する段階と、前記画素電極に対応し、前記フィルタ開口内にカラーフィルタ層を形成する段階と、をさらに含んでもよい。
前述の以外の他の側面、特徴及び利点が、以下の図面、特許請求の範囲及び発明の詳細な説明から明確になるであろう。
本発明の一実施形態によれば、画素別に封止された表示装置及びその製造方法を具現することができる。もちろん、そのような効果により、本発明の範囲が限定されるものではない。
本発明の一実施形態による表示装置を概略的に示す斜視図である。 本発明の一実施形態による表示装置が含む表示パネルを概略的に示す平面図である。 本発明の一実施形態による表示装置が含む一画素を概略的に示す等価回路図である。 本発明の一実施形態による表示装置が含む一画素を概略的に示す等価回路図である。 本発明の一実施形態による表示装置の製造方法の一部段階を概略的に示す断面図である。 本発明の一実施形態による表示装置の製造方法の一部段階を概略的に示す断面図である。 本発明の一実施形態による表示装置の製造方法の一部段階を概略的に示す断面図である。 本発明の一実施形態による表示装置の製造方法の一部段階を概略的に示す断面図である。 本発明の一実施形態による表示装置の製造方法の一部段階を概略的に示す断面図である。 本発明の一実施形態による表示装置の製造方法の一部段階を概略的に示す断面図である。 本発明の一実施形態による表示装置の製造方法の一部段階を概略的に示す断面図である。 本発明の一実施形態による表示装置の製造方法の一部段階を概略的に示す断面図である。 本発明の一実施形態による表示装置の製造方法の一部段階を概略的に示す断面図である。 本発明の一実施形態による表示装置を概略的に示す断面図である。 本発明の一実施形態による表示装置を概略的に示す断面図である。 本発明の実施形態による表示装置を概略的に示す断面図である。 本発明の実施形態による表示装置を概略的に示す断面図である。 本発明の実施形態による表示装置を概略的に示す断面図である。 本発明の実施形態による表示装置を概略的に示す断面図である。
本発明は、多様な変更を加えることができ、色々な実施形態を有することができるところ、特定の実施形態が図面に例示され、詳細な説明で詳細に説明される。本発明の効果及び特徴、並びにそれらを達成する方法は、図面と共に詳細に後述されている実施形態を参照すれば明確になるであろう。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、多様な形態に具現可能である。
以下、添付された図面を参照して、本発明の実施形態について詳細に説明し、図面を参照して説明するとき、同一のまたは対応する構成要素は、同一図面符号を付与し、それに係わる重複説明は省略する。
本明細書において、第１、第２などの用語は、限定的な意味ではなく、１つの構成要素を他の構成要素と区別する目的に使用されている。
本明細書において、単数の表現は、文脈上明白に取り立てて意味しない限り、複数の表現を含む。
本明細書において、「含む」または「有する」などの用語は、明細書上に記載された特徴または構成要素が存在することを意味するものであり、１以上の他の特徴または構成要素が付加される可能性を予め排除するものではない。
本明細書において、膜、領域、構成要素などの部分が他の部分上にあるというとき、他の部分の真上にある場合だけでなく、その中間に他の膜、領域、構成要素などが介在されている場合も含む。
本明細書において、膜、領域、構成要素などが連結されたというとき、膜、領域、構成要素が直接的に連結された場合、または／及び膜、領域、構成要素の中間に他の膜、領域、構成要素が介在されて間接的に連結された場合も含む。例えば、本明細書において、膜、領域、構成要素などが電気的に連結されたというとき、膜、領域、構成要素などが直接電気的に連結された場合、及び／またはその中間に他の膜、領域、構成要素などが介在されて間接的に電気的連結された場合を示す。
本明細書において、「Ａ及び／またはＢ」は、Ａ、Ｂ、またはＡとＢの場合を示す。そして、「Ａ及びＢのうち少なくとも１つ」は、Ａ、Ｂ、またはＡとＢの場合を示す。
本明細書において、ｘ軸、ｙ軸及びｚ軸は、直交座標系上の３軸に限定されず、それを含む広い意味と解釈されうる。例えば、ｘ軸、ｙ軸及びｚ軸は、互いに直交してもよいが、互いに直交しない互いに異なる方向をも指称する。
本明細書において、任意の数値を指称するときに使用される「約」または「ほぼ」という用語は、測定限界またはエラーなどにより、当該技術分野において一般的に許容される範囲内の数値を含むことを意味する。例えば、「約」は、任意の数値の±３０％、２０％、１０％または５％の範囲の値を含むことを意味する。
本明細書において、ある実施形態が異なって具現可能な場合に、特定の工程順序は、述べられる順序と異なって遂行されることもある。例えば、連続して述べられる２つの工程が実質的に同時に遂行されてもよく、述べられる順序と逆の順序で遂行されてもよい。
図面では、説明の便宜上、構成要素の大きさが誇張されたり縮小されたりする。例えば、図面に示された各構成要素の大きさ及び厚みは、説明の便宜上、任意に示されているので、本発明が必ずしも図示されたところに限定されない。
図１は、本発明の一実施形態による表示装置を概略的に示す斜視図である。
図１を参照すれば、表示装置１は、表示領域ＤＡ及び表示領域ＤＡの外側に位置した非表示領域ＮＤＡを含んでもよい。表示領域ＤＡは、表示領域ＤＡに配置された画素Ｐを通じて、イメージを表示することができる。非表示領域ＮＤＡは、表示領域ＤＡの外側に配置され、イメージを表示しない非表示領域であって、表示領域ＤＡを全体として取り囲むことができる。非表示領域ＮＤＡには、表示領域ＤＡに電気的信号や電源を提供するためのドライバなどが配置されうる。非表示領域ＮＤＡには、電子素子やプリント回路基板などが電気的に連結可能な領域であるパッドが配置されうる。
一実施形態として、図１は、表示領域ＤＡのｘ方向の長さがｙ方向の長さより短い多角形（例えば、四角形）であることを示しているが、本発明はそれに限定されない。他の実施形態として、表示領域ＤＡは、Ｎ角形（Ｎは、３以上の自然数）、円状、楕円状などのように多様な形状を有することができる。図１は、表示領域ＤＡのコーナー部が、直線と直線が交わる頂点を含む形状であることを示しているが、他の実施形態として、表示領域ＤＡは、コーナー部が丸くなった多角形であってもよい。
以下、説明の便宜上、表示装置１がスマートフォンの電子機器である場合について説明するが、本発明の表示装置１は、それに制限されない。表示装置１は、携帯電話（mobile phone）、スマートフォン（smart phone）、タブレットＰＣ（personal computer）、移動通信端末、電子手帳、電子本、ＰＭＰ（portable multimedia player）、ナビゲーション、ＵＭＰＣ（Ultra Mobile PC）のような携帯用電子機器だけでなく、テレビジョン、ノート型パソコン、モニター、広告板、モノのインターネット（internet of things: IOT）などの多様な製品にも適用される。また、一実施形態による表示装置１は、スマートウォッチ（smart watch）、ウォッチフォン（watch phone）、メガネ型ディスプレイ、及びヘッドマウントディスプレイ（head mounted display: HMD）のようなウェアラブル装置（wearable device）にも適用される。さらに、一実施形態による表示装置１は、自動車の計器盤、及び自動車のセンターフェイシア（center fascia）またはダッシュボードに配置されたＣＩＤ（Center Information Display）、自動車のサイドミラーの代わりにルームミラーディスプレイ（room mirror display）、自動車の後部座席用エンターテインメントとして、前部座席の背面に配置される表示画面にも適用される。
図２は、本発明の一実施形態による表示装置が含む表示パネルを概略的に示す平面図である。図２は、表示パネル１０中の基板１００の様子としても理解される。
図２を参照すれば、表示パネル１０は、表示領域ＤＡと、表示領域ＤＡの外側の非表示領域ＮＤＡとを含む。表示領域ＤＡは、イメージを表示する部分であり、複数の画素Ｐが表示領域ＤＡに配置されうる。図２は、表示領域ＤＡが丸いコーナーのほぼ長方形状を有することを示しているが、本発明はそれに限定されない。前述のように、表示領域ＤＡは、例えば、Ｎ角形（Ｎは、３以上の自然数）、円形、楕円形などのように多様な形状を有することができる。
画素Ｐそれぞれは、副画素（sub-pixel）を意味し、発光ダイオードＥＤ（図３参照）のような表示要素を含んでもよい。画素Ｐは、例えば、赤色、緑色、青色または白色の光を放出してもよい。
非表示領域ＮＤＡは、表示領域ＤＡの外側に配置されもよい。非表示領域ＮＤＡには、画素Ｐを駆動するための外郭回路が配置されてもよい。非表示領域ＮＤＡには、第１スキャン駆動回路１１、第２スキャン駆動回路１２、発光制御駆動回路１３、端子１４、駆動電源供給配線１５及び共通電源供給配線１６が配置されてもよい。
第１スキャン駆動回路１１は、スキャン線ＧＷを通じて、画素Ｐにスキャン信号を提供することができる。第２スキャン駆動回路１２は、表示領域ＤＡを挟んで、第１スキャン駆動回路１１と並んで配置されてもよい。表示領域ＤＡに配置された画素Ｐのうち一部は、第１スキャン駆動回路１１と電気的に連結され、残りは、第２スキャン駆動回路１２に連結される。必要に応じて、第２スキャン駆動回路１２は省略し、表示領域ＤＡに配置された画素Ｐは、いずれも第１スキャン駆動回路１１に電気的に連結されてもよい。
発光制御駆動回路１３は、第１スキャン駆動回路１１側に配置され、発光制御線ＥＭを通じて、画素Ｐに発光制御信号を提供することができる。図１では、発光制御駆動回路１３が表示領域ＤＡの一側にのみ配置されたことを示しているが、発光制御駆動回路１３は、第１スキャン駆動回路１１及び第２スキャン駆動回路１２と同様に、表示領域ＤＡの両側に配置されてもよい。
駆動チップ２０は、非表示領域ＮＤＡに配置されてもよい。駆動チップ２０は、表示パネル１０を駆動する集積回路を含んでもよい。そのような集積回路は、データ信号を生成するデータ駆動集積回路であるが、本発明がそれに限定されるものではない。
端子１４は、非表示領域ＮＤＡに配置されてもよい。端子１４は、絶縁層によって覆われずに露出され、プリント回路基板３０とも電気的に連結される。プリント回路基板３０の端子３４は、表示パネル１０の端子１４とも電気的に連結される。
プリント回路基板３０は、制御部（図示せず）の信号または電源を表示パネル１０に伝達する。制御部で生成された制御信号は、プリント回路基板３０を通じて駆動回路にそれぞれ伝達されてもよい。また、制御部は、駆動電源供給配線１５に駆動電圧ＥＬＶＤＤを伝達し、共通電源供給配線１６に共通電圧ＥＬＶＳＳを提供してもよい。駆動電圧ＥＬＶＤＤは、駆動電源供給配線１５と連結された駆動電圧線ＰＬを通じて、各画素Ｐに伝達され、共通電圧ＥＬＶＳＳは、共通電源供給配線１６と連結された第１金属バンク層３２０（図６参照）を通じて、画素Ｐの対向電極に伝達される。駆動電源供給配線１５は、表示領域ＤＡの下側で一方向（ｘ軸方向）に延びた形状を有することができる。共通電源供給配線１６は、一側が開放されたループ状を有し、表示領域ＤＡを部分的に取り囲む形状を有する。
一方、制御部は、データ信号を生成してもよく、生成されたデータ信号は、駆動チップ２０を通じて、入力ラインＩＬに伝達され、入力ラインＩＬと連結されたデータ線ＤＬを通じて、画素Ｐに伝達される。参考までに、「ライン」とは、「配線」の意味を意味してもよい。これは、後述する実施形態及びその変形例において同様である。
図３及び図４は、本発明の一実施形態による表示装置が含む一画素を概略的に示す等価回路図である。
図３を参照すれば、発光ダイオードＥＤは、画素回路ＰＣに電気的に連結され、画素回路ＰＣは、第１トランジスタＴ１、第２トランジスタＴ２及びストレージキャパシタＣｓｔを含んでもよい。
第２トランジスタＴ２は、スキャン線ＧＷを通じて入力されるスキャン信号Ｓｇｗによって、データ線ＤＬを通じて入力されたデータ信号Ｄｍを第１トランジスタＴ１に伝達する。
ストレージキャパシタＣｓｔは、第２トランジスタＴ２及び駆動電圧線ＰＬに連結され、第２トランジスタＴ２から伝達された電圧と、駆動電圧線ＰＬに供給される駆動電圧ＥＬＶＤＤとの差に該当する電圧を保存する。
第１トランジスタＴ１は、駆動電圧線ＰＬ及びストレージキャパシタＣｓｔに連結され、ストレージキャパシタＣｓｔに保存された電圧値に対応して、駆動電圧線ＰＬから発光ダイオードＥＤに流れる駆動電流Ｉｄを制御することができる。発光ダイオードＥＤの対向電極（例えば、カソード）は、共通電圧ＥＬＶＳＳを供給されうる。発光ダイオードＥＤは、駆動電流Ｉｄにより、所定の輝度を有する光を放出することができる。
図３は、画素回路ＰＣが２つのトランジスタ及び１つのストレージ薄膜トランジスタを含む場合を説明しているが、本発明はそれに限定されない。
図４を参照すれば、画素回路ＰＣは、７個のトランジスタ及び２つのキャパシタを含むこともできる。
画素回路ＰＣは、第１ないし第７トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、ストレージキャパシタＣｓｔ及びブーストキャパシタＣｂｔを含むこともできる。他の実施形態として、画素回路ＰＣは、ブーストキャパシタＣｂｔを含まないのである。
第１ないし第７トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７のうち一部はＮＭＯＳ（n-channel MOSFET）であり、残りはＰＭＯＳ（p-channel MOSFET）であってもよい。他の実施形態として、第３、第４及び第７トランジスタＴ３、Ｔ４、Ｔ７はＮＭＯＳ（n-channel MOSFET）であり、残りはＰＭＯＳ（p-channel MOSFET）であってもよい。
第１ないし第７トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、ストレージキャパシタＣｓｔ及びブーストキャパシタＣｂｔは、信号線に連結されてもよい。信号線は、スキャン線ＧＷ、発光制御線ＥＭ、補償ゲート線ＧＣ、第１初期化ゲート線ＧＩ１、第２初期化ゲート線ＧＩ２及びデータ線ＤＬを含んでもよい。画素回路ＰＣは、電圧線、例えば、駆動電圧線ＰＬ、第１初期化電圧線ＶＬ１及び第２初期化電圧線ＶＬ２に電気的に連結されてもよい。
第１トランジスタＴ１は、駆動トランジスタであってもよい。第１トランジスタＴ１の第１ゲート電極は、ストレージキャパシタＣｓｔと連結されており、第１トランジスタＴ１の第１電極は、第５トランジスタＴ５を経由して、駆動電圧線ＰＬに電気的に連結され、第１トランジスタＴ１の第２電極は、第６トランジスタＴ６を経由して、発光ダイオードＥＤの画素電極（例えば、アノード）と電気的に連結される。第１トランジスタＴ１の第１電極及び第２電極のうち１つはソース電極であってもよく、他の１つはドレイン電極であってもよい。第１トランジスタＴ１は、第２トランジスタＴ２のスイッチング動作によって、発光ダイオードＥＤに駆動電流Ｉｄを供給してもよい。
第２トランジスタＴ２は、スイッチングトランジスタであってもよい。第２トランジスタＴ２の第２ゲート電極は、スキャン線ＧＷに連結されており、第２トランジスタＴ２の第１電極は、データ線ＤＬに連結されており、第２トランジスタＴ２の第２電極は、第１トランジスタＴ１の第１電極に連結されており、かつ第５トランジスタＴ５を経由して、駆動電圧線ＰＬに電気的に連結されている。第２トランジスタＴ２の第１電極及び第２電極のうち１つはソース電極であってもよく、他の１つはドレイン電極であってもよい。第２トランジスタＴ２は、スキャン線ＧＷを通じて伝達されたスキャン信号Ｓｇｗによってターンオンされ、データ線ＤＬに伝達されたデータ信号Ｄｍを第１トランジスタＴ１の第１電極に伝達するスイッチング動作を行うことができる。
第３トランジスタＴ３は、第１トランジスタＴ１の閾値電圧を補償する補償トランジスタであってもよい。第３トランジスタＴ３の第３ゲート電極は、補償ゲート線ＧＣに連結されている。第３トランジスタＴ３の第１電極は、ノード連結線１６６を通じて、ストレージキャパシタＣｓｔの下部電極ＣＥ１及び第１トランジスタＴ１の第１ゲート電極に連結されている。第３トランジスタＴ３の第１電極は、第４トランジスタＴ４にも連結される。第３トランジスタＴ３の第２電極は、第１トランジスタＴ１の第２電極に連結されており、かつ第６トランジスタＴ６を経由して、発光ダイオードＥＤの画素電極（例えば、アノード）と電気的に連結されている。第３トランジスタＴ３の第１電極及び第２電極のうち１つはソース電極であってもよく、他の１つはドレイン電極であってもよい。
第３トランジスタＴ３は、補償ゲート線ＧＣを通じて伝達された補償信号Ｓｇｃによってターンオンされ、第１トランジスタＴ１の第１ゲート電極と第２電極（例えば、ドレイン電極）とを電気的に連結し、第１トランジスタＴ１をダイオード接続する。
第４トランジスタＴ４は、第１トランジスタＴ１の第１ゲート電極を初期化する第１初期化トランジスタであってもよい。第４トランジスタＴ４の第４ゲート電極は、第１初期化ゲート線ＧＩ１に連結されている。第４トランジスタＴ４の第１電極は、第１初期化電圧線ＶＬ１に連結されている。第４トランジスタＴ４の第２電極は、ストレージキャパシタＣｓｔの下部電極ＣＥ１、第３トランジスタＴ３の第１電極、及び第１トランジスタＴ１の第１ゲート電極にも連結される。第４トランジスタＴ４の第１電極及び第２電極のうち１つはソース電極であってもよく、他の１つはドレイン電極であってもよい。第４トランジスタＴ４は、第１初期化ゲート線ＧＩ１を通じて伝達された第１初期化信号Ｓｇｉ１によってターンオンされ、第１初期化電圧Ｖｉｎｔを第１トランジスタＴ１の第１ゲート電極に伝達し、第１トランジスタＴ１の第１ゲート電極の電圧を初期化させる初期化動作を行うことができる。
第５トランジスタＴ５は、動作制御トランジスタであってもよい。第５トランジスタＴ５の第５ゲート電極は、発光制御線ＥＭに連結されており、第５トランジスタＴ５の第１電極は、駆動電圧線ＰＬと連結されており、第５トランジスタＴ５の第２電極は、第１トランジスタＴ１の第１電極、及び第２トランジスタＴ２の第２電極と連結されている。第５トランジスタＴ５の第１電極及び第２電極のうち１つはソース電極であってもよく、他の１つはドレイン電極であってもよい。
第６トランジスタＴ６は、発光制御トランジスタであってもよい。第６トランジスタＴ６の第６ゲート電極は、発光制御線ＥＭに連結されており、第６トランジスタＴ６の第１電極は、第１トランジスタＴ１の第２電極、及び第３トランジスタＴ３の第２電極に連結されており、第６トランジスタＴ６の第２電極は、第７トランジスタＴ７の第２電極、及び発光ダイオードＥＤの画素電極（例えば、アノード）に電気的に連結されている。第６トランジスタＴ６の第１電極及び第２電極のうち１つはソース電極であってもよく、他の１つはドレイン電極であってもよい。
第５トランジスタＴ５及び第６トランジスタＴ６は、発光制御線ＥＭを通じて伝達された発光制御信号Ｓｅｍによって同時にターンオンされ、駆動電圧ＥＬＶＤＤが発光ダイオードＥＤに伝達され、発光ダイオードＥＤに駆動電流Ｉｄが流れるようにする。
第７トランジスタＴ７は、発光ダイオードＥＤの画素電極（例えば、アノード）を初期化する第２初期化トランジスタであってもよい。第７トランジスタＴ７の第７ゲート電極は、第２初期化ゲート線ＧＩ２に連結されている。第７トランジスタＴ７の第１電極は、第２初期化電圧線ＶＬ２に連結されている。第７トランジスタＴ７の第２電極は、第６トランジスタＴ６の第２電極、及び発光ダイオードＥＤの画素電極（例えば、アノード）に連結されている。第７トランジスタＴ７は、第２初期化ゲート線ＧＩ２を通じて伝達された第２初期化信号Ｓｇｉ２によってターンオンされ、第２初期化電圧Ｖａｉｎｔを発光ダイオードＥＤの画素電極（例えば、アノード）に伝達し、発光ダイオードＥＤの画素電極を初期化させることができる。
一部実施形態として、第２初期化ゲート線ＧＩ２は、次のスキャン線として機能してもよい。例えば、ｉ番目（ｉは、自然数）の行に配置された画素回路ＰＣの第７トランジスタＴ７に連結された第２初期化ゲート線ＧＩ２は、（ｉ＋１）番目の行に配置された画素回路ＰＣのスキャン線に対応してもよい。他の実施形態として、第２初期化ゲート線ＧＩ２は、発光制御線ＥＭとして機能してもよい。例えば、発光制御線ＥＭは、第５ないし第７トランジスタＴ５、Ｔ６、Ｔ７にも電気的に連結されてもよい。
ストレージキャパシタＣｓｔは、下部電極ＣＥ１及び上部電極ＣＥ２を含んでもよい。ストレージキャパシタＣｓｔの下部電極ＣＥ１は、第１トランジスタＴ１の第１ゲート電極と連結され、ストレージキャパシタＣｓｔの上部電極ＣＥ２は、駆動電圧線ＰＬと連結される。ストレージキャパシタＣｓｔは、第１トランジスタＴ１の第１ゲート電極の電圧と、駆動電圧ＥＬＶＤＤとの差に対応する電荷を保存することができる。
ブーストキャパシタＣｂｔは、第３電極ＣＥ３及び第４電極ＣＥ４を含んでもよい。第３電極ＣＥ３は、第２トランジスタＴ２の第２ゲート電極及びスキャン線ＧＷに連結され、第４電極ＣＥ４は、第３トランジスタＴ３の第１電極及びノード連結線１６６に連結される。ブーストキャパシタＣｂｔは、スキャン線ＧＷに供給されるスキャン信号Ｓｇｗがターンオフされるとき、第１ノードＮ１の電圧を上昇させることができ、第１ノードＮ１の電圧が上昇すれば、ブラック階調を鮮明に表現することができる。
第１ノードＮ１は、第１トランジスタＴ１の第１ゲート電極、第３トランジスタＴ３の第１電極、第４トランジスタＴ４の第２電極、及びブーストキャパシタＣｂｔの第４電極ＣＥ４が連結される領域であってもよい。
一実施形態として、図４は、第３及び第４トランジスタＴ３、Ｔ４がＮＭＯＳ（n-channel MOSFET）であり、第１、第２、第５ないし第７トランジスタＴ１、Ｔ２、Ｔ５、Ｔ６、Ｔ７がＰＭＯＳ（p-channel MOSFET）であることを説明している。イメージを表示する表示装置の輝度に直接的に影響を及ぼす第１トランジスタＴ１の場合、高い信頼性を有する多結晶シリコンで構成された半導体層を含むように構成し、これにより、高解像度の表示装置を具現することができる。
図５Ａないし図５Ｉは、本発明の一実施形態による表示装置の製造方法の一部段階を概略的に示す断面図である。
図５Ａを参照すれば、基板１００上に画素回路ＰＣが形成されてもよい。基板１００は、ガラス材または高分子樹脂を含んでもよい。基板１００は、高分子樹脂を含むベース層と、無機バリヤー層とが積層された構造を有することができる。高分子樹脂は、ポリエーテルスルホン（ＰＥＳ）、ポリアクリレート（ＰＡＲ）、ポリエーテルイミド（ＰＥＩ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリアリレート、ポリイミド（ＰＩ）、ポリカーボネート、セルローストリアセテート（ＴＡＣ）、及びセルロースアセテートプロピオネート（ＣＡＰ）を含んでいてもよい。
バッファ層１０１は、基板１００の上面上に配置されてもよい。バッファ層１０１は、不純物がトランジスタの半導体層に浸入することを防止することができる。バッファ層１０１は、シリコン窒化物、シリコン酸窒化物及びシリコン酸化物のような無機絶縁物を含んでもよく、前述の無機絶縁物を含む単層または多層であってもよい。
画素回路ＰＣは、バッファ層１０１上に配置されてもよい。画素回路ＰＣは、図３または図４のように、複数のトランジスタ及びストレージキャパシタを含んでもよい。一実施形態として、図５Ａは、画素回路ＰＣの第１トランジスタＴ１、第６トランジスタＴ６及びストレージキャパシタＣｓｔを示す。
第１トランジスタＴ１は、バッファ層１０１上の第１半導体層Ａ１、及び第１半導体層Ａ１のチャネル領域と重畳する第１ゲート電極Ｇ１を含んでもよい。第１半導体層Ａ１は、シリコン系半導体物質、例えば、ポリシリコンを含んでもよい。第１半導体層Ａ１は、チャネル領域、並びにチャネル領域の両側に配置された第１領域及び第２領域を含む。第１領域及び第２領域は、チャネル領域より高濃度の不純物を含む領域であって、第１領域及び第２領域のうちいずれか１つは、ソース領域に該当し、他の１つは、ドレイン領域に該当することができる。
第６トランジスタＴ６は、バッファ層１０１上の第６半導体層Ａ６、及び第６半導体層Ａ６のチャネル領域と重畳する第６ゲート電極Ｇ６を含んでもよい。第６半導体層Ａ６は、シリコン系半導体物質、例えば、ポリシリコンを含んでもよい。第６半導体層Ａ６は、チャネル領域、並びにチャネル領域の両側に配置された第１領域及び第２領域を含む。第１領域及び第２領域は、チャネル領域より高濃度の不純物を含む領域であって、第１領域及び第２領域のうちいずれか１つは、ソース領域に該当し、他の１つは、ドレイン領域に該当することができる。
第１ゲート電極Ｇ１及び第６ゲート電極Ｇ６は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）などを含む導電物質を含んでもよく、前述の物質を含む単層または多層の構造を有してもよい。第１ゲート電極Ｇ１及び第６ゲート電極Ｇ６の下には、第１半導体層Ａ１及び第６半導体層Ａ６との電気的絶縁のための第１ゲート絶縁層１０３が配置されてもよい。第１ゲート絶縁層１０３は、シリコン窒化物、シリコン酸窒化物及びシリコン酸化物のような無機絶縁物を含んでもよく、前述の無機絶縁物を含む単層または多層であってもよい。
ストレージキャパシタＣｓｔは、互いに重畳する下部電極ＣＥ１及び上部電極ＣＥ２を含んでもよい。一実施形態として、ストレージキャパシタＣｓｔの下部電極ＣＥ１は、第１ゲート電極Ｇ１を含んでもよい。すなわち、第１ゲート電極Ｇ１は、ストレージキャパシタＣｓｔの下部電極ＣＥ１を含んでもよい。例えば、第１ゲート電極Ｇ１とストレージキャパシタＣｓｔの下部電極ＣＥ１とは一体的に形成されてもよい。
ストレージキャパシタＣｓｔの下部電極ＣＥ１と上部電極ＣＥ２との間には、第１層間絶縁層１０５が配置されてもよい。第１層間絶縁層１０５は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物のような無機絶縁物を含んでもよく、前述の無機絶縁物を含む単層または多層の構造を有することができる。
ストレージキャパシタＣｓｔの上部電極ＣＥ２は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）及び／またはチタン（Ｔｉ）のような低抵抗の導電物質を含んでもよく、前述の物質を含む単層または多層の構造を有することができる。
ストレージキャパシタＣｓｔ上には、第２層間絶縁層１０７が配置されてもよい。第２層間絶縁層１０７は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物のような無機絶縁物を含んでもよく、前述の無機絶縁物を含む単層または多層の構造を有することができる。
第１トランジスタＴ１の第１半導体層Ａ１に電気的に連結されたソース電極Ｓ１及び／またはドレイン電極Ｄ１は、第２層間絶縁層１０７上に配置されうる。第６トランジスタＴ６の第６半導体層Ａ６に電気的に連結されたソース電極Ｓ６及び／またはドレイン電極Ｄ６は、第２層間絶縁層１０７上に配置されうる。ソース電極Ｓ１、Ｓ６及び／またはドレイン電極Ｄ１、Ｄ６は、アルミニウム（Ａｌ）、銅（Ｃｕ）及び／またはチタン（Ｔｉ）を含んでもよく、前述の物質を含む単層または多層であってもよい。
第１有機絶縁層１０９は、画素回路ＰＣ上に配置されてもよい。第１有機絶縁層１０９は、アクリル、ベンゾシクロブテン（ＢＣＢ）、ポリイミドまたはヘキサメチルジシロキサン（ＨＭＤＳＯ）などのような有機絶縁物を含んでもよい。
接続メタルＣＭは、第１有機絶縁層１０９上に配置されてもよい。接続メタルＣＭは、アルミニウム（Ａｌ）、銅（Ｃｕ）及び／またはチタン（Ｔｉ）を含んでもよく、前述の物質を含む単層または多層であってもよい。
第２有機絶縁層１１１は、接続メタルＣＭと画素電極２１０との間に配置されてもよい。第２有機絶縁層１１１は、アクリル、ベンゾシクロブテン（ＢＣＢ）、ポリイミドまたはヘキサメチルジシロキサン（ＨＭＤＳＯ）などのような有機絶縁物を含んでもよい。図５Ａを参照して説明した実施形態によれば、画素回路ＰＣと画素電極２１０とが接続メタルＣＭを通じて電気的に連結されたことを示しているが、他の実施形態によれば、接続メタルＣＭは省略し、画素回路ＰＣと画素電極２１０との間に１層の有機絶縁層が位置することもできる。あるいは、画素回路ＰＣと画素電極２１０との間に３層以上の有機絶縁層が位置することもでき、複数の接続メタルを通じて画素回路ＰＣと画素電極２１０とが電気的に連結可能である。
画素電極２１０は、第２有機絶縁層１１１上に形成されてもよい。画素電極２１０は、（半）透明電極であってもよく、反射電極であってもよい。画素電極２１０が（半）透明電極である場合、例えば、ＩＴＯ（indium tin oxide）、ＩＺＯ（indium zinc oxide）、ＺｎＯ（zinc oxide）、Ｉｎ２Ｏ３（indium oxide）、ＩＧＯ（indium gallium oxide）またはＡＺＯ（aluminium zinc oxide）で形成されてもよい。画素電極２１０が反射電極である場合には、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒまたはそれらの化合物などで反射膜を形成し、その反射膜上に、ＩＴＯ、ＩＺＯ、ＺｎＯまたはＩｎ２Ｏ３で形成された膜を形成することができる。一実施形態として、画素電極２１０は、ＩＴＯ層、Ａｇ層及びＩＴＯ層が順に積層された構造であってもよい。画素電極２１０は、第２有機絶縁層１１１のコンタクトホールを通じて、接続メタルＣＭにも電気的に連結されてもよい。
画素電極２１０上には、電極保護層１１３が形成されてもよい。電極保護層１１３は、画素電極２１０と共にパターニングされてもよい。例えば、画素電極２１０及び電極保護層１１３は、同一マスクを利用して形成されてもよい。電極保護層１１３は、表示装置の製造工程に含まれた多様なエッチング工程またはアッシング工程などで使用される気体物質または液体物質などによる画素電極２１０の損傷を防止することができる。電極保護層１１３の厚みは、約５００Åであってもよいが、本発明はそれに限定されない。電極保護層１１３は、画素電極２１０の損傷なしに選択的にエッチング可能な物質を含んでもよい。例えば、電極保護層１１３は、ＩＺＯ及び／またはＩＧＺＯ（indium gallium zinc oxide）のような導電性酸化物を含んでもよい。
図５Ｂを参照すれば、画素電極２１０を覆うために、第１無機バンク層３１０、第１金属バンク層３２０、第２無機バンク層３４０及び第２金属バンク層３５０が順に形成されてもよい。
第１無機バンク層３１０は、基板１００上に全体として形成されてもよい。例えば、第１無機バンク層３１０は、画素電極２１０及び電極保護層１１３と重畳するが、画素電極２１０及び電極保護層１１３が存在しない第２有機絶縁層１１１の上面と直接接触することができる。第１無機バンク層３１０は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物のような無機絶縁物を含んでもよく、前述の無機絶縁物を含む単層または多層の構造を有することができる。
第１金属バンク層３２０は、第１無機バンク層３１０上に全体として形成されてもよい。第１金属バンク層３２０は、互いに異なる金属を含む複数のサブ金属層を含むこともできる。これと関連し、図５Ｂは、第１金属バンク層３２０が、第１サブ金属層３２３、第１サブ金属層３２３上に位置する第２サブ金属層３２５、及び第１サブ金属層３２３と第１無機バンク層３１０との間に位置する第３サブ金属層３２１を含むことを示している。一部実施形態において、第１金属バンク層３２０は、第１サブ金属層３２３及び第２サブ金属層３２５を含み、第３サブ金属層３２１が省略可能である。
第１サブ金属層３２３と第２サブ金属層３２５とは、エッチング選択性が互いに異なる金属を含んでもよい。例えば、第１サブ金属層３２３は、アルミニウム（Ａｌ）を含み、第２サブ金属層３２５及び第３サブ金属層３２１は、チタン（Ｔｉ）を含んでもよい。
第２無機バンク層３４０は、第１金属バンク層３２０上に全体として形成されてもよい。第２無機バンク層３４０は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物のような無機絶縁物を含んでもよく、前述の無機絶縁物を含む単層または多層の構造を有することができる。
図５Ｂに示されたように、第２無機バンク層３４０と第１金属バンク層３２０との間には、第３無機バンク層３３０が位置してもよい。第３無機バンク層３３０は、表示装置の製造工程に含まれた多様なエッチング工程またはアッシング工程などで使用される気体物質または液体物質などによる第１金属バンク層３２０の損傷を防止することができる。第３無機バンク層３３０は、第１金属バンク層３２０の損傷なしに選択的にエッチング可能な物質を含んでもよい。例えば、第３無機バンク層３３０は、ＩＺＯ及び／またはＩＧＺＯのような導電性酸化物を含んでもよい。一部実施形態において、第２無機バンク層３４０及び第３無機バンク層３３０のうちいずれか１層は省略可能である。
第２金属バンク層３５０は、第２無機バンク層３４０上に全体として形成されうる。第２金属バンク層３５０は、互いに異なる金属を含む複数のサブ金属層を含むこともできる。これと関連し、図５Ｂは、第２金属バンク層３５０が、第４サブ金属層３５３、第４サブ金属層３５３上に位置する第５サブ金属層３５５、及び第４サブ金属層３５３と第２無機バンク層３４０との間に位置する第６サブ金属層３５１を含むことを示している。一部実施形態において、第２金属バンク層３５０は、第４サブ金属層３５３及び第５サブ金属層３５５を含み、第６サブ金属層３５１が省略可能である。他の一部実施形態において、第２金属バンク層３５０は、単一の金属層で構成されることも可能である。
第４サブ金属層３５３と第５サブ金属層３５５とは、エッチング選択性が互いに異なる金属を含んでもよい。例えば、第４サブ金属層３５３は、アルミニウム（Ａｌ）を含み、第５サブ金属層３５５及び第６サブ金属層３５１は、チタン（Ｔｉ）を含んでもよい。
図５Ｃを参照すれば、第２金属バンク層３５０上に有機バンク層３６０が形成されてもよい。第１無機バンク層３１０、第１金属バンク層３２０、第３無機バンク層３３０、第２無機バンク層３４０、第２金属バンク層３５０及び有機バンク層３６０は、バンク層３００を構成してもよい。
有機バンク層３６０は、基板１００の上面にほぼ垂直な方向から見るとき、画素電極２１０のエッジを覆い、画素電極２１０と重畳する開口が設けられていてもよい。有機バンク層３６０の開口を通じて、第２金属バンク層３５０の上面の一部が露出されてもよい。
有機バンク層３６０は、黒色であってもよい。有機バンク層３６０は、光遮断物質を含んでもよく、黒色で提供されてもよい。光遮断物質は、カーボンブラック、カーボンナノチューブ、ブラック染料を含む樹脂またはペースト、金属粒子、例えば、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）及びその合金、金属酸化物粒子（例えば、クロム酸化物）、または金属窒化物粒子（例えば、クロム窒化物）などを含んでもよい。有機バンク層３６０が光遮断物質を含む場合、有機バンク層３６０の下部に配置された金属構造物による外郭反射を減らすことができる。
有機バンク層３６０をマスクとして利用して、第２金属バンク層３５０の一部及び第２無機バンク層３４０の一部が除去されてもよい。例えば、図５Ｃに示されたように、第５サブ金属層３５５の一部が除去され、第５サブ開口３５５ＯＰが形成され、第４サブ金属層３５３の一部が除去され、第４サブ開口３５３ＯＰが形成され、第６サブ金属層３５１の一部が除去され、第６サブ開口３５１ＯＰが形成され、第２無機バンク層３４０の一部が除去され、第２バンク開口３４０ＯＰが順に形成されてもよい。
一実施形態として、第２金属バンク層３５０の一部及び第２無機バンク層３４０の一部は、ドライエッチング（dry etching）によって除去されてもよい。エッチング工程時、第３無機バンク層３３０は、その下の第１金属バンク層３２０を保護することができる。
図５Ｄを参照すれば、第３無機バンク層３３０の一部が除去され、第３バンク開口３３０ＯＰが形成されてもよい。第３無機バンク層３３０の一部は、ウェットエッチング（wet etching）によって除去されてもよい。
図５Ｄでは、第３バンク開口３３０ＯＰの幅が第２バンク開口３４０ＯＰの幅と同一であることを示しているが、一部実施形態において、第３バンク開口３３０ＯＰの幅が第２バンク開口３４０ＯＰの幅より広く形成されることも可能である。その場合、第２無機バンク層３４０が、第３バンク開口３３０ＯＰをなす第３無機バンク層３３０の側面から突出したアンダーカット（undercut）構造を形成することができる。
一部実施形態において、第３無機バンク層３３０の一部を除去する前に、第４サブ金属層３５３の一部をウェットエッチングによって除去する工程をさらに含むこともできる。他の一部実施形態において、第３無機バンク層３３０の一部を除去し、第３バンク開口３３０ＯＰを形成する工程において、第４サブ金属層３５３の一部が除去されてもよい。その場合、第４サブ開口３５３ＯＰの幅（または、面積）が広くなり、第５サブ金属層３５５が、第４サブ開口３５３ＯＰをなす第４サブ金属層３５３の側面から突出したアンダーカット構造が形成されてもよい。
図５Ｅを参照すれば、有機バンク層３６０及び第３無機バンク層３３０をマスクとして利用して、第１金属バンク層３２０の一部及び第１無機バンク層３１０の一部が除去されてもよい。例えば、第２サブ金属層３２５の一部が除去され、第２サブ開口３２５ＯＰが形成され、第１サブ金属層３２３の一部が除去され、第１サブ開口３２３ＯＰが形成され、第３サブ金属層３２１の一部が除去され、第３サブ開口３２１ＯＰが形成され、第１無機バンク層３１０の一部が除去され、第１バンク開口３１０ＯＰが順に形成されてもよい。第１無機バンク層３１０の第１バンク開口３１０ＯＰは、画素電極２１０の中央部と重畳してもよく、第１無機バンク層３１０は、画素電極２１０のエッジと重畳してもよい。
一実施形態として、第１金属バンク層３２０の一部及び第１無機バンク層３１０の一部は、ドライエッチングによっても除去されてもよい。エッチング工程時、電極保護層１１３は、その下の画素電極２１０を保護してもよい。
前述のように、一部実施形態において、バンク層３００は、第３無機バンク層３３０を含まなくてもよい。その場合、第３無機バンク層３３０を除去するためのウェットエッチング工程が省略され、連続したドライエッチング工程により、第２金属バンク層３５０の一部、第２無機バンク層３４０の一部、第１金属バンク層３２０の一部、及び第１無機バンク層３１０の一部が除去されてもよい。
図５Ｆを参照すれば、電極保護層１１３の少なくとも一部が除去され、画素電極２１０の上面が露出されうる。電極保護層１１３の少なくとも一部は、ウェットエッチングによっても除去される。
一部実施形態において、第１無機バンク層３１０と画素電極２１０との間に介在された電極保護層１１３の一部は、ウェットエッチングによって除去されずに残存してもよい。したがって、電極保護層１１３及び第１無機バンク層３１０は、画素電極２１０のエッジと重畳し、画素電極２１０、第１金属バンク層３２０、及び後述する発光ダイオードの対向電極の間の距離を増加させることにより、それら間でアーク（arc）などの発生を防止することができる。
他の一部実施形態において、電極保護層１１３は、完全に除去されてもよい。その場合、画素電極２１０と第１無機バンク層３１０との間に電極保護層１１３が除去されて形成される溝は、空いていてもよく、あるいは後述する中間層によって満たされていてもよい。
一部実施形態において、電極保護層１１３の少なくとも一部を除去する工程において、第３無機バンク層３３０の一部が除去されうる。その場合、第３バンク開口３３０ＯＰの幅（または、面積）が広くなる。
一部実施形態において、電極保護層１１３の少なくとも一部を除去する工程において、第１サブ金属層３２３及び／または第４サブ金属層３５３の一部が除去されてもよい。その場合、第１サブ開口３２３ＯＰの幅（または、面積）及び／または第４サブ開口３５３ＯＰの幅（または、面積）が広くなる。
前述の工程により、バンク層３００に、第２金属バンク層３５０、第２無機バンク層３４０、第３無機バンク層３３０、第１金属バンク層３２０及び第１無機バンク層３１０を貫通する画素開口ＯＰが設けられてもよい。すなわち、画素開口ＯＰを通じて、画素電極２１０の上面がバンク層３００から露出されてもよい。
図５Ｇを参照すれば、第１サブ金属層３２３の一部、第３無機バンク層３３０の一部、及び第４サブ金属層３５３の一部は、ウェットエッチングによって除去されてもよい。例えば、第１サブ金属層３２３の一部をさらに除去し、第１サブ開口３２３ＯＰの幅（または、面積）が、第２サブ金属層３２５の第２サブ開口３２５ＯＰの幅（または、面積）よりも広くなる。したがって、第２サブ金属層３２５が第１サブ開口３２３ＯＰをなす第１サブ金属層３２３の側面から突出して、第１チップＰＴ１を形成することができる。
第３無機バンク層３３０の一部をさらに除去し、第３バンク開口３３０ＯＰの幅（または、面積）が、第２無機バンク層３４０の第２バンク開口３４０ＯＰの幅（または、面積）よりも広くなる。したがって、第２無機バンク層３４０が第３バンク開口３３０ＯＰをなす第３無機バンク層３３０の側面から突出して、第２チップＰＴ２を形成することができる。
第４サブ金属層３５３の一部をさらに除去し、第４サブ開口３５３ＯＰの幅（または、面積）が、第５サブ金属層３５５の第５サブ開口３５５ＯＰの幅（または、面積）よりも広くなる。したがって、第５サブ金属層３５５が第４サブ開口３５３ＯＰをなす第４サブ金属層３５３の側面から突出して、第３チップＰＴ３を形成することができる。
第１サブ金属層３２３、第３無機バンク層３３０及び第４サブ金属層３５３のエッチング選択性が互いに異なっているので、ウェットエッチングによって除去される量が互いに異なっていてもよい。
一部実施形態において、有機バンク層３６０は除去されてもよい。図５Ｈないし図５Ｉでは、有機バンク層３６０が除去されずに存在する場合を示している。以下、有機バンク層３６０が存在する場合を中心に説明する。
図５Ｈを参照すれば、図５Ｇを参照して説明した構造上に、画素電極２１０と重畳するように、中間層２２０及び対向電極２３０を形成することができる。画素電極２１０、中間層２２０及び対向電極２３０の積層構造は、発光ダイオードＥＤに該当する。一部実施形態において、中間層２２０は、熱蒸着法のような蒸着方式によっても形成される。一部実施形態において、対向電極２３０は、熱蒸着法またはスパッタリング法のような蒸着方式によっても形成される。
中間層２２０は、所定の色相（赤色、緑色または青色）の光を放出する発光層を含む。発光層は、高分子または低分子有機物を含んでもよい。他の実施形態として、発光層は、無機物または量子ドットを含んでもよい。
中間層２２０は、画素電極２１０と発光層との間に介在される第１共通層、及び／または発光層と対向電極２３０との間に介在される第２共通層を含む。第１共通層は、ホール輸送層（HTL: Hole Transport Layer）及び／またはホール注入層（HIL: Hole Injection Layer）を含む。第２共通層は、電子輸送層（ETL: Electron Transport Layer）及び／または電子注入層（EIL: Electron Injection Layer）を含む。第１共通層及び第２共通層は、有機物を含んでもよい。
中間層２２０は、単一の発光層を含む単一スタック構造を有してもよく、複数の発光層を含むマルチスタック構造であるタンデム構造を有してもよい。タンデム構造を有する場合、複数のスタック間には、電荷生成層（CGL: Charge Generation Layer）が配置されてもよい。
中間層２２０は、基板１００上に全体として形成されてもよい。例えば、中間層２２０は、別途のマスクなしに蒸着され、中間層２２０を形成するための蒸着物質は、バンク層３００の上面、第１チップＰＴ１の上面と側面、及び第２チップＰＴ２の上面と側面に、ダミー中間層２２０ｂを形成することができる。中間層２２０とダミー中間層２２０ｂとは、第１チップＰＴ１、第２チップＰＴ２及び第３チップＰＴ３により、互いに分離及び離隔されてもよい。中間層２２０とダミー中間層２２０ｂとは、同一物質及び／または同一層数のサブ層（例えば、第１共通層、発光層、第２共通層）を含むこともできる。
対向電極２３０は、仕事関数が低い導電性物質を含んでもよい。例えば、対向電極２３０は、銀（Ａｇ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、クロミウム（Ｃｒ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）またはそれらの合金などを含む（半）透明層を含んでもよい。あるいは、対向電極２３０は、前述の物質を含む（半）透明層上に、ＩＴＯ、ＩＺＯ、ＺｎＯまたはＩｎ２Ｏ３のような層をさらに含むこともできる。
対向電極２３０は、基板１００上に全体として形成されてもよい。例えば、対向電極２３０は、別途のマスクなしに蒸着され、対向電極２３０を形成するための蒸着物質は、バンク層３００の上面、第１チップＰＴ１の上面と側面、及び第２チップＰＴ２の上面と側面に、ダミー対向電極２３０ｂを形成することができる。対向電極２３０とダミー対向電極２３０ｂとは、第１チップＰＴ１、第２チップＰＴ２及び第３チップＰＴ３により、互いに分離及び離隔されうる。対向電極２３０とダミー対向電極２３０ｂとは、同一物質及び／または同一層数のサブ層を含むこともできる。
一部実施形態において、中間層２２０は、熱蒸着工程を利用して形成され、対向電極２３０は、スパッタリング工程を利用して形成されうる。対向電極２３０を形成するための蒸着物質の入射方向は、基板１００に垂直な方向を基準として、中間層２２０を形成するための蒸着物質が入射する方向よりも傾いている。対向電極２３０が蒸着される面積は、中間層２２０が蒸着される面積よりも広い。したがって、対向電極２３０は、第１金属バンク層３２０の側面に直接接触することができる。例えば、図５Ｈに示されたように、対向電極２３０は、中間層２２０によってカバーされる領域を超えて、第１サブ金属層３２３の側面に直接接触することができる。
一部実施形態において、蒸着工程時、対向電極２３０を形成するための蒸着物質の入射方向と斜めに基板１００を傾けて、対向電極２３０が第１金属バンク層３２０の側面に接触する領域を増加させることができる。
前述のように、第１金属バンク層３２０は、共通電源供給配線１６（図２参照）と電気的に連結されるので、対向電極２３０は、第１金属バンク層３２０を通じて、共通電圧ＥＬＶＳＳを伝達されうる。
図５Ｈには示されていないが、対向電極２３０上には、キャッピング層（図示せず）が配置されてもよい。キャッピング層は、対向電極２３０を保護すると共に、光取出効率を高めるために設けられた層であってもよい。キャッピング層の屈折率は、対向電極２３０の屈折率よりも高い。あるいは、キャッピング層は、屈折率が互いに異なる層が積層されて設けられてもよい。例えば、キャッピング層の屈折率は、約１．７ないし約１．９であってもよい。キャッピング層は、有機物質を含み、ＬｉＦをさらに含んでもよい。
図５Ｉを参照すれば、対向電極２３０上に、無機封止層５１０、平坦化層５２０及び保護層５３０を含む封止層５００が形成されてもよい。
無機封止層５１０は、アルミニウム酸化物、チタン酸化物、タンタル酸化物、ハフニウム酸化物、亜鉛酸化物、シリコン酸化物、シリコン窒化物及びシリコン酸窒化物のうち１以上の無機物を含んでもよく、化学気相蒸着法のような方式によって蒸着されてもよい。無機封止層５１０は、前述の物質を含む単層または多層であってもよい。
無機封止層５１０は、相対的に優れたステップカバレッジ（step coverage）を有するので、第１チップＰＴ１の下面の少なくとも一部、第２チップＰＴ２の下面の少なくとも一部、及び第３チップＰＴ３の下面の少なくとも一部をカバーすることができる。例えば、図５Ｉに示されたように、無機封止層５１０は、ダミー対向電極２３０ｂの上面と側面、第３チップＰＴ３の下面、画素開口ＯＰをなす第４サブ金属層３５３の側面、第２チップＰＴ２の下面、画素開口ＯＰをなす第３無機バンク層３３０の側面、第１チップＰＴ１の下面、画素開口ＯＰをなす第１サブ金属層３２３の側面、及び対向電極２３０の上面を連続してカバーすることができる。
無機封止層５１０は、第１チップＰＴ１の下面、第２チップＰＴ２の下面、及び第３チップＰＴ３の下面と直接接触し、無機接触領域を形成することができる。無機接触領域は、１つの発光ダイオードＥＤを完全に取り囲む閉ループを形成し、水分及び／または空気のような不純物が浸入する経路を減少または遮断することができる。また、第１チップＰＴ１、第２チップＰＴ２及び第３チップＰＴ３の凹凸により、無機封止層５１０の接着力が向上しうる。
無機封止層５１０上に、平坦化層５２０が形成されうる。平坦化層５２０は、バンク層３００の画素開口ＯＰを埋め込み、平坦化層５２０の上部に配置される構成要素に平坦なベース面を提供することができる。平坦化層５２０は、ポリマー（polymer）系物質を含んでもよい。ポリマー系物質は、アクリル系樹脂、エポキシ系樹脂、ポリイミド、ポリエチレンなどを含んでもよい。
一部実施形態において、平坦化層５２０の屈折率は、無機封止層５１０の屈折率よりも高い。例えば、平坦化層５２０の屈折率は、約１．６以上であってもよい。平坦化層５２０の屈折率は、約１．６ないし約１．９であってもよい。平坦化層５２０は、高屈折率化のための分散粒子をさらに含んでもよい。例えば、平坦化層５２０には、酸化亜鉛（ＺｎＯｘ）、酸化チタン（ＴｉＯ２）、酸化ジルコニウム（ＺｒＯ２）、チタン酸バリウム（ＢａＴｉＯ３）などの金属酸化物粒子が分散されてもよい。
平坦化層５２０上には、保護層５３０が配置されてもよい。保護層５３０は、アルミニウム酸化物、チタン酸化物、タンタル酸化物、ハフニウム酸化物、亜鉛酸化物、シリコン酸化物、シリコン窒化物及びシリコン酸窒化物のうち１以上の無機物を含んでもよい。保護層５３０は、以後の工程において平坦化層５２０の損傷を防止することができる。一実施形態において、保護層５３０の屈折率は、平坦化層５２０の屈折率よりも低い。
図６は、本発明の一実施形態による表示装置を概略的に示す断面図である。図６は、バンク層３００の構造をより詳細に説明するために、図５Ｉの表示装置のＡ領域を拡大して示している。
図６を参照すれば、バンク層３００は、第１無機バンク層３１０、第１金属バンク層３２０、第３無機バンク層３３０、第２無機バンク層３４０、第２金属バンク層３５０及び有機バンク層３６０を含んでもよく、画素電極２１０と重畳する画素開口ＯＰが設けられていてもよい。
第１金属バンク層３２０は、第１サブ金属層３２３及び第１サブ金属層３２３上に位置する第２サブ金属層３２５を含んでもよい。第１金属バンク層３２０は、第１サブ金属層３２３と第１無機バンク層３１０との間に介在される第３サブ金属層３２１をさらに含んでもよい。第２サブ金属層３２５の一部は、画素開口ＯＰをなす第１サブ金属層３２３の側面から突出した第１チップＰＴ１を形成することができる。すなわち、第２サブ金属層３２５は、第１チップＰＴ１を有してもよい。
第２無機バンク層３４０の一部は、画素開口ＯＰをなす第３無機バンク層３３０の側面から突出した第２チップＰＴ２を形成してもよい。すなわち、第２無機バンク層３４０は、第２チップＰＴ２を有してもよい。
第２金属バンク層３５０は、第４サブ金属層３５３及び第４サブ金属層３５３上に位置する第５サブ金属層３５５を含んでもよい。第２金属バンク層３５０は、第２無機バンク層３４０と第４サブ金属層３５３との間に介在される第６サブ金属層３５１をさらに含んでもよい。第５サブ金属層３５５の一部は、画素開口ＯＰをなす第４サブ金属層３５３の側面から突出した第３チップＰＴ３を形成することができる。すなわち、第５サブ金属層３５５は、第３チップＰＴ３を有することができる。
第１チップＰＴ１の突出長ｄ１、第２チップＰＴ２の突出長ｄ２、及び第３チップＰＴ３の突出長ｄ３は、互いに同一であっても、互いに異なっていてもよい。第１チップＰＴ１の突出長ｄ１は、約２μｍ以下であってもよい。一部実施形態において、第１チップＰＴ１の長さは、約０．３μｍないし約１μｍ、または約０．３μｍないし約０．７μｍであってもよい。図６は、第２チップＰＴ２の突出長ｄ２が、第１チップＰＴ１の突出長ｄ１及び第３チップＰＴ３の突出長ｄ３より長いことを示しているが、本発明がそれに限定されるものではない。
一部実施形態において、前述のように、第３無機バンク層３３０をウェットエッチングによって除去する工程時、第４サブ金属層３５３の一部が共に除去され、第１チップＰＴ１の突出長ｄ１は、第３チップＰＴ３の突出長ｄ３よりも短い。他の一部実施形態において、第１サブ金属層３２３の厚み３２３ｔと、第４サブ金属層３５３の厚み３５３ｔとが互いに異なってもいる。その場合、同一物質を含むとしても、エッチング物質に露出される面積の差により、エッチング速度が互いに異なってもいる。例えば、第１サブ金属層３２３の厚み３２３ｔが第４サブ金属層３５３の厚み３５３ｔより薄い場合、第１チップＰＴ１の突出長ｄ１は、第３チップＰＴ３の突出長ｄ３よりも短い。同様に、第３無機バンク層３３０の厚み３３０ｔを調節し、第２チップＰＴ２の突出長ｄ２を決定することができる。
バンク層３００を貫通する画素開口ＯＰを通じて、中間層２２０及び対向電極２３０が画素電極２１０と重畳して形成されうる。中間層２２０及び対向電極２３０は、基板１００に対して全体として形成されるので、バンク層３００の上面、第２チップＰＴ２の上面と側面、第１チップＰＴ１の上面と側面には、ダミー中間層２２０ｂ及びダミー対向電極２３０ｂが形成されうる。中間層２２０は、第１チップＰＴ１、第２チップＰＴ２及び第３チップＰＴ３により、ダミー中間層２２０ｂと互いに分離及び離隔されうる。同様に、対向電極２３０は、第１チップＰＴ１、第２チップＰＴ２及び第３チップＰＴ３により、ダミー対向電極２３０ｂと互いに分離及び離隔されうる。
対向電極２３０を形成する蒸着物質の入射角度は、中間層２２０を形成する蒸着物質の入射角度より大きいので、対向電極２３０は、第１チップＰＴ１によってカバーされる領域に延び、第１金属バンク層３２０と直接接触することができる。例えば、図６に示されたように、中間層２２０と重畳しない、第３サブ金属層３２１の上面及び第１サブ金属層３２３の側面に対向電極２３０が延び、対向電極２３０と第１金属バンク層３２０とが直接接触するコンタクト部２３０ＣＮＴを形成することができる。
無機封止層５１０は、対向電極２３０及びダミー対向電極２３０ｂ上に全体として形成されてもよい。無機封止層５１０は、相対的に優れたステップカバレッジを有するので、第１チップＰＴ１の下面の少なくとも一部、第２チップＰＴ２の下面の少なくとも一部、及び第３チップＰＴ３の下面の少なくとも一部をカバーすることができる。無機封止層５１０は、第１チップＰＴ１の下面、第２チップＰＴ２の下面、及び第３チップＰＴ３の下面と直接接触し、無機接触領域を形成することができる。
無機封止層５１０上に平坦化層５２０が形成されてもよい。平坦化層５２０は、バンク層３００の画素開口ＯＰの少なくとも一部を埋め込み、平坦化層５２０の上部に配置される構成要素に平坦なベース面を提供することができる。
一部実施形態において、平坦化層５２０の屈折率は、無機封止層５１０の屈折率よりも高い。その場合、発光ダイオードＥＤの中間層２２０から放出された光は、基板１００の上面に垂直な方向（ｚ軸方向）と斜めな方向に沿って進めていて、無機封止層５１０と平坦化層５２０との界面で屈折され、基板１００の上面に垂直な方向（ｚ軸方向）に沿って進めることができる。したがって、表示装置の光出力効率、例えば、正面光出力効率を向上させることができる。
平坦化層５２０上には、保護層５３０が位置しうる。図６に示されたように、平坦化層５２０は、画素開口ＯＰに対応してパターニングされうる。例えば、平坦化層５２０は、画素開口ＯＰの内側にのみ位置し、バンク層３００の上面の少なくとも一部と重畳しないのである。その場合、バンク層３００の上面で、無機封止層５１０は、保護層５３０と直接接触し、無機接触領域を形成することができる。したがって、保護層５３０の一部分にクラックなどが生じる場合にも、平坦化層５２０を通じて、水分及び／または空気のような不純物が周辺画素に伝播されることを防止することができる。
図７は、本発明の一実施形態による表示装置を概略的に示す断面図である。
図７を参照すれば、基板１００は、第１ないし第３画素領域ＰＡ１、ＰＡ２、ＰＡ３、及び隣接する画素領域間の非画素領域ＮＰＡを含んでもよい。
第１発光ダイオードＥＤ１、第２発光ダイオードＥＤ２及び第３発光ダイオードＥＤ３は、基板１００上に離隔されて配置されうる。第１発光ダイオードＥＤ１は、第１画素領域ＰＡ１に配置され、第２発光ダイオードＥＤ２は、第２画素領域ＰＡ２に配置され、第３発光ダイオードＥＤ３は、第３画素領域ＰＡ３に配置される。
基板１００と、第１発光ダイオードＥＤ１、第２発光ダイオードＥＤ２及び第３発光ダイオードＥＤ３との間には、第１画素回路ＰＣ１、第２画素回路ＰＣ２及び第３画素回路ＰＣ３が配置されうる。第１画素回路ＰＣ１、第２画素回路ＰＣ２及び第３画素回路ＰＣ３は、それぞれ図５Ａを参照して説明したようなトランジスタ及びストレージキャパシタを含んでもよい。
第１発光ダイオードＥＤ１は、第１画素回路ＰＣ１にも電気的に連結される。例えば、第１発光ダイオードＥＤ１は、第１画素電極２１１、第１中間層２２１及び第１対向電極２３１の積層構造を有し、第１画素電極２１１は、第１画素回路ＰＣ１とも電気的に連結される。
第２発光ダイオードＥＤ２は、第２画素回路ＰＣ２にも電気的に連結される。第２発光ダイオードＥＤ２は、第２画素電極２１２、第２中間層２２２及び第２対向電極２３２の積層構造を有し、第２画素電極２１２は、第２画素回路ＰＣ２とも電気的に連結される。
第３発光ダイオードＥＤ３は、第３画素回路ＰＣ３にも電気的に連結される。第３発光ダイオードＥＤ３は、第３画素電極２１３、第３中間層２２３及び第３対向電極２３３の積層構造を有し、第３画素電極２１３は、第３画素回路ＰＣ３とも電気的に連結される。
第１中間層２２１、第２中間層２２２及び第３中間層２２３は、それぞれ図５Ｈを参照して説明したように、発光層、第１共通層及び／または第２共通層を含み、具体的な構造及び物質は、前述の通りである。第１中間層２２１の発光層、第２中間層２２２の発光層、及び第３中間層２２３の発光層は、互いに異なる色の光を放出することができる。
第１画素電極２１１、第２画素電極２１２及び第３画素電極２１３それぞれは、内側部分及び内側部分を取り囲む外側部分を含む。本明細書において、「画素電極の外側部分（または、周辺部分）」とは、「画素電極のエッジを含む画素電極の一部分」を示し、「画素電極の内側部分」とは、前述の外側部分（または、周辺部分）によって取り囲まれた画素領域の他の部分を示す。
第１画素電極２１１の内側部分上には、第１中間層２２１が接触し、第１中間層２２１上には、第１対向電極２３１が積層されうる。第１画素電極２１１の外側部分上には、第１無機バンク層３１０が配置されうる。第１無機バンク層３１０は、第１画素電極２１１の外側部分と重畳し、第１画素電極２１１のエッジをカバーするように、第２有機絶縁層１１１上に延びる。
同様に、第２画素電極２１２の内側部分上には、第２中間層２２２が接触し、第２中間層２２２上には、第２対向電極２３２が積層されうる。第２画素電極２１２の外側部分上には、第１無機バンク層３１０が配置されうる。第３画素電極２１３の内側部分上には、第３中間層２２３が接触し、第３中間層２２３上には、第３対向電極２３３が積層されうる。第３画素電極２１３の外側部分上には、第１無機バンク層３１０が配置されうる。
第１画素電極２１１と第１無機バンク層３１０との間、第２画素電極２１２と第１無機バンク層３１０との間、及び第３画素電極２１３と第１無機バンク層３１０との間には、電極保護層１１３が配置されうる。
バンク層３００は、第１無機バンク層３１０、第１金属バンク層３２０、第３無機バンク層３３０、第２無機バンク層３４０、第２金属バンク層３５０及び有機バンク層３６０を含んでもよい。第１金属バンク層３２０は、第１サブ金属層３２３、第２サブ金属層３２５及び第３サブ金属層３２１を含むこともできる。一部実施形態において、第３サブ金属層３２１は省略可能である。第２金属バンク層３５０は、第４サブ金属層３５３、第５サブ金属層３５５及び第６サブ金属層３５１を含むこともできる。一部実施形態において、第５サブ金属層３５５及び／または第６サブ金属層３５１は省略可能である。
バンク層３００は、第１画素電極２１１に重畳する第１画素開口ＯＰ１、第２画素電極２１２に重畳する第２画素開口ＯＰ２、及び第３画素電極２１３に重畳する第３画素開口ＯＰ３を有することができる。バンク層３００の第１画素開口ＯＰ１、第２画素開口ＯＰ２及び第３画素開口ＯＰ３は、それぞれ図５Ｆないし図５Ｉを参照して説明した画素開口ＯＰ（図５Ｆ）と同一構造を有する。
第１画素開口ＯＰ１、第２画素開口ＯＰ２及び第３画素開口ＯＰ３それぞれは、バンク層３００の上面から底面を貫通し、内側に突出した複数のチップを有することができる。例えば、第２サブ金属層３２５は、第１画素開口ＯＰ１、第２画素開口ＯＰ２及び第３画素開口ＯＰ３それぞれをなす第１サブ金属層３２３の側面から突出した第１チップＰＴ１を有することができる。第２無機バンク層３４０は、第１画素開口ＯＰ１、第２画素開口ＯＰ２及び第３画素開口ＯＰ３それぞれをなす第３無機バンク層３３０の側面から突出した第２チップＰＴ２を有することができる。第５サブ金属層３５５は、第１画素開口ＯＰ１、第２画素開口ＯＰ２及び第３画素開口ＯＰ３それぞれをなす第４サブ金属層３５３の側面から突出した第３チップＰＴ３を有することができる。一部実施形態において、第２チップＰＴ２または第３チップＰＴ３が省略可能である。
本発明の一実施形態による表示装置は、第１中間層２２１、第２中間層２２２及び第３中間層２２３、並びに第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３を形成するとき、別途のマスクを使用せずに蒸着することができる。したがって、バンク層３００上に、第１ダミー中間層２２１ｂ、第２ダミー中間層２２２ｂ及び第３ダミー中間層２２３ｂ、並びに第１ダミー対向電極２３１ｂ、第２ダミー対向電極２３２ｂ及び第３ダミー対向電極２３３ｂが位置しうる。
第１ダミー中間層２２１ｂは、第１中間層２２１と同一物質及び／または同一層数のサブ層を含む。第２ダミー中間層２２２ｂは、第２中間層２２２と同一物質及び／または同一層数のサブ層を含む。第３ダミー中間層２２３ｂは、第３中間層２２３と同一物質及び／または同一層数のサブ層を含む。
第１ダミー対向電極２３１ｂは、第１対向電極２３１と同一物質及び／または同一層数のサブ層を含む。第２ダミー対向電極２３２ｂは、第２対向電極２３２と同一物質及び／または同一層数のサブ層を含む。第３ダミー対向電極２３３ｂは、第３対向電極２３３と同一物質及び／または同一層数のサブ層を含む。
図７は、第１ダミー中間層２２１ｂ、第２ダミー中間層２２２ｂ及び第３ダミー中間層２２３ｂが互いに重畳せず、第１ダミー対向電極２３１ｂ、第２ダミー対向電極２３２ｂ及び第３ダミー対向電極２３３ｂが互いに重畳しないことを示しているが、それに限定されるものではない。一部実施形態において、非画素領域ＮＰＡにおいて、第１ダミー中間層２２１ｂ、第１ダミー対向電極２３１ｂ、第２ダミー中間層２２２ｂ、第２ダミー対向電極２３２ｂ、第３ダミー中間層２２３ｂ及び第３ダミー対向電極２３３ｂの一部が重畳して積層構造をなすこともできる。
第１中間層２２１、第２中間層２２２及び第３中間層２２３それぞれは、第１チップＰＴ１、第２チップＰＴ２及び第３チップＰＴ３により、第１ダミー中間層２２１ｂ、第２ダミー中間層２２２ｂ及び第３ダミー中間層２２３ｂとも互いに分離される。第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３それぞれは、第１チップＰＴ１、第２チップＰＴ２及び第３チップＰＴ３により、第１ダミー対向電極２３１ｂ、第２ダミー対向電極２３２ｂ及び第３ダミー対向電極２３３ｂとも互いに分離される。
したがって、第１中間層２２１及び第１対向電極２３１は、第１画素開口ＯＰ１内で第１画素電極２１１に重畳するアイランド状を有することができる。第２中間層２２２及び第２対向電極２３２は、第２画素開口ＯＰ２内で第２画素電極２１２に重畳するアイランド状を有することができる。第３中間層２２３及び第３対向電極２３３は、第３画素開口ＯＰ３内で第３画素電極２１３に重畳するアイランド状を有することができる。
第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３それぞれは、第１金属バンク層３２０と直接接触することができる。すなわち、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３は、第１金属バンク層３２０とも電気的に連結される。これと関連し、図７は、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３が第１サブ金属層３２３及び第３サブ金属層３２１と直接接触することを示している。
第１金属バンク層３２０は、共通電源供給配線１６（図２参照）とも電気的に連結される。したがって、第１金属バンク層３２０を通じて、第１対向電極２３１、第２対向電極２３２及び第３対向電極２３３に共通電圧ＥＬＶＳＳが伝達されうる。
無機封止層５１０は、第１チップＰＴ１の下面、第２チップＰＴ２の下面、及び第３チップＰＴ３の下面と直接接触し、無機接触領域を形成することができる。無機封止層５１０は、第１発光ダイオードＥＤ１、第２発光ダイオードＥＤ２及び第３発光ダイオードＥＤ３それぞれを完全に取り囲む閉ループを形成し、水分及び／または空気のような不純物が浸入する経路を減少または遮断することができる。また、第１チップＰＴ１、第２チップＰＴ２及び第３チップＰＴ３の凹凸により、無機封止層５１０の接着力が向上しうる。
無機封止層５１０上に平坦化層５２０が形成されうる。平坦化層５２０は、バンク層３００の第１画素開口ＯＰ１、第２画素開口ＯＰ２及び第３画素開口ＯＰ３を埋め込み、平坦化層５２０の上部に配置される構成要素に平坦なベース面を提供することができる。
平坦化層５２０上に保護層５３０が形成されうる。保護層５３０は、基板１００上に全体として形成されうる。図７に示されたように、平坦化層５２０は、第１画素開口ＯＰ１、第２画素開口ＯＰ２及び第３画素開口ＯＰ３それぞれに対応してパターニングされうる。その場合、保護層５３０の一部にクラックなどが生じる場合にも、平坦化層５２０を通じて、水分及び／または空気のような不純物が周辺画素に伝播されることを防止することができる。
図８ないし図１１は、本発明の実施形態による表示装置を概略的に示す断面図である。図８ないし図１１は、図５Ｉで説明した表示装置の構造と類似しているが、一部差が存在するところ、以下、同一のまたは類似の構成要素に係わる説明は省略し、相違点を中心に説明する。
図８の表示装置は、図５Ｉを参照して説明した構造と類似しているが、第３無機バンク層３３０（図５Ｉ参照）が省略した点において差がある。図８を参照すれば、バンク層３００は、第１無機バンク層３１０、第１金属バンク層３２０、第２無機バンク層３４０、第２金属バンク層３５０及び有機バンク層３６０を含んでもよい。
第１金属バンク層３２０は、第１サブ金属層３２３及び第１サブ金属層３２３上に位置する第２サブ金属層３２５を含むこともできる。第１金属バンク層３２０は、第１サブ金属層３２３と第１無機バンク層３１０との間に介在される第２サブ金属層３２５をさらに含んでもよい。第２サブ金属層３２５の一部は、画素開口ＯＰをなす第１サブ金属層３２３の側面から突出した第１チップＰＴ１を形成することができる。すなわち、第２サブ金属層３２５は、第１チップＰＴ１を有することができる。
第２金属バンク層３５０は、第４サブ金属層３５３及び第４サブ金属層３５３上に位置する第５サブ金属層３５５を含むこともできる。第２金属バンク層３５０は、第２無機バンク層３４０と第４サブ金属層３５３との間に介在される第６サブ金属層３５１をさらに含んでもよい。第５サブ金属層３５５の一部は、画素開口ＯＰをなす第４サブ金属層３５３の側面から突出した第３チップＰＴ３を形成することができる。すなわち、第５サブ金属層３５５は、第３チップＰＴ３を有することができる。
第２無機バンク層３４０は、第１金属バンク層３２０と第２金属バンク層３５０との間に介在され、第１チップＰＴ１の上部支持層として機能することができる。第２金属バンク層３５０が第６サブ金属層３５１を含む場合、第２無機バンク層３４０は、第６サブ金属層３５１の下部支持層として機能することができる。
中間層２２０とダミー中間層２２０ｂとは、第１チップＰＴ１及び第３チップＰＴ３により、互いに分離及び離隔されうる。対向電極２３０とダミー対向電極２３０ｂとは、第１チップＰＴ１及び第３チップＰＴ３により、互いに分離及び離隔されうる。無機封止層５１０は、第１チップＰＴ１の下面及び第３チップＰＴ３の下面と直接接触し、無機接触領域を形成することができる。
図９の表示装置は、図５Ｉを参照して説明した構造と類似しているが、第３無機バンク層３３０（図５Ｉ参照）が省略し、第２金属バンク層３５０が単層に形成された点において差がある。図９を参照すれば、バンク層３００は、第１無機バンク層３１０、第１金属バンク層３２０、第２無機バンク層３４０、第２金属バンク層３５０及び有機バンク層３６０を含んでもよい。
第１金属バンク層３２０は、第１サブ金属層３２３及び第１サブ金属層３２３上に位置する第２サブ金属層３２５を含むこともできる。第１金属バンク層３２０は、第１サブ金属層３２３と第１無機バンク層３１０との間に介在される第２サブ金属層３２５をさらに含んでもよい。第２サブ金属層３２５の一部は、画素開口ＯＰをなす第１サブ金属層３２３の側面から突出した第１チップＰＴ１を形成することができる。すなわち、第２サブ金属層３２５は、第１チップＰＴ１を有することができる。
第２金属バンク層３５０は、単一の金属層にも形成される。第２金属バンク層３５０は、第１サブ金属層３２３とエッチング選択性が異なる金属を含んでもよい。例えば、第１サブ金属層３２３は、アルミニウム（Ａｌ）を含み、第２金属バンク層３５０は、チタン（Ｔｉ）を含んでもよい。
第２無機バンク層３４０は、選択的にエッチングされうる。したがって、第２金属バンク層３５０の一部は、画素開口ＯＰをなす第２無機バンク層３４０の側面から突出した第２チップＰＴ２を形成することができる。すなわち、第２金属バンク層３５０は、第２チップＰＴ２を有することができる。
中間層２２０とダミー中間層２２０ｂとは、第１チップＰＴ１及び第２チップＰＴ２により、互いに分離及び離隔されうる。対向電極２３０とダミー対向電極２３０ｂとは、第１チップＰＴ１及び第２チップＰＴ２により、互いに分離及び離隔されうる。無機封止層５１０は、第１チップＰＴ１の下面、及び第２チップＰＴ２の下面と直接接触し、無機接触領域を形成することができる。
図１０の表示装置は、図５Ｉを参照して説明した構造と類似しているが、平坦化層５２０が画素開口ＯＰに対応してパターニングされず、基板１００上に全体として塗布された点において差がある。
図１０を参照すれば、無機封止層５１０上に平坦化層５２０が配置されてもよい。例えば、平坦化層５２０は、基板１００上に全体として塗布されて形成されてもよい。平坦化層５２０の上面は、バンク層３００上に位置する無機封止層５１０の上面より高く位置してもよい。したがって、平坦化層５２０は、バンク層３００と重畳することができる。平坦化層５２０は、バンク層３００を全体としてカバーするので、平坦化層５２０の上部に配置される構成要素に、より平坦なベース面を提供することができる。
一部実施形態において、平坦化層５２０の屈折率は、無機封止層５１０の屈折率よりも高い。例えば、平坦化層５２０の屈折率は、約１．６以上であってもよい。平坦化層５２０の屈折率は、約１．６ないし約１．９であってもよい。
平坦化層５２０上には、保護層５３０が配置されてもよい。
図１１の表示装置は、図５Ｉを参照して説明した構造と類似しているが、有機バンク層３６０（図５Ｉ参照）が除去され、反射調節層６００をさらに含む点において差がある。
図１１を参照すれば、画素開口ＯＰが形成された以後に、有機バンク層３６０（図５Ｉ参照）を除去することができる。例えば、バンク層３００は、第１無機バンク層３１０、第１金属バンク層３２０、第３無機バンク層３３０、第２無機バンク層３４０及び第２金属バンク層３５０を含んでもよい。
バンク層３００が有機物質を含まないので、表示装置の製造工程中に意図しない不純物などがバンク層３００を通じて移動することを防止することができる。また、有機物質から発生するガスなどにより、画素に不良が生じることを防止することができる。
保護層５３０上には、遮光層６１０、カラーフィルタ層６２０及びオーバーコート層６３０を含む反射調節層６００が配置されてもよい。反射調節層６００は、外部から表示装置に入射する光（外光）の反射率を減少させることができる。
遮光層６１０には、画素開口ＯＰに対応するフィルタ開口が設けられてもよい。遮光層６１０は、ブラック顔料を含んでもよい。遮光層６１０は、ブラックマトリックスであってもよい。したがって、バンク層３００の上面をカバーし、第２金属バンク層３５０に入射する光が反射されることを遮断または減少させることができる。
カラーフィルタ層６２０は、その下部に配置される中間層２２０に対応するように、遮光層６１０のフィルタ開口内に配置されてもよい。カラーフィルタ層６２０は、中間層２２０が発光する光を選択的に透過させることができる。例えば、中間層２２０が赤色光を発光するとき、カラーフィルタ層６２０は、赤色光を選択的に透過する赤色カラーフィルタであってもよい。中間層２２０が青色光を発光するとき、カラーフィルタ層６２０は、青色光を選択的に透過する青色カラーフィルタであってもよい。中間層２２０が緑色光を発光するとき、カラーフィルタ層６２０は、緑色光を選択的に透過する緑色カラーフィルタであってもよい。
オーバーコート層６３０は、遮光層６１０及びカラーフィルタ層６２０を覆うように、配置されてもよい。オーバーコート層６３０は、透光性層であって、遮光層６１０及びカラーフィルタ層６２０による凹凸を取り囲み、平坦な上面を提供することができる。オーバーコート層６３０は、アクリル系樹脂のような無色の透光性有機物を含んでもよい。
図１１には示されていないが、第２金属バンク層３５０上には、低反射層（図示せず）が配置されてもよい。低反射層は、第２金属バンク層３５０より表面反射率が低い層であってもよい。低反射層は、吸光係数ｋが高い金属酸化物を含んでもよい。例えば、低反射層は、酸化銅（ＣｕＯ）、酸化カルシウム（ＣａＯ）、酸化モリブデン（ＭｏＯｘ）及び酸化亜鉛（ＺｎＯ）のうち少なくとも１つを含んでもよい。一部実施形態として、低反射層は、酸化銅（ＣｕＯ）と酸化カルシウム（ＣａＯ）とが混合した物質を含んでもよい。
本発明は、図面に示した実施形態を参考にして説明したが、それは、例示的なものに過ぎず、当該技術分野における通常の知識を有する者ならば、それらから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まらなければならない。
１００ 基板
２１０ 画素電極
２２０ 中間層
２３０ 対向電極
３００ バンク層
３１０ 第１無機バンク層
３２０ 第１金属バンク層
３３０ 第３無機バンク層
３４０ 第２無機バンク層
３５０ 第２金属バンク層
３６０ 有機バンク層
５００ 封止層
５１０ 無機封止層
５２０ 平坦化層
５３０ 保護層
６００ 反射調節層
６１０ 遮光層
６２０ カラーフィルタ層
６３０ オーバーコート層

Claims (23)

  1. 画素電極と、
    順に積層された第１無機バンク層、第１金属バンク層、第２無機バンク層及び第２金属バンク層を含むバンク層であって、前記画素電極と重畳し、前記第１無機バンク層、前記第１金属バンク層、前記第２無機バンク層及び前記第２金属バンク層を貫通する画素開口が設けられたバンク層と、
    前記バンク層の前記画素開口を通じて、前記画素電極上に配置される中間層と、
    前記バンク層の前記画素開口を通じて、前記中間層上に配置される対向電極と、
    前記対向電極上に位置する無機封止層と、を含み、
    前記対向電極は、前記画素開口が設けられた前記第１金属バンク層の側面と直接接触する、
    表示装置。
  2. 前記第１金属バンク層は、
    第１サブ金属層と、
    前記第１サブ金属層上に位置する第２サブ金属層と、を含み、
    前記第２サブ金属層の一部は、前記画素開口が設けられた前記第１サブ金属層の側面から突出して第１チップを形成する、
    請求項１に記載の表示装置。
  3. 前記無機封止層は、前記第１サブ金属層から露出された前記第１チップの表面と直接接触する、
    請求項２に記載の表示装置。
  4. 前記第１金属バンク層と前記第２無機バンク層との間に介在される第３無機バンク層をさらに含み、
    前記第２無機バンク層は、前記画素開口が設けられた前記第３無機バンク層の側面から突出した第２チップを有し、
    前記無機封止層は、前記第３無機バンク層から露出された前記第２チップの表面と直接接触する、
    請求項２に記載の表示装置。
  5. 前記第１チップの突出長と前記第２チップの突出長とは、互いに異なっている、
    請求項４に記載の表示装置。
  6. 前記第２金属バンク層は、前記画素開口が設けられた前記第２無機バンク層の側面から突出した第２チップを有し、
    前記無機封止層は、前記第２無機バンク層から露出された前記第２チップの表面と直接接触する、
    請求項２に記載の表示装置。
  7. 前記第２金属バンク層は、
    第４サブ金属層と、
    前記第４サブ金属層上に位置する第５サブ金属層と、を含み、
    前記第５サブ金属層は、前記画素開口が設けられた前記第４サブ金属層の側面から突出した第３チップを有し、
    前記無機封止層は、前記第４サブ金属層から露出された前記第３チップの表面と直接接触する、
    請求項２に記載の表示装置。
  8. 前記第１チップの突出長と前記第３チップの突出長とは、互いに異なっている、
    請求項７に記載の表示装置。
  9. 前記無機封止層上に位置し、前記画素開口を満たす平坦化層をさらに含む、
    請求項１に記載の表示装置。
  10. 前記平坦化層上に位置する保護層をさらに含み、
    前記第２金属バンク層上で、前記無機封止層と前記保護層は直接接触する、
    請求項９に記載の表示装置。
  11. 前記無機封止層は、第１屈折率を有し、
    前記平坦化層は、前記第１屈折率より高い第２屈折率を有する、
    請求項９に記載の表示装置。
  12. 前記第２金属バンク層と前記無機封止層との間に位置する有機バンク層をさらに含む、
    請求項１に記載の表示装置。
  13. 前記無機封止層上に位置し、前記画素電極に重畳するフィルタ開口が設けられた遮光層と、
    前記画素電極に対応するカラーフィルタ層と、をさらに含む、
    請求項１に記載の表示装置。
  14. 前記画素電極のエッジと前記第１無機バンク層との間に介在される電極保護層をさらに含む、
    請求項１に記載の表示装置。
  15. 画素電極及び前記画素電極に対応する電極保護層を形成する段階と、
    前記画素電極上に、第１無機バンク層、第１金属バンク層、第２無機バンク層、第２金属バンク層及び有機バンク層を含むバンク層を形成する段階と、
    前記画素電極と重畳し、前記バンク層を貫通する画素開口を設ける段階と、
    前記バンク層の前記画素開口を通じて、前記画素電極上に配置される中間層を形成する段階と、
    前記バンク層の前記画素開口を通じて、前記中間層上に位置し、前記第１金属バンク層の側面と直接接触する対向電極を形成する段階と、
    前記対向電極上に位置する無機封止層を形成する段階と、を含む、
    表示装置の製造方法。
  16. 前記第１金属バンク層は、第１サブ金属層及び前記第１サブ金属層上に位置する第２サブ金属層を含み、
    前記画素開口を設ける段階は、
    前記第１サブ金属層及び前記第２サブ金属層のうち、前記第１サブ金属層を選択的にエッチングする段階を含み、
    前記第２サブ金属層の一部は、前記画素開口が設けられた前記第１サブ金属層の側面から突出して第１チップを形成する、
    請求項１５に記載の表示装置の製造方法。
  17. 前記無機封止層を形成する段階は、
    前記無機封止層が前記第１サブ金属層から露出された前記第１チップの表面と直接接触するように、前記無機封止層を蒸着する段階を含む、
    請求項１６に記載の表示装置の製造方法。
  18. 前記バンク層を形成する段階は、
    前記第１金属バンク層と前記第２無機バンク層との間に介在される第３無機バンク層を形成する段階を含み、
    前記画素開口を設ける段階は、
    前記第３無機バンク層を選択的にエッチングする段階を含み、
    前記第２無機バンク層の一部は、前記画素開口が設けられた前記第３無機バンク層の側面から突出して第２チップを形成する、
    請求項１５に記載の表示装置の製造方法。
  19. 前記画素開口を設ける段階は、
    前記第２無機バンク層を選択的にエッチングする段階を含み、
    前記第２金属バンク層は、前記画素開口が設けられた前記第２無機バンク層の側面から突出して第２チップを形成する、
    請求項１５に記載の表示装置の製造方法。
  20. 前記第２金属バンク層は、第４サブ金属層及び前記第４サブ金属層上に位置する第５サブ金属層を含み、
    前記画素開口を設ける段階は、
    前記第４サブ金属層及び前記第５サブ金属層のうち、前記第４サブ金属層を選択的にエッチングする段階を含み、
    前記第５サブ金属層の一部は、前記画素開口が設けられた前記第４サブ金属層の側面から突出して第３チップを形成する、
    請求項１５に記載の表示装置の製造方法。
  21. 前記無機封止層上に位置し、前記画素開口を満たす平坦化層を形成する段階をさらに含む、
    請求項１５に記載の表示装置の製造方法。
  22. 前記画素開口を設ける段階と、前記中間層を形成する段階との間に、前記有機バンク層を除去する段階をさらに含む、
    請求項１５に記載の表示装置の製造方法。
  23. 前記無機封止層上に位置し、前記画素電極に重畳するフィルタ開口が設けられた遮光層を形成する段階と、
    前記画素電極に対応し、前記フィルタ開口内にカラーフィルタ層を形成する段階と、をさらに含む、
    請求項２２に記載の表示装置の製造方法。
JP2023133070A 2022-08-18 2023-08-17 表示装置及びその製造方法 Pending JP2024028217A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220103337A KR20240026332A (ko) 2022-08-18 2022-08-18 표시 장치 및 그 제조방법
KR10-2022-0103337 2022-08-18

Publications (1)

Publication Number Publication Date
JP2024028217A true JP2024028217A (ja) 2024-03-01

Family

ID=87696093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023133070A Pending JP2024028217A (ja) 2022-08-18 2023-08-17 表示装置及びその製造方法

Country Status (5)

Country Link
US (1) US20240065034A1 (ja)
EP (1) EP4326034A1 (ja)
JP (1) JP2024028217A (ja)
KR (1) KR20240026332A (ja)
CN (1) CN117596943A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4857688B2 (ja) * 2005-09-29 2012-01-18 カシオ計算機株式会社 表示装置及びその製造方法
JP2008135325A (ja) * 2006-11-29 2008-06-12 Hitachi Displays Ltd 有機ｅｌ表示装置とその製造方法
JP2017174553A (ja) * 2016-03-22 2017-09-28 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
KR20240026332A (ko) 2024-02-28
CN117596943A (zh) 2024-02-23
EP4326034A1 (en) 2024-02-21
US20240065034A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US11258039B2 (en) Organic light-emitting diode display
CN111326554A (zh) 显示装置
US11411066B2 (en) Display device and method for manufacturing the same
KR20210032600A (ko) 디스플레이 장치
JP2024028217A (ja) 表示装置及びその製造方法
EP4340572A1 (en) Display apparatus and method of manufacturing the same
US20240113267A1 (en) Display apparatus
US20240188399A1 (en) Display apparatus and method of providing the same
US20240147778A1 (en) Display apparatus and method of manufacturing the same
US20240188343A1 (en) Display apparatus and method of manufacturing the same
US20240237459A1 (en) Display apparatus
KR20240033772A (ko) 표시 장치
KR20240043892A (ko) 표시 장치 및 그 제조 방법
KR20240079322A (ko) 디스플레이 장치
US20240090273A1 (en) Display apparatus and method of manufacturing the same
KR20240077581A (ko) 디스플레이 패널
KR20240083957A (ko) 표시 패널 및 이를 포함하는 전자 기기
KR20240081715A (ko) 표시 장치 및 그 제조 방법
KR20240054480A (ko) 표시 장치 및 그 제조 방법
KR20240068884A (ko) 표시 장치
KR20240085365A (ko) 표시 장치 및 그 제조 방법
CN118301980A (en) Display device
KR20230026816A (ko) 전계 발광 표시 장치
KR20230023840A (ko) 표시 장치 및 그 제조 방법
KR20240038213A (ko) 표시 장치