JP2024020758A - 配線基板 - Google Patents

Abstract

【課題】配線の抵抗の低減のために配線を積層方向で高くしながらも、高集積化のために配線をファインにする技術の提供。【解決手段】本開示の配線基板は、導電層と、その導電層を上下から挟む上側の絶縁層及び下側の絶縁層と、を備える。導電層には、７μｍ以下の間隔をあけて並ぶ複数の配線が含まれ、複数の配線は、幅が５μｍ以下でかつ、幅に対する高さの比であるアスペクト比が２．０以上、４．０以下であると共に、電解メッキを主体とし、下面及び両側面を金属膜で覆われ、導電層の上面の全体が、電解メッキが露出する研磨面になっている。【選択図】図１

Description

本開示は、配線基板に関する。

従来、配線基板として、間隔をあけて並ぶ複数の配線を含んだ導電層を有するものが知られている（例えば、特許文献１参照）。

特開２０２０－１３６６４６号公報（図４）

上述した従来の配線基板に対し、配線の電気抵抗の低減のために配線を積層方向で高くしながらも、高集積化のために配線をファインにする技術の開発が求められている。

本開示の一態様に係る配線基板は、導電層と、前記導電層を上下から挟む上側の絶縁層及び下側の絶縁層と、を備える配線基板であって、前記導電層には、７μｍ以下の間隔をあけて並ぶ複数の配線が含まれ、前記複数の配線は、幅が５μｍ以下でかつ、幅に対する高さの比であるアスペクト比が２．０以上、４．０以下であると共に、電解メッキを主体とし、下面及び両側面を金属膜で覆われ、前記導電層の上面の全体が、前記電解メッキが露出する研磨面になっている。

本開示の一実施形態に係る配線基板の断面図 配線基板の拡大断面図 配線基板の製造方法を示す断面図 配線基板の製造方法を示す断面図 配線基板の製造方法を示す断面図 配線基板の製造方法を示す断面図 配線基板の製造方法を示す断面図 配線基板の製造方法を示す断面図 配線基板の製造方法を示す断面図 配線基板の製造方法を示す断面図 配線基板の製造方法を示す断面図 配線基板の製造方法を示す断面図

以下、図１～図１２を参照して本開示の一実施形態について説明する。図１に示すように、本実施形態の配線基板１０は、コア基板１１と、その表裏の両面（以下、「Ｆ面１１Ｆ」と「Ｓ面１１Ｓ」という）に積層される第１と第２のビルドアップ層１２Ａ，１２Ｂとを有する。

コア基板１１は、例えば、絶縁層１１Ｋの両面に導電層１３を備えた構造をなしている。絶縁層１１Ｋは、例えば、複数のプリプレグ（ガラスクロス等の繊維からなる心材を樹脂含侵してなるＢステージの樹脂シート）が積層された構造をなしている。また、導電層１３は、絶縁層１１Ｋに積層される電解メッキを主体としている。ここで、絶縁層１１Ｋは、プリプレグ以外のもので形成されていてもよいが、絶縁層１１Ｋの厚みが０．８ｍｍ以上で、曲げ弾性率が２５ＧＰａ以上であることが好ましい。

なお、コア基板１１の導電層１３は電解メッキでなくてもよく、例えば、銅箔で形成されていてもよい。また、コア基板１１は導電層１３を備えていなくてもよい。

第１と第２のビルドアップ層１２Ａ，１２Ｂは、コア基板１１上に交互に積層される複数の絶縁層１５と複数の導電層２０と有し、最外面にソルダーレジスト層１７を備えている。複数の絶縁層１５は、例えば、ビルドアップ基板用の絶縁フィルム（心材を有さず、例えば、無機フィラーを含む熱硬化性樹脂からなるフィルム）であり、導電層２０は、主として電解メッキである。

なお、導電層２０は、後述する増厚導電層２２を除き、銅箔及びメッキの何れであってもよいし、それら以外のものであってもよい。また、絶縁層１５は、ビルドアップ基板用の絶縁フィルム以外に、プリプレグであってもよいし、それ以外のものであってもよい。

複数の導電層１３，２０には、電気回路がプリントされ、絶縁層１１Ｋ，１５を挟んで隣り合う導電層１３，２０同士の間には、電気回路同士を接続する複数のスルーホール導体１４又は複数のビア導体２１Ｖ，２２Ｖが形成されている。また、ソルダーレジスト層１７には、導電層２０の電気回路に含まれる複数のパッド１８に対応して複数の開口部１７Ｈが形成されている。そして、例えば、Ｆ面１１Ｆ側の複数のパッド１８上に備えた複数の半田バンプ１９を介して第１のビルドアップ層１２Ａの電気回路に電子部品８０が接続されるようになっている。

第１と第２のビルドアップ層１２Ａ，１２Ｂの電気回路には、例えば、複数の配線２１Ｌ，２２Ｌが間隔をあけて並ぶ配線集積部２０Ｓと、グランド又は電極として使用されるプレーン２２Ｐとが含まれている。なお、図１及び図２には、配線集積部２０Ｓの配線２１Ｌ，２２Ｌの断面形状が示されている。また、配線集積部２０Ｓには、図２に示すように、複数の配線２２Ｌの各幅Ｌが５μｍ以下で、隣り合う配線２２Ｌ同士の間隔Ｓがそれぞれ７μｍ以下の高配線集積部２０Ｓ１が含まれている。

なお、電気回路には、上述した配線２１Ｌ，２２Ｌ、プレーン２２Ｐ等以外にシールド用のベタ層が含まれていてもよい。また、導電層１３，２０には、電気回路以外のものとして、例えば、熱を蓄えるヒートシンク用のベタ層が含まれていてもよい。

ところで、第１のビルドアップ層１２Ａに含まれる電気回路は、その外面に実装される電子部品８０に対応するために、一部の配線の高集積化と電気抵抗の低減化との両方（以下、「両目的」という）が求められる。しかしながら、一般的には、電気抵抗の低減化のために配線の断面積を大きくすると、配線をファインにすることが困難になり、その結果、高集積化が困難になる。これに対し、本開示の配線基板１０では、両目的の達成を求められる高配線集積部２０Ｓ１を含んだ一部複数の導電層２０が、それら以外の導電層２０より厚くかつ上面に研磨面２２Ｋを有する構造になっている。

なお、第１と第２のビルドアップ層１２Ａ，１２Ｂのバランスを図るために、第２のビルドアップ層１２Ｂにおいて、第１のビルドアップ層１２Ａの高配線集積部２０Ｓ１を含んだ一部複数の導電層２０と同じ階層の導電層２０が厚くなっている。また、第１と第２のビルドアップ層１２Ａ，１２Ｂに含まれる複数の各絶縁層１５は、均一な厚さ（ばらつきによる相違は除く）になっている。

詳細には、図１及び図２に示されるように、本実施形態の例では、第１と第２の各ビルドアップ層１２Ａ，１２Ｂは、それぞれ例えば６層の導電層２０を有し、それら６層の導電層２０のうちコア基板１１側の３層に比べて外面側の３層は厚く、それらの厚さは例えば、５μｍ以上になっている。以下、複数の導電層２０を区別する場合には、コア基板１１側の３層の導電層２０を符号のみを相違させて「導電層２１」とし、外面側の３層の導電層２０を「増厚導電層２２」ということとする。さらに、増厚導電層２２同士を区別する場合には、コア基板１１に近い側から順に「第１の増厚導電層２２」、「第２の増厚導電層２２」、「第３の増厚導電層２２」ということとする。

図２に示すように、導電層２１に含まれる電気回路（複数の配線２１Ｌ）は、電解メッキ膜２１Ｄを主体とし、コア基板１１側を向く下面のみ金属膜４１Ａで覆われている。これに対し、増圧導電層２２に含まれる電気回路（複数の配線２２Ｌ及びプレーン２２Ｐ）は、電解メッキ膜２２Ｄを主体とし、コア基板１１側を向く下面に加え、両側面が金属膜４２で覆われている。

なお、金属膜４１Ａを含む後述する金属膜４１及び金属膜４２としては、例えば、無電解メッキ膜、電解メッキ膜、スパッタ膜等が挙げられる。

また、増厚導電層２２は、ソルダーレジスト層１７側を向く上面の全体が研磨面２２Ｋになっている。即ち、増厚導電層２２に含まれる複数の配線２２Ｌは、第１と第２のビルドアップ層１２Ａ，１２Ｂを形成する過程で上面全体が研磨され、ファインでかつ高さが均一になっている。これにより、増厚導電層２２に含まれる配線２２Ｌの高さＨ２を５μｍ以上にまで高めることが可能になり、配線２２Ｌの高さＨ２に対する幅Ｌの比であるアスペクト比を２．０以上、４．０以下にまで高めることが可能になっている。なお、図１，２の本実施形態の例では、増厚導電層２２の配線２２Ｌが、幅Ｌが３μｍ、間隔Ｓが３μｍ、高さＨ２が７μｍで、アスペクト比が２．３の例が示されている。

第１と第２のビルドアップ層１２Ａ，１２Ｂの電気回路には、高配線集積部２０Ｓ１以外に、プレーン２２Ｐが含まれているため、図１、２に示されるように、高配線集積部２０Ｓ１がプレーン２２Ｐと積層方向から見て重なる位置に配置されることがある。ここで、プレーンは、その上面が外縁部側より中央側が窪むように凹むことが多いため、そのプレーンの上に複数の配線が配置されると、配線の高集積化が困難になる。これに対し、本開示の配線基板１０では、プレーン２２Ｐを含む第１の増厚導電層２２の上面に研磨面２２Ｋを有するので、プレーン２２Ｐの上面が平坦でかつ高さが均一になっている。これにより、プレーン２２Ｐと積層方向から見て重なる位置に配置される第２の増厚導電層２２の複数の配線２２Ｌについても、他の配線２２Ｌと同様に高集積化が可能になっている。

本開示の配線基板１０では、第１と第２と第３の増厚導電層２２の厚さが略同一になっている。換言すれば、高配線集積部２０Ｓ１の配線２２Ｌの全ての高さが均一になっていると共に、それら複数の配線２２Ｌとプレーン２２Ｐとの高さが略同一になっている。

導電層２１と、増厚導電層２２との厚みの違いにより、増厚導電層２２同士の間の絶縁層１５の厚さＴ２は、導電層２１同士の間の絶縁層１５の厚さＴ１に比べて薄くなっている。これにより、増厚導電層２２上に形成されるビア導体２２Ｖの軸長Ｔ２が、導電層２１上に形成されるビア導体２１Ｖの軸長Ｔ１に比べて小さく、その最大径Ｄ２も小さくなっている。そして、ビア導体２２Ｖでは、ビア導体２２Ｖの最大径Ｄ２に対する軸長Ｔ２の比が、０．５以上、１．０以下になっている。なお、図１，２の本実施形態の例では、絶縁層１５の高さＴ０が１０μｍ、増厚導電層２２同士の間の絶縁層１５の高さＴ２が３μｍ、ビア導体２２Ｖの最大径Ｄ２が４μｍであり、ビア導体２２Ｖの最大径Ｄ２に対する軸長Ｔ２の比が０．７５の例が示されている。

本開示の配線基板１０は、以下のように製造される。
（１）銅張積層板１１Ｄが用意され、図３（Ａ）に示されるように、銅張積層板１１Ｄに、例えば、ドリル加工等によってスルーホール１４Ｈが形成され、スルーホール１４Ｈ内が洗浄（ドライデスミア処理）される。

（２）サブトラクティブ法により、銅張積層板１１Ｄの表裏の両面の銅箔（図示せず）上に導電層１３が形成されると共に、スルーホール１４Ｈの内面にスルーホール導体１４が形成される（図３（Ｂ）参照）。これにより、コア基板１１が形成される。

（３）図３（Ｃ）に示されるように、コア基板１１の表裏の両面の導電層１３上に、絶縁層１５としてビルドアップ基板用の絶縁フィルムが積層されて加熱プレスされる。その際、導電層１３のパターンの非形成部分が絶縁フィルムにより埋められる。これにより、コア基板１１の表裏の両面に絶縁層１５が形成される。

（４）図４（Ａ）に示されるように、レーザが照射されて、絶縁層１５を貫通するテーパー状のビアホール２１Ｈが複数、形成され、ビアホール２１Ｈ内が洗浄（ドライデスミア処理）される。次いで、金属膜処理が行われ、絶縁層１５上と、ビアホール２１Ｈの内面とに金属膜４１が形成される（図４（Ｂ）参照）。

（５）図４（Ｃ）に示されるように、金属膜４１上に、所定パターンのメッキレジスト３０が形成される。このとき、メッキレジスト３０は、高さＭ１で形成される。そして、メッキレジスト３０の非形成部分が複数の開口部３０Ｍとなる。以下、金属膜４１のうち、メッキレジスト３０が積層される部分を、「金属膜４１Ｂ」といい、メッキレジスト３０の複数の開口部３０Ｍ内に露出する部分を、「金属膜４１Ａ」ということとする。

（６）電解メッキ処理が行われ、ビアホール２１Ｈ内に電解メッキが充填されてビア導体２１Ｖが形成されると共に、金属膜４１Ａ上に電解メッキ膜２１Ｄが形成される（図５（Ａ）参照）。なお、電解メッキ膜２１Ｄは、メッキレジスト３０の高さＭ１に比べて十分低い高さで形成される。

（７）図５（Ｂ）に示されるように、メッキレジスト３０が剥離される。次いで、図５（Ｃ）に示されるように、メッキレジスト３０の下側の金属膜４１Ｂが除去される。そして、残された金属膜４１Ａ及び電解メッキ膜２１Ｄにより、導電層２１が形成される。

（８）上述した（３）～（７）と同様の工程が繰り返され、図６（Ａ）に示されるように、コア基板１１から４層目の絶縁層１５の形成及びビアホール２１Ｈの形成が行われる。なお、同図では、第１ビルドアップ層１２Ａ側のみが示されている。以下、図７～図１２についても同様とする。

（９）図６（Ｂ）に示されるように、コア基板１１から４層目の絶縁層１５上に、第１の増厚導電層２２を形成するためのメッキレジスト３０が所定パターンで形成され、非形成部分が複数の開口部３０Ｍとなる。このとき、メッキレジスト３０は、上述した（６）の導電層２１を形成するためのメッキレジスト３０と同じ高さＭ１で形成される。

（１０）メッキレジスト３０が絶縁層１５上に積層された状態で、金属膜処理が行われる。すると、図６（Ｃ）に示されるように、ビアホール２１Ｈの内面と、メッキレジスト３０の複数の開口部３０Ｍの両側面と、その開口部３０Ｍ内でメッキレジスト３０から露出している絶縁層１５の上面と、メッキレジスト３０の上面とに、金属膜４２が形成される。なお、この金属膜処理では、スパッタリング法によりスパッタ膜として金属膜４２が形成されるが、金属膜４２はスパッタリング法に限らず、例えば、真空蒸着法で形成されてもよい。

（１１）次いで、金属膜４２をシード層として電解メッキ処理が行われ、ビアホール２１Ｈ内に電解メッキが充填されてビア導体２１Ｖが形成されると共に、メッキレジスト３０の複数の開口部３０Ｍに電解メッキが充填されて電解メッキ膜２２Ｄが形成される（図７（Ａ）参照）。このとき、電解メッキ膜２２Ｄをメッキレジスト３０の高さＭ１より例えば、１μｍ以上厚く形成することが好ましく、メッキレジスト３０の複数の開口部３０Ｍから溢れた電解メッキ膜２２Ｄにより電解メッキ膜２２Ｄの上面部分が繋がった状態になる。なお、この電解メッキ処理では、上述した（６）の電解メッキ処理に比べて、金属膜４２に印加する電流を大きく、かつ、長い時間、電解メッキ処理が施される。

なお、電解メッキ膜２２Ｄは、メッキレジスト３０の高さＭ１より金属膜４２を含んで１μｍ以上厚く形成されてもよいし、金属膜４２を含まずに１μｍ以上厚く形成されてもよい。

（１２）次いで、上面全体が平面研磨される。具体的には、研磨する側と反対側の面側が治具にて吸着されて、例えば、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により金属膜４２を含む電解メッキ膜２２Ｄが所定高さ（本実施形態では、例えば、７μｍ）になるまで研磨される。これにより、図７（Ｂ）に示されるように、メッキレジスト３０及び電解メッキ膜２２Ｄの上面全体が平坦になると共に、高さが均一になる。また、メッキレジスト３０及び電解メッキ膜２２Ｄを含む上面全体が研磨面２２Ｋとなる。なお、研磨前の状態が示される図７（Ａ）には、研磨面２２Ｋとなる位置が二点鎖線にて示されている。なお、上述した研磨は、化学機械研磨に限らず、機械的研磨（例えば、セラミック砥石、又は、バフ砥石）、サンドブラスト等の方法で行ってもよい。

（１３）メッキレジスト３０が剥離され、図７（Ｃ）に示されるように、下面及び両側面を金属膜４２で覆われた複数の配線２２Ｌを含む第１の増厚導電層２２が得られる。これにより、複数の配線２２Ｌが、上部がファインでかつ高さが均一に形成される。また、プレーン２２Ｐについても、上面が平坦でかつ高さが均一に形成される。また、本開示の配線基板１０では、メッキレジスト３０積層後に金属膜４２が形成されるので、ＳＡＰ法（Ｓｅｍｉ－Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）のように、メッキレジスト３０の剥離後に金属膜４２を除去する処理が必要なく、メッキレジスト３０を剥離するだけで複数の配線２２Ｌが得られるので、複数の配線２２Ｌがファインでかつ複数の配線の高さが均一になる。

（１４）第１の増厚導電層２２上に、絶縁層１５としてビルドアップ基板用の絶縁フィルムが積層されて加熱プレスされる。ここで、本開示の「絶縁性材料」に相当する絶縁フィルムは、一方の面がベースフィルム（図示せず）で覆われ、他方の面がＰＥＴフィルムからなる保護フィルム５０（本開示の「保護膜」に相当。）で覆われた３層構造をなしている。本処理では、図８（Ａ）に示されるように、ベースフィルムから剥離されて一方の面（図８（Ａ）における上面）を保護フィルム５０で覆った状態の絶縁フィルムが第１の増厚導電層２２上に積層されて加熱プレスされ、溶解した絶縁フィルムにより第１の増厚導電層２２のパターンの非形成部分が埋められる。また、このとき、第１の増厚導電層２２の平坦な研磨面２２Ｋ上に絶縁層１５が積層されるので、絶縁層１５の上面が略均一に形成される。なお、第１の増厚導電層２２の研磨面２２Ｋに重なる絶縁層１５の高さＴ２は、導電層２１の上面に重なる絶縁層１５の高さＴ１に比べて低く（薄く）なっている。

（１５）図８（Ｂ）に示されるように、レーザが照射されて、保護フィルム５０及び絶縁層１５を貫通するテーパー状のビアホール２２Ｈが複数、形成される。このとき、第１の増厚導電層２２の上面全体が研磨面２２Ｋとなっているので、レーザから研磨面２２Ｋまでの距離のばらつきが抑えられ、焦点が合わせ易くなっている。これにより、ビアホール２２Ｈがファインに形成される。また、第１の増厚導電層２２の研磨面２２Ｋに重なる絶縁層１５の高さＴ２が導電層２１に重なる絶縁層１５の高さＴ１に比べて低く（薄く）なっているので、ビアホール２２Ｈの上端開口を小さくできる。

（１６）次いで、ビアホール２２Ｈが洗浄（デスミア処理）される。このとき、プラズマガスを用いて洗浄が行われ、ビアホール２２Ｈ周辺の微細なスミアが除去される。また、その際、絶縁層１５が保護フィルム５０で覆われた状態で洗浄を行うことで、絶縁層１５上にスミアが付着することを抑制することができる。

（１７）図８（Ｃ）に示されるように、保護フィルム５０が除去される。

（１８）上述した（９）～（１３）の工程と同様に、メッキレジスト処理（図９（Ａ））、金属膜処理（図９（Ｂ））、電解メッキ処理（図１０（Ａ））、研磨処理（図１０（Ｂ））、メッキレジスト剥離処理（図１１（Ａ））が行われ、ビア導体２２Ｖ及び第２の増厚導電層２２が形成される。このとき、第２の増厚導電層２２の高さが第１の増厚導電層２２の高さと同じになるように、メッキレジスト３０及び電解メッキ膜２２Ｄが研磨され、第２の増厚導電層２２が得られる。第２の増厚導電層２２は、上面全体が研磨面２２Ｋとなっている第１の増厚導電層２２上に形成されると共に、当該上面全体も研磨面２２Ｋになっているので、第２の増厚導電層２２に含まれる複数の配線２２Ｌの下部及び上部がファインに形成される。

（１９）上述した（１４）～（１７）の工程が繰り返され、６層目の絶縁層１５及び第３の増厚導電層２２が積層される（図１１（Ｂ）参照）。これにより、絶縁層１５と導電層２０とが交互に６層ずつ積層される。

（２０）図１２（Ａ）に示されるように、第３の増厚導電層２２上に、ソルダーレジスト層１７が積層される。次いで、図１２（Ｂ）に示されるように、ソルダーレジスト層１７の所定箇所に、例えば、レーザ加工やフォトリソグラフィ処理等により、開口１７Ｈが形成される。そして、第３の増厚導電層２２のうち開口１７Ｈによりソルダーレジスト層１７から露出した部分にパッド１８が形成される。

（２１）第１ビルドアップ層１２Ａ側のパッド１８上に、半田バンプ１９が形成される（図１参照）。以上で配線基板１０が完成する。

本実施形態の配線基板１０の構造及びその製造方法に関する説明は以上である。次に配線基板１０の作用効果について説明する。本開示の配線基板１０によれば、複数の配線２２Ｌを含む増厚導電層２２の上面全体が研磨面２２Ｋになっている。即ち、増厚導電層２２を形成する過程で複数の配線２２Ｌの上面が研磨される。これにより、従来より、複数の配線２２Ｌがファインでかつ複数の配線２２Ｌの高さが均一になる。そして、そのファイン化により、複数の配線２２Ｌの幅Ｌが５μｍ以下で、配線２２Ｌ同士の間隔Ｓが７μｍ以下になるまで高集積化することが可能になる。また、複数の配線２２Ｌの高さの均一化により、複数の配線２２Ｌの高さを高くすることが可能になる。具体的には、複数の配線２２Ｌの高さがばらついていると、それら複数の配線２２Ｌの全てが絶縁層１５で確実に覆われるようにするために、複数の配線２２Ｌを高くすることは困難であるが、本開示の技術によれば、研磨により複数の配線２２Ｌの高さが従来より均一になるので、複数の配線２２Ｌの全体を高くすることができる。そして、複数の配線２２Ｌのアスペクト比を、２．０以上、４．０以下として、配線２２Ｌの電気抵抗の低減が可能となる。即ち、本開示の配線基板１０によれば、積層方向で高くかつファインな配線２２Ｌの実現が可能になる。

また、本実施形態の複数の配線２２Ｌは、電解メッキを主体として、下面及び両側面が金属膜４２で覆われ、上面が研磨されて電解メッキが露出した構造になっている。このような複数の配線２２Ｌは、上述した製造方法で示したように、ＳＡＰ法（Ｓｅｍｉ－Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）のように、メッキレジスト剥離後にメッキレジストの下側の金属膜を除去する必要がなく、メッキレジスト３０を剥離するだけで複数の配線２２Ｌが得られるので、複数の配線２２Ｌがファインでかつ複数の配線２２Ｌの高さが均一になる。そして、これら複数の配線のファイン化及び高さの均一化により、複数の配線２２Ｌの高さを５μｍ以上にすることができる。

ところで、研磨せずに、複数の配線を高くする場合には、電解メッキ膜が開口部から溢れないようにするためにメッキレジストの高さを高くする必要がある。すると、メッキレジストの高さが増すことでメッキレジストの露光が困難になり、微細な回路パターンを形成することができないという問題がある。これに対し、本開示の配線基板１０では、メッキレジスト３０と共に電解メッキ膜２２Ｄを平面研磨することで、電解メッキ膜２２Ｄの上面を平坦にすることができると共に、増厚導電層２２を形成する際のメッキレジスト３０の高さＭ１を導電層２１を形成する際のメッキレジスト３０の高さＭ１と略同一としながら複数の配線２２Ｌを高くすることができる。

また、複数の配線の高さがばらついていると、それら複数の配線の全てを絶縁層１５で覆われるようにするために絶縁層１５の厚みを厚くする必要があるが、本開示では、複数の配線２２Ｌの高さを均一にできるので、複数の配線２２Ｌを含む増厚導電層２２上に積層される絶縁層１５の厚さを従来より薄くすることが可能となる。また、その結果、絶縁層１５に形成されるビア導体２２Ｖを小さくすることが可能となる。

しかも、本開示の配線基板１０では、増厚導電層２２の上面全体が研磨面２２Ｋになっているので、例えば、第１の増厚導電層２２の上に第２の増厚導電層２２を設ける際に、レーザから第１の増厚導電層２２の上面までの距離のばらつきが抑えられ、焦点を合わせ易くなる。これにより、ビア導体２２Ｖのファイン化が可能になり、ビア導体２２Ｖの最大径Ｄ２に対する軸長Ｔ２の比を０．５以上、１．０以下にすることが可能になる。

さらに、本開示の配線基板１０では、保護フィルム５０で覆った状態で絶縁層１５にビアホール２２Ｈを形成することで、絶縁層１５の上面にゴミが付着することを防ぐことが可能になる。さらに、ビアホール２２Ｈをプラズマガスにて洗浄すると共に、保護フィルム５０をメッキレジスト３０形成前に除去するので、絶縁層１５の上面を保護しつつビアホール２２Ｈ内のスミアを効率的に除去することが可能となる。

［他の実施形態］
（１）コア基板１１の絶縁層１１Ｋは、厚みが０．８ｍｍ以上で、かつ、曲げ弾性率が２５ＧＰａ以上であったが、何れか一方を満たしていればよい。

（２）上記実施形態では、増厚導電層２２の上面全体が研磨面２２Ｋとなっていたが、増厚導電層２２の上面の一部に研磨面２２Ｋを有する構造であってもよい。なお、増厚導電層２２の上面全体を研磨面２２Ｋとする方が露光品質が向上する。

（３）上記実施形態では、第１と第２のビルドアップ層１２Ａ，１２Ｂの電気回路に含まれる配線集積部２０Ｓの一部が高配線集積２０Ｓ１になっていたが、全ての配線集積部２０Ｓが高配線集積２０Ｓ１になっていてもよい。

（４）上記実施形態では、複数の配線２２Ｌを含む増厚導電層２２が、コア基板１１から離れた外側に配置されていたが、どの位置に設けられていてもよい。また、複数の導電層２０において、増厚導電層２２が積層方向で連続していたが、例えば、導電層２１と増厚導電層２２とが積層方向で交互に配置されていてもよい。

（５）上記実施形態では、第１の増厚導電層２２に複数の配線２２Ｌとプレーン２２Ｐとが含まれていたが、何れか一方のみであってもよい。

（６）上記実施形態では、複数の絶縁層１５の高さＴ０が全て略同一になっていたが、例えば、導電層２１に重なる絶縁層１５の厚さを薄くして、複数の絶縁層１５の高さＴ０を導電層２１同士との間と、増厚導電層２２同士との間とで異ならせてもよい。

（７）上記実施形態では、増厚導電層２２の上に積層される絶縁層１５を形成する際に、絶縁層１５としての絶縁フィルムを保護フィルム５０で覆った状態で積層していたが、保護フィルム５０を外した状態で積層してもよい。

（８）また、その絶縁層１５に形成されたビアホール２２Ｈを洗浄する際、プラズマガスを用いて洗浄していたが、プラズマガス以外の気体にてデスミア処理を行ってもよいし、湿式のデスミア処理を行ってもよい。

＜付記＞
以下、上記実施形態から抽出される特徴群について、必要に応じて効果等を示しつつ説明する。なお、以下では、理解の容易のため、上記実施形態において対応する構成を括弧書き等で適宜示すが、これら特徴群は、この括弧書き等で示した具体的構成に限定されるものではない。

［特徴１］
導電層と、前記導電層を上下から挟む上側の絶縁層及び下側の絶縁層と、を備える配線基板であって、
前記導電層には、７μｍ以下の間隔をあけて並ぶ複数の配線が含まれ、
前記複数の配線は、幅が５μｍ以下でかつ、幅に対する高さの比であるアスペクト比が２．０以上、４．０以下であると共に、電解メッキを主体とし、下面及び両側面を金属膜で覆われ、
前記導電層の上面の全体が、前記電解メッキが露出する研磨面になっている。

［特徴２］
特徴１に記載の配線基板であって、
前記複数の配線の前記金属膜は、前記複数の配線に対応する複数の開口部を有するメッキレジストが、前記下側の絶縁層の上に積層された状態で、前記複数の開口部の内側面及び前記複数の開口部内で露出する前記下側の絶縁層の上面に重ねて形成されるものであり、
前記複数の配線の前記電解メッキは、前記金属膜をシード層にして前記複数の開口部に充填されるものであり、
前記複数の配線の前記研磨面は、前記複数の開口部から溢れる前記電解メッキの一部を前記メッキレジストと共に平面研磨してなる。

［特徴３］
特徴２に記載の配線基板であって、
前記電解メッキは、前記メッキレジストの厚みより１μｍ以上厚く形成される。

［特徴４］
特徴１から３の何れか１に記載の配線基板であって、
前記複数の配線の高さは、５μｍ以上である。

［特徴５］
特徴１から４の何れか１にに記載の配線基板であって、
前記金属膜は、スパッタ膜である。

［特徴６］
特徴１から５の何れか１に記載の配線基板であって、
前記複数の配線を含んだ前記導電層と、前記上側の絶縁層を挟んで積層される導電層と、それら両導電層の間を接続するビア導体と、が含まれ、
前記ビア導体の最大径に対する軸長の比は、０．５以上、１．０以下である。

［特徴７］
特徴６に記載の配線基板であって、
前記ビア導体は、前記上側の絶縁層に形成されたビアホールに前記電解メッキが充填されて形成されたものであり、
前記ビアホールは、前記上側の絶縁層の上に、その絶縁層となる絶縁性材料の一方の面を保護する保護膜で覆った状態で形成される。

［特徴８］
特徴７に記載の配線基板であって、
前記保護膜は、プラズマガスによって前記ビアホールが洗浄された後で、かつ、メッキレジスト形成前に除去される。

特徴１の配線基板では、複数の配線を含む導電層の上面の全体が研磨面になっている。即ち、導電層を形成する過程で複数の配線が研磨される。これにより、従来より、複数の配線がファインでかつ複数の配線の高さが均一になる。そして、そのファイン化により、複数の配線の幅が５μｍ以下、配線同士の間隔が７μｍ以下になるまで高集積化することが可能になる。また、高さの均一化により、複数の配線の全体を高くすることができる。詳細には、複数の配線の高さがばらついていると、それら複数の配線の全てが絶縁層に確実に覆われるようにするために、複数の配線を高くすることが困難であるが、本開示の技術によれば、研磨により複数の配線の高さが従来より均一になるので、複数の配線の全体を高くすることができる。そして、複数の配線のアスペクト比を、２．０以上、４．０以下とし、電気抵抗の低減化が可能になる。

また、特徴１では、複数の配線が電解メッキを主体とし、下面及び両側面が金属膜で覆われ、上面が研磨されて電解メッキが露出している。このような複数の配線は以下のように製造することができる。即ち、本開示の配線基板を製造する場合には、特徴２に示されるように、複数の配線に対応する複数の開口部を有するメッキレジストが下側の絶縁層上に直接、積層され、複数の配線の金属膜が、そのメッキレジストの複数の開口部の内側面及び複数の開口部内で露出する下側の絶縁層の上面に重ねて形成される。そして、複数の配線が、メッキレジストの複数の開口部の内側面及び下側の絶縁層の上面に形成された金属膜をシード層にして充填された電解メッキによって形成される。その際、電解メッキの一部を開口部から溢れるまで高くしておき、メッキレジストと共に電解メッキを平面研磨することで、複数の配線に金属膜が露出する研磨面が形成される。また、本開示の配線基板では、メッキレジスト積層後に金属膜が形成されるので、ＳＡＰ法（Ｓｅｍｉ－Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）のように、メッキレジスト剥離後にメッキレジストの下側の金属膜を除去する必要がなく、メッキレジストを剥離するだけで複数の配線が得られるので、複数の配線がファインでかつ複数の配線の高さが均一になる。これにより、複数の配線の高さを５μｍ以上にすることができる（特徴４）。

なお、複数の配線を含む導電層の上面全体を平滑な表面とするためには、電解メッキをメッキレジストの厚さより１μｍ以上厚く形成することが好ましい（特徴３）。

なお、シード層としての金属膜は、薄膜とするためにスパッタリング法によるスパッタ膜とすることが好ましい（特徴５）。

また、複数の配線を含んだ導電層の上面全体が研磨面になっていると、当該導電層上に別の導電層を設ける際に、光源から当該導電層の研磨面である上面までの距離のばらつきが抑えられ、焦点を合わせ易くなる。これにより、当該導電層とその上の導電層との間のビア導体のファイン化が可能になり、ビア導体に対する軸長の比を０．５以上、１、０以下にすることが可能になる（特徴６）。

また、本開示の配線基板では、絶縁層となる絶縁性材料を保護膜で覆った状態でビアホールを形成することで、絶縁性材料の一方の面にゴミが付着することを防ぐことが可能になる（特徴７）。また、ビアホールをプラズマガスにて洗浄すると共に、保護膜をメッキレジスト形成前に除去するので（特徴８）、絶縁性材料の一方の面を保護しつつビアホール内に入り込んだスミアを効率的に除去することができる。

なお、本明細書及び図面には、特許請求の範囲に含まれる技術の具体例が開示されているが、特許請求の範囲に記載の技術は、これら具体例に限定されるものではなく、具体例を様々に変形、変更したものも含み、また、具体例から一部を単独で取り出したものも含む。

１０ 配線基板
１１ コア基板
２１，２２ 導電層
２２Ｄ 電解メッキ膜
２２Ｋ 研磨面
２２Ｌ 配線
２２Ｖ ビア導体
３０ メッキレジスト
３０Ｍ 開口部
４２ 金属膜

Claims (8)

1. 導電層と、前記導電層を上下から挟む上側の絶縁層及び下側の絶縁層と、を備える配線基板であって、
   前記導電層には、７μｍ以下の間隔をあけて並ぶ複数の配線が含まれ、
   前記複数の配線は、幅が５μｍ以下でかつ、幅に対する高さの比であるアスペクト比が２．０以上、４．０以下であると共に、電解メッキを主体とし、下面及び両側面を金属膜で覆われ、
   前記導電層の上面の全体が、前記電解メッキが露出する研磨面になっている。
2. 請求項１に記載の配線基板であって、
   前記複数の配線の前記金属膜は、前記複数の配線に対応する複数の開口部を有するメッキレジストが、前記下側の絶縁層の上に積層された状態で、前記複数の開口部の内側面及び前記複数の開口部内で露出する前記下側の絶縁層の上面に重ねて形成されるものであり、
   前記複数の配線の前記電解メッキは、前記金属膜をシード層にして前記複数の開口部に充填されるものであり、
   前記複数の配線の前記研磨面は、前記複数の開口部から溢れる前記電解メッキの一部を前記メッキレジストと共に平面研磨してなる。
3. 請求項２に記載の配線基板であって、
   前記電解メッキは、前記メッキレジストの厚みより１μｍ以上厚く形成される。
4. 請求項１に記載の配線基板であって、
   前記複数の配線の高さは、５μｍ以上である。
5. 請求項１に記載の配線基板であって、
   前記金属膜は、スパッタ膜である。
6. 請求項１から５の何れか１の請求項に記載の配線基板であって、
   前記複数の配線を含んだ前記導電層と、前記上側の絶縁層を挟んで積層される導電層と、それら両導電層の間を接続するビア導体と、が含まれ、
   前記ビア導体の最大径に対する軸長の比は、０．５以上、１．０以下である。
7. 請求項６に記載の配線基板であって、
   前記ビア導体は、前記上側の絶縁層に形成されたビアホールに前記電解メッキが充填されて形成されたものであり、
   前記ビアホールは、前記上側の絶縁層の上に、その絶縁層となる絶縁性材料の一方の面を保護する保護膜で覆った状態で形成される。
8. 請求項７に記載の配線基板であって、
   前記保護膜は、プラズマガスによって前記ビアホールが洗浄された後で、かつ、メッキレジスト形成前に除去される。

Images