JP2024015869A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2024015869A
JP2024015869A JP2022118227A JP2022118227A JP2024015869A JP 2024015869 A JP2024015869 A JP 2024015869A JP 2022118227 A JP2022118227 A JP 2022118227A JP 2022118227 A JP2022118227 A JP 2022118227A JP 2024015869 A JP2024015869 A JP 2024015869A
Authority
JP
Japan
Prior art keywords
layer
conductor
wiring board
conductor layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022118227A
Other languages
English (en)
Inventor
俊樹 古谷
Toshiki Furuya
雅 桑原
Masa Kuwahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2022118227A priority Critical patent/JP2024015869A/ja
Priority to TW112125202A priority patent/TW202412573A/zh
Priority to CN202310904483.7A priority patent/CN117460145A/zh
Priority to US18/357,430 priority patent/US20240030144A1/en
Publication of JP2024015869A publication Critical patent/JP2024015869A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Figure 2024015869000001
【課題】配線基板の品質向上。
【解決手段】実施形態の配線基板は、交互に積層された複数の絶縁層および導体層と導体層同士を接続するビア導体とをそれぞれ含む第１ビルドアップ部１０および第２ビルドアップ部２０を含む、第１面１Ｆおよび第２面１Ｂを有する配線基板であり、第１ビルドアップ部１０は、第２ビルドアップ部２０の上に積層されていて第２ビルドアップ部２０よりも第１面１Ｆ側に位置しており、第１ビルドアップ部１０の第１導体層１２における配線の配線幅および配線間の間隔は、第２ビルドアップ部２０の第２導体層２２における配線の配線幅および配線間の間隔よりも小さく、第１導体層１２における配線のアスペクト比は２．０以上、４．０以下であり、第１導体層１２における配線の配線幅は３μｍ以下であり、第１導体層１２における配線間の間隔は３μｍ以下であり、第１導体層１２の第２面１Ｂ側の表面は研磨面である。
【選択図】図１

Description

本発明は配線基板に関する。
特許文献１には、ビルドアップ配線層からなる第二配線基板と、第二配線基板に接合された第一配線基板を備える配線基板が開示されている。第一配線基板は、第二配線基板よりも微細な配線で構成される配線層およびより狭ピッチの接続パッドを備える最外層を含んでいる。
特開２０２０－４９２６号公報
特許文献１に開示の配線基板では、第一配線基板と第二配線基板とは、それぞれの表面から突出した端子を介して接合され、第一配線基板と第二配線基板との間に絶縁樹脂が充填されている。両配線基板間の接合箇所の存在が品質に影響を及ぼす虞や、配線基板製造における歩留まりが低くなる虞がある。
本発明の配線基板は、交互に積層された複数の絶縁層および導体層と、前記絶縁層に設けられ前記絶縁層を挟んで対向する前記導体層同士を接続するビア導体と、をそれぞれ含む第１ビルドアップ部および第２ビルドアップ部を含む、第１面および前記第１面と反対側の第２面を有する配線基板である。そして、前記第１ビルドアップ部は、前記第２ビルドアップ部の上に積層されていて前記第２ビルドアップ部よりも前記第１面側に位置しており、前記第１ビルドアップ部に含まれる第１導体層における配線の配線幅および配線間の間隔は、前記第２ビルドアップ部に含まれる第２導体層における配線の配線幅および配線間の間隔よりも小さく、前記第１導体層における配線のアスペクト比は２．０以上、４．０以下であって、前記第１導体層における配線の配線幅は３μｍ以下であり、前記第１導体層における配線間の間隔は３μｍ以下であって、前記第１導体層の前記第２面側の表面は研磨面である。
本発明の実施形態によれば、配線密度の異なる複数の導体層を含む、品質の向上された配線基板が歩留まりよく提供され得る。
本発明の一実施形態の配線基板の一例を示す断面図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態である配線基板の製造方法の一例を示す図。 本発明の一実施形態の他の例である配線基板の製造方法の一例を示す図。 本発明の一実施形態の他の例である配線基板の製造方法の一例を示す図。 本発明の一実施形態の他の例である配線基板の製造方法の一例を示す図。 本発明の一実施形態の他の例である配線基板の製造方法の一例を示す図。 本発明の一実施形態の配線基板の他の例を示す図。
一実施形態の配線基板が図面を参照しながら説明される。図１は、一実施形態の配線基板の一例である配線基板１を示す断面図である。なお、配線基板１は本実施形態の配線基板の一例に過ぎない。本実施形態の配線基板の積層構造、並びに、導体層および絶縁層それぞれの数は、図１の配線基板１の積層構造、並びに配線基板１に含まれる導体層および絶縁層それぞれの数に限定されない。また、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、本発明の特徴が理解され易いように描かれている。
実施形態の配線基板１は、交互に積層された複数の導体層および絶縁層によってそれぞれ構成される第１ビルドアップ部１０および第２ビルドアップ部２０を含む積層構造を有している。配線基板１は、その厚さ方向と直交する２つの表面（第１面１Ｆおよび第１面１Ｆと反対側の第２面１Ｂ）を有している。図１に示されるように、第１ビルドアップ部１０の表面（第１面１０Ｆ）が第１面１Ｆを構成している。第２面１Ｂは、第２ビルドアップ部２０の表面（第２面２０Ｂ）により構成され得る。図１に示されるように、配線基板１は、第２ビルドアップ部２０の第１ビルドアップ部１０側と反対側に、絶縁層およびその上に積層された導体層から構成される第３ビルドアップ部３０をさらに含んでいてもよい。配線基板１が第３ビルドアップ部３０を有する場合、第２面１Ｂは、第３ビルドアップ部３０の表面（第２面３０Ｂ）により構成され得る。本実施形態の配線基板１は、好ましくはコア層を含まないコアレス配線基板である。
第１ビルドアップ部１０は比較的微細な配線を含んでおり、比較的密度の高い回路配線を有し得る。図１の例では、第１ビルドアップ部１０は、交互に積層される絶縁層１１と導体層１２（第１導体層１２）とを有している。一層の絶縁層１１を挟んで対向する導体層１２同士はビア導体１３（第１ビア導体１３）によって接続されている。図１の第１ビルドアップ部１０は、さらに、最も第２ビルドアップ部２０側に形成されている絶縁層１１１を含んでいる。各導体層１２は、所定の導体パターンを有するようにパターニングされている。図１に示されているように、本実施形態の第１ビルドアップ部１０は、コア層を含まない。第１ビルドアップ部１０の第１面１０Ｆは、導体層１２の表面（上面）および導体層１２のパターンから露出する絶縁層１１の表面（上面）によって構成されている。図示の例では、第１面１０Ｆを構成する導体層１２は複数の導体パッド１２ｐを有するパターンに形成されている。
なお、図１に示される本実施形態の配線基板１の説明においては、第１ビルドアップ部１０の第１面１０Ｆ、すなわち配線基板１の第１面１Ｆ側を、「上」、または「上側」と称し、配線基板１の第２面１Ｂ側を、「下」、または「下側」と称する。また、各構成要素において、配線基板１の第１面１Ｆ側を向く表面は「上面」とも称され、配線基板１の第２面１Ｂ側を向く表面は「下面」とも称される。
導体パッド１２ｐは、第１ビルドアップ部１０の最上面すなわち配線基板１の最外面であって、配線基板１における外部の電子部品が接続され得る部品搭載面を構成している。配線基板１の部品搭載面は、複数の部品搭載領域を有していてもよい。例えば、図１の例に示されるように、電子部品Ｅ１、Ｅ２が搭載されるべき領域に対応して、２つの部品搭載領域（ＥＡ１、ＥＡ２）が形成されてもよい。
図示される例の配線基板１への外部の電子部品の搭載において、露出している導体パッド１２ｐの上面は、例えば、はんだなどの導電性の接合材（図示せず）を外部の電子部品の接続パッドとの間に介して、外部の電子部品と電気的および機械的に接続され得る。この際、導体パッド１２ｐの上面に、予め、例えばニッケル層および錫層を含むめっき層（図示せず）などが形成されていてもよい。
複数の部品搭載領域が形成される場合、第１ビルドアップ部１０内の導体層１２において、隣り合う部品搭載領域内に位置している導体パッド１２ｐ同士が電気的に接続され得るような導体パターンが形成されていてもよい。配線基板１の使用において搭載される複数の電子部品同士が第１ビルドアップ部１０を介して短い経路で電気的に接続される。また、これにより、配線基板１の使用において搭載され得る複数の電子部品を介する回路設計の自由度が向上する場合がある。
配線基板１に搭載され得る電子部品Ｅ１、Ｅ２としては、例えば、半導体集積回路装置やトランジスタなどの能動部品のような電子部品が例示される。具体的には例えば、論理回路を組み込んだロジックチップなどの集積回路、または、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）などの処理装置や、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などのメモリ素子などであり得る。
図１の例において、第１ビルドアップ部１０の第１面１０Ｆと反対側の第２面１０Ｂは、絶縁層１１の表面（下面）により構成されている。第１ビルドアップ部１０は、その第２面１０Ｂが、第２ビルドアップ部２０の第２面２０Ｂと反対側の第１面２０Ｆと対向するように積層されている。
第１ビルドアップ部１０の絶縁層１１は、例えば、エポキシ樹脂、フェノール樹脂などの絶縁性樹脂を用いて形成され得る。絶縁層１１は、フッ素樹脂、液晶ポリマー（ＬＣＰ）、フッ化エチレン樹脂（ＰＴＦＥ）、ポリエステル樹脂（ＰＥ）、変性ポリイミド樹脂（ＭＰＩ）のうちのいずれかを含んでもよい。導体層１２、および、ビア導体１３を構成する導体としては、銅やニッケルなどが例示され、好ましくは、銅が用いられる。図１に示される例では、導体層１２およびビア導体１３は単層で示されているが、導体層１２およびビア導体１３は、多層構造で構成されていてもよい。例えば、導体層１２およびビア導体１３は、金属膜層（好ましくはスパッタリング膜層または無電解めっき膜層）１２１（図２Ｈ参照）、およびめっき膜層（好ましくは電解めっき膜層）１２２（図２Ｈ参照）を含む２層構造を有し得る。
絶縁層１１を挟んで対向する導体層１２同士を接続するビア導体１３は、絶縁層１１を貫く、貫通孔１１ａを導電体で埋めることによって形成されている。図１の例では、ビア導体１３は、その下側に設けられている導体層１２と一体的に形成されている。このため、ビア導体１３と導体層１２とは、同一の金属膜層１２１およびめっき膜層１２２によって形成され得る。絶縁層１１の下側の表面には導体層１２が形成されている。すなわち絶縁層１１は、上方の絶縁層１１の下面のうち導体層１２に覆われていない表面ならびに上方の導体層１２の下面および導体層１２に含まれている導体パターンの側面を覆っている。ビア導体１３形成用の貫通孔１１ａは、絶縁層１１のビア導体１３が形成される位置に、例えば、各絶縁層１１の下側の表面側からレーザー光を照射することにより形成され得る。形成される貫通孔１１ａの径は、レーザー光の照射側で大きく、レーザー光の照射側と反対側（奥側）では小さくなる。したがって、貫通孔１１ａは、下側の径（幅）が大きく、上側の径（幅）が小さくなるように形成され得る。図１に示されるように、第１ビルドアップ部１０に含まれる各ビア導体１３は、いずれも、第１ビルドアップ部１０の第２面１０Ｂから第１面１０Ｆに向かって縮径するテーパー形状に形成されている。なお、ここで、便宜上、「縮径」という文言が用いられているが、ビア導体１３の形状は、必ずしも円形に限定されない。「縮径」は、単に、ビア導体１３の水平断面における外周上の最長の２点間の距離が小さくなることを意味している。例えば、貫通孔１１ａは、例えば、ビア導体１３のアスペクト比（ビア導体１３が接続する下側の導体層１２の上面から上側の導体層の下面までの高さ／下側の導体層１２の上面におけるビア導体１３の直径）が、約０．５以上、約１．０以下となるように形成される。なお、ビア導体１３のビア径（ビア導体１３が接続する下側の導体層１２の上面におけるビア導体１３の直径）は、約１０μｍ程度である。
上述されているように、配線基板１の導体層１２は２層構造で形成されている。例えば、導体層１２は、絶縁層１１の下面の表面上に形成されている第１層１２１（すなわち導体層１２における上層）と、その下に形成されている第２層１２２（すなわち導体層１２における下層）と、を含んでいる。導体層１２の形成においては、まず、導体層１２の第１層１２１を形成するために、貫通孔１１ａの内壁および絶縁層１１の表面上に、導体層１２の第１層１２１（図２Ｈ参照）を構成する金属膜１２１ａ（図２Ｄ参照）が例えばスパッタリングなどによって形成される。
次いで、導体層１２の第２層１２２を形成するために、形成された金属膜１２１ａ上に、導体層１２に含まれる導体パターンに応じた開口Ｒ１１を有するめっきレジストＲ１（図２Ｅおよび２Ｆ参照）が、例えばドライフィルムレジストの積層ならびに露光および現像などによって設けられる。金属膜１２１ａをシード層としてめっきレジストＲ１の開口Ｒ１１を電解めっき膜で充填することにより、導体層１２の第２層１２２が形成される。
具体的には、金属膜１２１ａを給電層とする電解めっきにより形成される電解めっき膜１２２ａが、めっきレジストＲ１の厚みより厚く形成される（図２Ｆ参照）。例えば、電解めっき膜１２２ａは、めっきレジストＲ１の厚みより１μｍ以上厚く形成され得る。なお、電解めっき膜１２２ａは、絶縁層１１の貫通孔１１ａを完全に充填する。その結果、ビア導体１３が導体層１２と一体的に形成される。
その後、電解めっき膜１２２ａの厚さ方向の一部が、研磨によって除去される。例えば、化学機械研磨（ＣＭＰ）やサンドブラストなどによって、電解めっき膜１２２ａの一部が除去される（図２Ｇ参照）。この研磨によって、めっきレジストＲ１の厚さ方向の一部も除去される。具体的には、電解めっき膜１２２ａは、導体層１２の第２層１２２に求められる所定の厚さになるまで、めっきレジストＲ１と共に研磨される。したがって、電解めっき膜１２２ａの形成後に例えば図２Ｆに示されるように表面に凹凸が生じていても、研磨を経た導体層１２の第２層１２２の表面（図２Ｈに示される第２層１２２の上面）は平らに均されている。すなわち、配線基板１の第１ビルドアップ部１０の導体層１２の表面（下面）は、平坦度の高い研磨面であり得る。
導体層１２の表面（下面）がこのような凹凸の少ない研磨面であると、第１ビルドアップ部１０内での良好な高周波伝送特性が得られることがある。導体層１２に接続されるビア導体１３の形成時における位置ずれなどの問題も起きにくいと考えられる。さらに、導体層１２の表面（下面）全体が研磨されるため、導体層１２における導体パターンの粗密等に関わらず第１ビルドアップ部１０内の導体層１２がうねり等のない高平坦性で形成され得る。第１ビルドアップ部１０の平坦性が向上され、高品質な配線基板１が得られると考えられる。
配線基板１の導体層１２は、比較的パターン幅およびパターン間距離の小さい高密度配線である微細配線ＦＷを有し得る。微細配線ＦＷは配線基板１を構成する配線において最も小さいパターン幅およびパターン間距離を有し得る。
なお、図示される例では、第１ビルドアップ部１０に含まれる複数の導体層１２のうち、４層の導体層１２が高密度配線である微細配線ＦＷを備えている。しかしながら、４層の導体層１２のうちのいくつかの層が微細配線ＦＷを備えていてもよい。第１ビルドアップ部１０が有する微細配線ＦＷを備える導体層１２の数は限定されない。
第１ビルドアップ部１０に含まれる微細配線ＦＷは、後述される第２ビルドアップ部２０内の導体層２２（第１導体層１２）に含まれる配線のパターン幅およびパターン間距離よりも、小さいパターン幅およびパターン間距離を有する。具体的には、例えば、微細配線ＦＷの配線幅は、３μｍ以下程度であり、配線間の間隔は３μｍ以下程度である。第１ビルドアップ部１０が微細配線ＦＷを有することで、第１ビルドアップ部１０内の配線によって搬送され得る電気信号に対応した、より適切な特性を有する配線が提供される場合がある。また、第１ビルドアップ部１０内における配線の密度が向上し、配線設計の自由度が向上する場合があると考えられる。なお、同様の観点から、微細配線ＦＷを有する導体層１２のアスペクト比は、例えば、２．０以上、かつ、４．０以下である。
導体層１２が上述のような微細なピッチおよびアスペクト比で形成されている微細配線ＦＷを含むように形成されている場合、対向する導体層１２同士を接続するビア導体１３も微細なピッチで形成されることが好ましい場合がある。絶縁層１１に小径のビア導体１３用貫通孔１１ａが形成される必要がある。したがって、絶縁層１１は、シリカ（ＳｉＯ2）、アルミナ、またはムライトなどからなる微粒子などの無機フィラーを含み得るが、小径の貫通孔１１ａが形成され易いように、絶縁層１１が無機フィラーを含まないことが好ましいことがある。
微細配線ＦＷを含む導体層１２を含む第１ビルドアップ部１０においては、絶縁層１１の厚さは、例えば７．５～１０μｍ程度である。また、この場合、絶縁層１１は、好ましくは、ガラス繊維やアラミド繊維などからなる芯材（補強材）を含まない。
導体層１２の厚さは７μｍ以下程度である。導体層１２が微細配線ＦＷを含む場合、導体層１２およびビア導体１３を構成している２層構造のうちの金属膜層１２１（図２Ｈ参照）は、好ましくは、スパッタリングによって形成されるスパッタリング膜層であり得る。
図１に示されるように、第１ビルドアップ部１０は第２ビルドアップ部２０上に積層されている。すなわち、第１ビルドアップ部１０の最下層の絶縁層１１１の下面で構成される第１ビルドアップ部１０の第２面１０Ｂは、第２ビルドアップ部２０の第１面２０Ｆと対向している。
第２ビルドアップ部２０は、第１ビルドアップ部１０と同様に、交互に積層される絶縁層２１と導体層２２（第２導体層）とを有している。絶縁層２１には、各絶縁層を貫通し、各絶縁層を介して隣接する導体層同士を接続するビア導体２３が形成されている。各導体層２２は、所定の導体パターンを有するようにパターニングされている。図１に示されているように、本実施形態の第２ビルドアップ部２０は、コア層を含まない。
第１ビルドアップ部１０の絶縁層１１１は、絶縁層１１１を貫通する貫通孔１１１ａを導電体で埋めることによって形成されているビア導体１１３を含む。絶縁層１１１の下側の表面上には導体層１１２が形成されている。導体層１１２は、所定の導体パターンを有するようにパターニングされている。ビア導体１１３は、導体層１１２と、導体層１１２と絶縁層１１１を挟んで対向する第１ビルドアップ部１０内の導体層１２とを接続している。
第２ビルドアップ部２０の導体層２２は、絶縁層２１の下面の表面上に形成されている。導体層２２に覆われていない絶縁層２１の下面の表面および導体層２２が下方の絶縁層２１に覆われている。第２ビルドアップ部２０の第１面２０Ｆを構成する最上層の絶縁層２１は、導体層１１２および導体層１１２に覆われていない第１ビルドアップ部１０の絶縁層１１１の下面を覆っている。
図１に示されるように、配線基板１において、第２ビルドアップ部２０は第３ビルドアップ部３０上に積層されていてもよい。第２ビルドアップ部２０の最下層の絶縁層２１の下面で構成される第２ビルドアップ部２０の第２面２０Ｂは、第３ビルドアップ部３０の第１面３０Ｆと対向している。第３ビルドアップ部３０は、絶縁層２１１およびその下側の表面上に形成されている導体層２１２を含む。絶縁層２１１は、第２ビルドアップ部２０の最下層の導体層２２（導体層２２１）および導体層２２１に覆われていない第２ビルドアップ部２０の最下層の絶縁層２１の下面を覆っている。絶縁層２１１には、絶縁層２１１を貫通して、導体層２１２と第２ビルドアップ部２０の導体層２２１とを接続するビア導体３３が形成されている。
第２ビルドアップ部２０を構成する絶縁層２１は、絶縁層１１と同様な絶縁性樹脂を用いて形成され得る。各絶縁層１１、２１は、各ビルドアップ部内でそれぞれが同じ絶縁性樹脂を含んでいてもよく、互いに異なる絶縁性樹脂を含んでいてもよい。各絶縁層２１は、ガラス繊維やアラミド繊維からなる芯材（補強材）を含んでいてもよい。第３ビルドアップ部３０の絶縁層２１１は、ガラス繊維からなる芯材２１ｂを含んでいる。各絶縁層２１、２１１はさらに、シリカ（ＳｉＯ2）、アルミナ、またはムライトなどの微粒子からなる無機フィラー（図示せず）を含み得る。
第２ビルドアップ部２０の導体層２２および第３ビルドアップ部３０の導体層２１２ならびに各ビア導体２３、３３は、導体層１２およびビア導体１３と同様に、銅またはニッケルなどの任意の金属を用いて形成され得る。図１に示されるように、第２ビルドアップ部２０に含まれる各ビア導体２３および第３ビルドアップ部３０に含まれる各ビア導体３３は、いずれも、第１ビルドアップ部１０のビア導体１３と同様に、配線基板１の第２面１Ｂ側から第１面１Ｆ側に向かって縮径するテーパー形状に形成されている。
上述されるように、第２ビルドアップ部２０の導体層２２および第３ビルドアップ部３０の導体層２１２に含まれる配線のパターン幅およびパターン間距離は、第１ビルドアップ部１０の導体層１２に含まれる配線のパターン幅およびパターン間距離よりも大きい。導体層２２の厚さは、導体層１２の厚さと比較して厚く形成されており、例えば、１０μｍ以上程度である。第２ビルドアップ部２０の導体層２２は、第１ビルドアップ部１０の微細配線ＦＷと同程度の微細なピッチで配線が配置され得る配線パターンを含まない。例えば、導体層２２に含まれる配線の配線幅は、その最小値が４μｍ程度であり、配線間の間隔の最小値は６μｍ程度である。導体層２２に含まれる配線のアスペクト比は、導体層１２の微細配線ＦＷのアスペクト比とほぼ同等であり、例えば、２．０以上、かつ、４．０以下程度である。ビア導体２３のビア径（ビア導体２３が接続する下側の導体層２２の上面におけるビア導体２３の直径）は、約５０μｍ程度である。
本実施形態の配線基板１では、例えば、図１の例に示されるように、第３ビルドアップ部３０の絶縁層２１１および導体層２１２は共に、第２ビルドアップ部２０内の絶縁層２１および導体層２２と比較して厚く形成されている。例えば、絶縁層２１１の厚さは、１００μｍ以上、かつ、２００μｍ以下程度である。また、導体層２１２の厚さは、２０μｍ程度である。絶縁層２１１に形成されているビア導体３３のビア径（導体層２１２の上面におけるビア導体３３の直径）は、約１００μｍ程度である。
導体層１２およびビア導体１３と同様に、導体層２２、２１２およびビア導体２３、３３は、多層構造で構成されていてもよく、例えば、金属膜層（好ましくはスパッタリング膜層または無電解めっき膜層）とめっき膜層（好ましくは電解めっき膜層）を含む２層構造を有し得る。第２ビルドアップ部２０および第３ビルドアップ部３０は、第１ビルドアップ部１０の微細配線ＦＷのような微細な配線パターンを含んでいない。このような場合、導体層２２およびビア導体２３ならびに導体層２１２およびビア導体３３を構成している２層構造のうちの金属膜層は、無電解めっき膜によって形成される無電解めっき膜層、特には無電解銅めっき膜層であり得、めっき膜層は、電解めっき膜によって形成される電解めっき膜層、特には電解銅めっき膜層であり得る。
である。
図１の例では、配線基板１は、さらに、絶縁層２１１および導体層２１２の表面上に形成されたソルダーレジスト層３１を備えている。ソルダーレジスト層３１は、例えば、感光性のポリイミド樹脂やエポキシ樹脂を用いて形成されている。ソルダーレジスト層３１には開口３１ａが形成され、開口３１ａからは第３ビルドアップ部３０の導体層２１２が有する導体パッド３２ｐが露出している。
なお、配線基板１における、配線基板１の部品搭載面と反対側の第２面１Ｂは、外部の配線基板（例えば任意の電気機器のマザーボード）などの外部要素に配線基板１自体が実装される場合に、外部要素に接続される接続面であり得る。導体パッド３２ｐは、任意の基板、電気部品、または機構部品などと接続され得る。
実施形態の配線基板は、第１ビルドアップ部に埋込配線の形態を有する配線層を有していてもよい。この例の配線基板３が、図３Ｅに示されている。
配線基板３の第１ビルドアップ部５０は、図１に示されている配線基板１の第１ビルドアップ部１０と同様に、比較的微細な配線を含んでいる。第１ビルドアップ部５０は、交互に積層される絶縁層５１と導体層５２とを有している。絶縁層５１を挟んで対向する導体層５２同士または導体層５２と導体層１２とを接続するビア導体５３は、絶縁層５１を貫く、貫通孔５１ａを導電体で埋めることによって形成されている。図３Ｅの例では、ビア導体５３は、その下側に設けられている導体層５２と一体的に、同一の絶縁層５１に埋め込まれて形成されている。ビア導体５３と導体層５２とは、同一の金属膜層（好ましくはスパッタリング膜層または無電解めっき膜層）５２１（図３Ｂ参照）およびめっき膜層（好ましくは電解めっき膜層）５２２（図３Ｂ参照）によって形成されている。ビア導体５３形成用の貫通孔５１ａは、配線基板１の貫通孔１１ａと同様に、各絶縁層５１の下側表面から、上方すなわち絶縁層５１を挟んで上側に形成されている導体層（導体層１２または導体層５２）に向けてレーザー光を照射することにより形成され得る。したがって、貫通孔５１ａは、下側の径（幅）が大きく、上側の径（幅）が小さくなるように形成され得る。各ビア導体５３は、いずれも、第１ビルドアップ部５０の第２面５０Ｂから第１面５０Ｆに向かって縮径するテーパー形状に形成されている。
埋込配線とは、上述されるような、ビア導体５３とその下側に設けられている導体層５２とが同一の絶縁層５１に埋め込まれて形成された場合の導体層５２の形状である。具体的には、複数の導体層５２のうち任意の導体層５２が、上側の絶縁層５１内で、図３Ａに示されるような絶縁層５１に形成された溝を導体で充填することにより形成される、絶縁層に埋没する埋込配線の形態を有し得る。好ましくは、配線基板３の第１ビルドアップ部５０の複数の導体層のうち、第１面５０Ｆを構成する導体層１２以外の全ての導体層（導体層５２）が、上側の絶縁層５１に埋没している埋込配線で形成され得る。埋込配線の形態を有する導体層５２は、比較的パターン幅およびパターン間距離の小さい高密度配線である微細配線ＦＷを有し得る。微細配線ＦＷは配線基板３を構成する配線において最も小さいパターン幅およびパターン間距離を有し得る。
配線基板３の第１ビルドアップ部５０に含まれる微細配線ＦＷは、配線基板１の第１ビルドアップ部１０に含まれる微細配線ＦＷとほぼ同等の配線幅および配線間の間隔を有する。微細配線ＦＷを有する導体層５２のアスペクト比もまた、微細配線ＦＷを有する導体層１２のアスペクト比と同程度に形成され得る。ビア導体５３もまた、ビア導体１３とほぼ同等のアスペクト比およびビア径を有し得る。
なお、図示される例では、第１ビルドアップ部５０に含まれる複数の導体層のうち、４層の導体層５２が埋込配線の形態を有し、４層全てが高密度配線である微細配線ＦＷを備えている。しかしながら、４層の導体層５２のうちのいくつかの層が微細配線ＦＷを備えていてもよい。第１ビルドアップ部５０が有する微細配線ＦＷを備える導体層５２の数は限定されない。
後述されるように、実施形態の配線基板３の製造方法においては、埋込配線の形態を有する導体層５２は、導体層５２を構成する金属膜層５２１（好ましくはスパッタリング膜層）およびめっき膜層５２２の厚さ方向の一部を研磨により除去することによって、導体層５２の表面（下面）と絶縁層５１の表面（下面）とが面一となるように形成されている。この研磨プロセスによって同時に、絶縁層５１から露出する導体層５２の表面（下面）が平坦化され得る。したがって、配線基板１の導体層１２の表面と同様に、第１ビルドアップ部５０に含まれる埋込配線の形態を有する導体層５２の絶縁層５１から露出している表面（下面）は、平坦度の高い研磨面である。
好ましくは、配線基板３に含まれる第２ビルドアップ部２０および第３ビルドアップ部３０は、配線基板１の第２ビルドアップ部２０および第３ビルドアップ部３０と同様の形態で構成され得る。すなわち、図３Ｅの例において、第２ビルドアップ部２０内の導体層２２および第３ビルドアップ部３０内の導体層２１２は、埋込配線の形態を有していない。
続いて、図２Ａ～図２Ｎを参照して、図１に示される配線基板１が製造される場合を例に、実施形態の配線基板の製造方法が説明される。なお、以下に説明される製造方法において形成される各構成要素は、特に異なる記載が無い限り、図１の配線基板１の説明において対応する構成要素の材料として例示された材料を用いて形成され得る。なお、以降の配線基板１の製造の説明においては、支持基板ＧＳに近い側は「下」または「下側」と称され、支持基板ＧＳから遠い側は「上」または「上側」と称される。したがって、配線基板１を構成する各要素における支持基板ＧＳ側を向く面は「下面」と称され、支持基板ＧＳと反対側と向く面は「上面」とも称される。
配線基板１は、支持基板ＧＳ上に第１ビルドアップ部１０を製造し、第１ビルドアップ部１０上に第２ビルドアップ部２０、および第２ビルドアップ部２０上に第３ビルドアップ部３０を製造することによって形成され得る（図１参照）。このように第１ビルドアップ部１０を先に支持基板ＧＳ上で製造し、第１ビルドアップ部１０上に第２ビルドアップ部２０および第３ビルドアップ部３０を形成した後に支持基板ＧＳを取り外すことにより、配線基板１の製造における歩留まりが向上すると考えられる。さらに、実施形態の製造方法によれば、配線基板１の部品搭載面は、支持基板ＧＳを取り外した後の露出面であるため、部品搭載面における表面の平坦性が高い配線基板１が得られ得ると考えられる。例えば、実施形態の配線基板１では、部品搭載面表面におけるその厚さ方向の高低差が、約±１０μｍ程度で形成され得る。
先ず、図２Ａに示されるように、例えばガラス基板である、表面の平坦性が良好な支持基板ＧＳが用意される。支持基板ＧＳの両側の表面には、金属膜層１２１が、例えば光照射により着脱が可能なアゾベンゼン系高分子接着剤を含む接着層ＡＬを介して形成される。金属膜層１２１は、例えば、無電解めっきまたはスパッタリングなどによって形成される金属膜（好ましくは銅膜）層である。金属膜層１２１は比較的薄い金属箔により構成されてもよい。
次いで、図２Ｂに示されるように、支持基板ＧＳ上に、接着層ＡＬを介して、金属膜層１２１とめっき膜層１２２とを含む複数の導体パッド１２ｐを有する導体層１２が形成される。
導体層１２の形成においては、例えばめっきレジストが金属膜層１２１上に形成され、めっきレジストに導体パッド１２ｐのパターンの形成領域に応じた開口が例えばフォトリソグラフィ技術により形成される。次いで、金属膜層１２１をシード層とする電解めっきにより開口内にめっき膜層１２２が形成される。めっき膜層１２２の形成後、めっきレジストが除去され、めっきレジストの除去により露出する金属膜層１２１はエッチングされて、図２Ｂに示される状態が形成される。
次いで、図２Ｃに示されるように、導体層１２を覆う絶縁層１１が積層される。絶縁層１１としては、例えば、エポキシ樹脂、フェノール樹脂などの絶縁性樹脂が用いられ得る。フッ素樹脂、液晶ポリマー（ＬＣＰ）、フッ化エチレン樹脂（ＰＴＦＥ）、ポリエステル樹脂（ＰＥ）、変性ポリイミド樹脂（ＭＰＩ）が用いられてもよい。フィルム状に成形されたこれらの樹脂を熱圧着することにより絶縁層１１が形成される。次いで、絶縁層１１におけるビア導体１３（図１参照）の形成位置に、例えば炭酸ガスレーザー光やエキシマレーザー光等の照射によって貫通孔１１ａが形成される。
図示されていないが、炭酸ガスレーザー光等のレーザーの照射による貫通孔１１ａの形成は、絶縁層１１の表面をポリエチレンテレフタレート（ＰＥＴ）フィルム等の保護膜で覆うことにより保護しながら、レーザーを照射することにより行われ得る。保護膜および絶縁層１１を貫く貫通孔１１ａが形成される。また、貫通孔１１ａの形成後に、貫通孔１１の底に発生している加工変性物による導体層１２の形成時における密着力の低下や抵抗成分の増加等を防止するために、デスミア処理が行われてもよい。デスミア処理は好ましくは、プラズマガスを用いたドライデスミア処理であり得る。デスミア処理もまた、絶縁層１１の表面にポリエチレンテレフタレート（ＰＥＴ）フィルム等の保護膜が形成された状態で、絶縁層１１の表面を保護しながら行われてもよい。
なお、図２Ｃ、ならびに以下で参照する図２Ｄ～図２Ｎおよび図３Ａ～図３Ｄでは、支持基板ＧＳの一方の表面上に形成される積層体が示されており、反対側の表面に形成され得る積層体の図示は省略されている。しかしながら、反対側の表面にも、同様の態様や数の積層体や、または一方の表面上とは異なる態様および数の導体層および絶縁層が形成されてもよく、そのような導体層および絶縁層が形成されなくてもよい。
図２Ｄに示されるように、貫通孔１１ａの内壁および絶縁層１１の表面上に導体層１２の第１層１２１（図２Ｈ参照）を構成する金属膜（シード層）１２１ａが無電解めっきまたはスパッタリングなどによって形成される。好ましくは、金属膜１２１ａはスパッタリングによって形成されるスパッタリング膜であり得る。なお、貫通孔１１ａの形成時および／またはデスミア処理時において絶縁層１１の表面に保護膜が設けられている場合、保護膜は、金属膜１２１ａの形成前に、剥離除去され得る。
図２Ｅに示されるように、金属膜１２１ａ上に、導体層１２に含まれる導体パターンに応じた開口Ｒ１１を有するめっきレジストＲ１が設けられる。
図２Ｆに示されるように、金属膜１２１ａを給電層とした電解めっきにより、電解めっき膜１２２ａがめっきレジストＲ１の開口Ｒ１１の開口内に、めっきレジストＲ１の高さより高く形成される。電解めっき膜１２２ａは、開口Ｒ１１の高さより高く、盛り上がるように、例えば凸球面状を形成するように形成され得る。例えば、開口Ｒ１１内に充填された電解めっき膜１２２ａは、めっきレジストＲ１の厚さより、１μｍ以上程度高く形成され得る。
次いで、図２Ｇに示されるように、電解めっき膜１２２ａおよびめっきレジストＲ１の一部が、研磨によって除去される。研磨は、電解めっき膜１２２ａの厚さが、導体層１２の第２層１２２に求められる所定の厚さとなるまで行われ得る。第２層１２２の厚さの調整が容易であると考えられる。例えば、導体層２１の厚さは、７μｍ以下程度であり得る。そして導体層２１の２層構造のうちの第２層１２２の厚さは、例えば６．５μｍ以下程度で形成され得る。
図２Ｈに示されるように、めっきレジストＲ１が除去された後、金属膜１２１ａのうちの上層２１１に覆われていない部分がエッチングなどで除去される。その結果、微細配線ＦＷを有する、第１層１２１および第２層１２２からなる２層構造を有する導体層１２が形成される。また、貫通孔１１ａの内部が電解めっき膜１２２ａで完全に充填されることにより、ビア導体１３が形成されている。
続いて、図２Ｉに示されるように、上述の絶縁層１１、導体層１２およびビア導体１１３の形成方法と同様の方法で、導体層１２および絶縁層１１の上に、所望の層数の絶縁層１１および導体層１２、ならびに、各絶縁層を貫通するビア導体１３が、形成される。
次いで、図２Ｊに示されるように、導体層１２の上側に、第１ビルドアップ部１０の絶縁層１１のうちの最外層の絶縁層１１１が形成される。その後、ビア導体１１３（図１参照）の形成場所に対応する位置の絶縁層１１１に、レーザー加工によってビア導体１１３形成用の貫通孔１１１ａが形成される。
続いて、図２Ｋに示されるように、導体層１１２が、貫通孔１１１ａを充填するビア導体１１３と同時に、セミアディティブ法などの任意の導体パターンの形成方法を用いて形成される。
続いて、図２Ｌに示されるように、絶縁層１１１、導体層１１２およびビア導体１１３の形成方法と同様の方法で、導体層１１２および絶縁層１１１の上に、所望の層数の絶縁層２１および導体層２２、ならびに、各絶縁層を貫通するビア導体２３が形成される。第１ビルドアップ部１０上に第２ビルドアップ部２０が形成される。
図２Ｍに示されるように、第２ビルドアップ部２０の第２面２０Ｂ側の最外層の絶縁層２１および導体層２２（導体層２２１）の上に、第３ビルドアップ部３０の絶縁層２１１、導体層２１２および絶縁層２１１を貫通するビア導体３３が、絶縁層１１１、導体層１１２およびビア導体１１３の形成方法と同様の方法で、形成される。絶縁層２１１を形成する絶縁性樹脂としては、ガラス繊維で構成される補強材（芯材）２１ｂに含侵されたエポキシ樹脂やＢＴ樹脂などの絶縁性樹脂を含むプリプレグが用いられる。
次いで、ソルダーレジスト層３１が、絶縁層２１１および導体層２１２の表面上への感光性のエポキシ樹脂やポリイミド樹脂層の形成によって形成される。そして、フォトリソグラフィ技術により、導体パッド３２ｐを画定する開口３１ａがそれぞれ形成される。
次いで、図２Ｎに示されるように、支持基板ＧＳが取り外される。導体パッド１２ｐの下面および絶縁層１１の下面が露出する。支持基板ＧＳの取り外しにおいては、接着層ＡＬに例えばレーザー光が照射され軟化された後、支持基板ＧＳが導体パッド１２ｐおよび絶縁層１１から剥離される。なお、導体パッド１２ｐおよび絶縁層１１の表面上に残留し得る接着層ＡＬは洗浄により除去され得る。図１に示される配線基板１が完成する。
第１ビルドアップ部に埋込配線の形態を有する配線層を有する配線基板３（図３Ｅ参照）が製造される場合、例えば、図２Ｂに示される例と同様に、支持基板ＧＳ上に、接着層ＡＬを介して複数の導体パッド１２ｐを有する導体層１２が形成された後、図３Ａに示されるように、導体層１２を覆う絶縁層５１が積層される。絶縁層５１には溝Ｔ１、Ｔ２が形成される。溝Ｔ１はビア導体が形成されるべき位置に形成され、絶縁層５１を貫通して絶縁層５１直下の導体層１２を露出させる。溝Ｔ２は埋込配線の形態を有する導体層５２の導体パターンに対応する位置に形成される。溝Ｔ１、Ｔ２の形成には、例えばエキシマレーザーを使用したレーザー加工が用いられる。
次いで、絶縁層５１および溝Ｔ１から露出する導体層１２の上面全体を被覆するように金属膜層５２１が形成される。好ましくは、金属膜層５２１はスパッタリングによって形成されるスパッタリング膜層であり得る。この金属膜層５２１をシード層として電解めっきを施すことより、めっき膜層５２２が形成される。図３Ａに示される状態が形成される。
次いで、図３Ｂに示されるように、めっき膜層５２２および金属膜層５２１の一部が研磨により除去される。めっき膜層５２２および金属膜層５２１の研磨は、例えば化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により実施され得る。金属膜層５２１およびめっき膜層５２２からなる２層構造を有する導体層５２が形成される。溝Ｔ１の内部がめっき膜層５２２で完全に充填されることにより、ビア導体５３が形成されている。一体的に形成された導体層５２およびビア導体５３が同一の絶縁層５１に埋め込まれている埋込配線の形態が形成される。絶縁層５１から露出する導体層５２の表面は、平坦度の高い研磨面である。露出する絶縁層５１および導体層５２の上面において、同様の方法で、絶縁層５１の積層および導体層５２の形成が繰り返される。所望の層数の絶縁層５１および微細配線ＦＷを有する導体層５２、ならびに、各絶縁層を貫通するビア導体５３が、形成される。
次いで、図３Ｃに示されるように、導体層５２の上側に、第１ビルドアップ部５０の絶縁層５１のうちの最外層の絶縁層５１１が、絶縁層１１１（図２Ｊ参照）の形成方法と同様の方法で、形成される。その後、ビア導体５３形成用の貫通孔５１１ａが、貫通孔１１１ａ（図２Ｊ参照）の形成方法と同様の方法で、形成される。
続いて、図３Ｄに示されるように、導体層５１２が、貫通孔５１１ａを充填するビア導体５１３と同時に、導体層１１２およびビア導体１１３（図２Ｋ参照）の形成方法と同様の方法で、形成される。埋込配線の形態を有する導体層５２を有する第１ビルドアップ部５０が完成する。
その後、第１ビルドアップ部５０上に、配線基板１の第２ビルドアップ部２０および第３ビルドアップ部３０と同様のビルドアップ部が積層され、支持基板ＧＳ（図３Ａ参照）から取り外されることにより、図３Ｅに示されるように、配線基板３が完成する。
実施形態の配線基板は、各図面に例示される構造、ならびに、本明細書において例示される構造、形状、および材料を備えるものに限定されない。実施形態の配線基板に含まれる各ビルドアップ部は、上述のように、任意の数の絶縁層および導体層を有し得る。例えば、配線基板の部品搭載面と反対側の最外層の絶縁層および導体層が、第２ビルドアップ部内の絶縁層２１および導体層２２より厚く形成されなくてもよいし、配線基板の部品搭載面と反対側の最外層の絶縁層が芯材を含んでいなくてもよい。また、実施形態の配線基板の製造方法は、図２Ａ～図２Ｎおよび図３Ａ～図３Ｄを参照して説明された方法に限定されず、その条件や順序などは任意に変更され得る。また、特定の工程が省略されてもよく、別の工程が追加されてもよい。例えば、支持基板ＧＳの取り外し後に露出する導体パッド１２ｐの表面上に、ニッケル層および錫層を含むめっき層などが形成されてもよい。
１、３ 配線基板
１０、５０ 第１ビルドアップ部
２０ 第２ビルドアップ部
１１、５１、１１１、５１１、２１、２１１ 絶縁層
１２、５２、１１２、５２２、２２、２１２ 導体層
１３、１１３、２３、３３、５３ ビア導体
１２１、５２１ 金属膜層
１２２、５２２ めっき膜層
１２ｐ 導体パッド（第１面側導体パッド）
３２ｐ 導体パッド（第２面側導体パッド）
ＦＷ 微細配線
Ｅ１、Ｅ２ 電子部品
ＧＳ 支持基板
ＥＡ１、ＥＡ２ 部品搭載領域

Claims (10)

  1. 交互に積層された複数の絶縁層および導体層と、
    前記絶縁層に設けられ前記絶縁層を挟んで対向する前記導体層同士を接続するビア導体と、
    をそれぞれ含む第１ビルドアップ部および第２ビルドアップ部を含む、
    第１面および前記第１面と反対側の第２面を有する配線基板であって、
    前記第１ビルドアップ部は、前記第２ビルドアップ部の上に積層されていて前記第２ビルドアップ部よりも前記第１面側に位置しており、
    前記第１ビルドアップ部に含まれる第１導体層における配線の配線幅および配線間の間隔は、前記第２ビルドアップ部に含まれる第２導体層における配線の配線幅および配線間の間隔よりも小さく、
    前記第１導体層における配線のアスペクト比は２．０以上、４．０以下であって、
    前記第１導体層における配線の配線幅は３μｍ以下であり、
    前記第１導体層における配線間の間隔は３μｍ以下であって、
    前記第１導体層の前記第２面側の表面は研磨面である。
  2. 請求項１記載の配線基板であって、前記第２ビルドアップ部の前記第２面側に、第３絶縁層および第３導体層と前記第３絶縁層に設けられ前記第３絶縁層を挟んで対向する前記第３導体層および前記第２ビルドアップ部の前記第２面側の導体層を接続するビア導体とを含む第３ビルドアップ部を有する。
  3. 請求項２記載の配線基板であって、前記第３絶縁層が、芯材を含む。
  4. 請求項３記載の配線基板であって、前記芯材が、ガラス繊維である。
  5. 請求項１記載の配線基板であって、前記第１導体層における配線の厚みが、７μｍ以下であり、前記第２導体層における配線の厚みが、１０μｍ以上である。
  6. 請求項１記載の配線基板であって、前記ビア導体が、前記第２面から前記第１面に向かって縮径している形状を有する。
  7. 請求項１記載の配線基板であって、前記第１ビルドアップ部に含まれる第１ビア導体のアスペクト比が、０．５以上、１．０以下である。
  8. 請求項１記載の配線基板であって、前記第１導体層および前記第２導体層は、金属膜層およびめっき膜層を有する２層構造で構成されており、前記第１導体層の金属膜層がスパッタリング膜層であり、前記第２導体層の金属膜層が無電解めっき膜層である。
  9. 請求項１記載の配線基板であって、前記第１導体層は、前記複数の絶縁層のうちの前記第１導体層よりも前記第１面側で前記第１導体層に接している絶縁層内に埋め込まれている。
  10. 請求項１記載の配線基板であって、前記第１ビルドアップ層は、前記第１面を構成する絶縁層内に埋め込まれて一面を前記第１面に露出する導体パッドを含み、前記導体パッドは、部品搭載領域を有する部品搭載面を構成している。
JP2022118227A 2022-07-25 2022-07-25 配線基板 Pending JP2024015869A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022118227A JP2024015869A (ja) 2022-07-25 2022-07-25 配線基板
TW112125202A TW202412573A (zh) 2022-07-25 2023-07-06 配線基板
CN202310904483.7A CN117460145A (zh) 2022-07-25 2023-07-21 布线基板
US18/357,430 US20240030144A1 (en) 2022-07-25 2023-07-24 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022118227A JP2024015869A (ja) 2022-07-25 2022-07-25 配線基板

Publications (1)

Publication Number Publication Date
JP2024015869A true JP2024015869A (ja) 2024-02-06

Family

ID=89577080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022118227A Pending JP2024015869A (ja) 2022-07-25 2022-07-25 配線基板

Country Status (4)

Country Link
US (1) US20240030144A1 (ja)
JP (1) JP2024015869A (ja)
CN (1) CN117460145A (ja)
TW (1) TW202412573A (ja)

Also Published As

Publication number Publication date
CN117460145A (zh) 2024-01-26
TW202412573A (zh) 2024-03-16
US20240030144A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
KR101412258B1 (ko) 프린트 배선판의 배선 구조 및 그 형성 방법
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
JP2007081157A (ja) 多層配線基板及びその製造方法
TWI505756B (zh) 印刷電路板及其製造方法
JP2006100789A (ja) 電気配線構造の製作方法
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
JP3856743B2 (ja) 多層配線基板
JP2024015869A (ja) 配線基板
KR20150003505A (ko) 인쇄회로기판 및 이의 제조방법
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
US20240203891A1 (en) Wiring substrate
JP2000323841A (ja) 多層回路基板とその製造方法
CN118234115A (zh) 布线基板
JP2024011386A (ja) 配線基板
JP2024006411A (ja) 配線基板
JP2023179281A (ja) 配線基板
JP2024033648A (ja) 配線基板
JP2024031606A (ja) 配線基板
US20230397342A1 (en) Wiring board, semiconductor device, and wiring board manufacturing method
JP2018152512A (ja) プリント配線板の製造方法
JP2009289869A5 (ja)
JP2024011472A (ja) 配線基板
JP2024032317A (ja) 配線基板
JP2024006475A (ja) 配線基板
JP2023119423A (ja) 配線基板