CN117460145A - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN117460145A
CN117460145A CN202310904483.7A CN202310904483A CN117460145A CN 117460145 A CN117460145 A CN 117460145A CN 202310904483 A CN202310904483 A CN 202310904483A CN 117460145 A CN117460145 A CN 117460145A
Authority
CN
China
Prior art keywords
layer
conductor
wiring
conductor layer
laminated portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310904483.7A
Other languages
English (en)
Inventor
古谷俊树
桑原雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN117460145A publication Critical patent/CN117460145A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供布线基板，其品质提高。实施方式的布线基板包含第1积层部(10)和第2积层部(20)，该第1积层部和该第2积层部分别包含交替层叠的多个绝缘层和多个导体层以及将导体层彼此连接的过孔导体，该布线基板具有第1面(1F)和第2面(1B)，第1积层部层叠在第2积层部上并且位于比第2积层部靠第1面(1F)侧的位置，第1积层部的第1导体层(12)中的布线的布线宽度和布线间的间隔小于第2积层部的第2导体层(22)中的布线的布线宽度和布线间的间隔，第1导体层(12)中的布线的纵横比为2.0以上且4.0以下，第1导体层(12)中的布线的布线宽度为3μm以下，第1导体层中的布线之间的间隔为3μm以下，第1导体层的第2面(1B)侧的表面为研磨面。

Description

布线基板
技术领域
本发明涉及布线基板。
背景技术
在专利文献1中公开了具有由积层布线层构成的第2布线基板和与第2布线基板接合的第1布线基板的布线基板。第1布线基板包含最外层，该最外层具有由比第2布线基板微细的布线构成的布线层以及间距更窄的连接衬垫。
专利文献1：日本特开2020-4926号公报
在专利文献1所公开的布线基板中，第1布线基板与第2布线基板经由从各自的表面突出的端子而接合，在第1布线基板与第2布线基板之间填充有绝缘树脂。两布线基板间的接合部位的存在有可能对品质造成影响，布线基板制造中的成品率有可能降低。
发明内容
本发明的布线基板具有第1面和与所述第1面相反侧的第2面，该布线基板包含第1积层部和第2积层部，该第1积层部和该第2积层部分别包含：交替层叠的多个绝缘层和多个导体层；以及设置于所述绝缘层并将隔着所述绝缘层对置的所述导体层彼此连接的过孔导体。而且，所述第1积层部层叠在所述第2积层部上并且位于比所述第2积层部靠所述第1面侧的位置，所述第1积层部所包含的第1导体层中的布线的布线宽度和布线间的间隔小于所述第2积层部所包含的第2导体层中的布线的布线宽度和布线间的间隔，所述第1导体层中的布线的纵横比为2.0以上且4.0以下，所述第1导体层中的布线的布线宽度为3μm以下，所述第1导体层中的布线间的间隔为3μm以下，所述第1导体层的所述第2面侧的表面为研磨面。
根据本发明的实施方式，能够成品率良好地提供包含布线密度不同的多个导体层的、品质提高的布线基板。
附图说明
图1是示出本发明的一个实施方式的布线基板的一例的剖视图。
图2A是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图2B是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图2C是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图2D是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图2E是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图2F是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图2G是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图2H是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图2I是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图2J是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图2K是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图2L是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图2M是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图2N是示出作为本发明的一个实施方式的布线基板的制造方法的一例的图。
图3A是示出作为本发明的一个实施方式的其他例的布线基板的制造方法的一例的图。
图3B是示出作为本发明的一个实施方式的其他例的布线基板的制造方法的一例的图。
图3C是示出作为本发明的一个实施方式的其他例的布线基板的制造方法的一例的图。
图3D是示出作为本发明的一个实施方式的其他例的布线基板的制造方法的一例的图。
图3E是示出本发明的一个实施方式的布线基板的其他例的图。
标号说明
1、3：布线基板；10、50：第1积层部；20：第2积层部；11、51、111、511、21、211：绝缘层；12、52、112、522、22、212：导体层；13、113、23、33、53：过孔导体；121、521：金属膜层；122、522：镀覆膜层；12p：导体衬垫(第1面侧导体衬垫)；32p：导体衬垫(第2面侧导体衬垫)；FW：微细布线；E1、E2：电子部件；GS：支承基板；EA1、EA2：部件搭载区域。
具体实施方式
参照附图对一个实施方式的布线基板进行说明。图1是示出作为一个实施方式的布线基板的一例的布线基板1的剖视图。另外，布线基板1只不过是本实施方式的布线基板的一例。本实施方式的布线基板的层叠构造以及导体层和绝缘层各自的数量并不限定于图1的布线基板1的层叠构造以及布线基板1所包含的导体层和绝缘层各自的数量。另外，在参照的附图中，并不意图表示各结构要素的准确的比率，而是以容易理解本发明的特征的方式进行描绘。
实施方式的布线基板1具有包含分别由交替层叠的多个导体层和绝缘层构成的第1积层部10和第2积层部20的层叠构造。布线基板1具有与其厚度方向垂直的两个表面(第1面1F以及与第1面1F相反侧的第2面1B)。如图1所示，第1积层部10的表面(第1面10F)构成第1面1F。第2面1B能够由第2积层部20的表面(第2面20B)构成。如图1所示，布线基板1也可以在第2积层部20的与第1积层部10侧相反的一侧还包含由绝缘层和层叠在该绝缘层上的导体层构成的第3积层部30。在布线基板1具有第3积层部30的情况下，第2面1B能够由第3积层部30的表面(第2面30B)构成。本实施方式的布线基板1优选为不包含芯层的无芯布线基板。
第1积层部10包含比较微细的布线，能够具有密度比较高的电路布线。在图1的例子中，第1积层部10具有交替层叠的绝缘层11和导体层12(第1导体层12)。隔着一层绝缘层11对置的导体层12彼此利用过孔导体13(第1过孔导体13)连接。图1的第1积层部10还包含形成在最靠第2积层部20侧的绝缘层111。各导体层12被图案化为具有规定的导体图案。如图1所示，本实施方式的第1积层部10不包含芯层。第1积层部10的第1面10F由导体层12的表面(上表面)以及从导体层12的图案露出的绝缘层11的表面(上表面)构成。在图示的例子中，构成第1面10F的导体层12形成为具有多个导体衬垫12p的图案。
另外，在图1所示的本实施方式的布线基板1的说明中，将第1积层部10的第1面10F、即布线基板1的第1面1F侧称为“上”或“上侧”，将布线基板1的第2面1B侧称为“下”或“下侧”。另外，在各结构要素中，布线基板1的朝向第1面1F侧的表面也被称为“上表面”，布线基板1的朝向第2面1B侧的表面也被称为“下表面”。
导体衬垫12p是第1积层部10的最上表面即布线基板1的最外表面，构成布线基板1中的能够连接外部的电子部件的部件搭载面。布线基板1的部件搭载面也可以具有多个部件搭载区域。例如，如图1的例子所示，也可以与应搭载电子部件E1、E2的区域对应地形成两个部件搭载区域(EA1、EA2)。
在图示的例子的外部的电子部件向布线基板1的搭载中，露出的导体衬垫12p的上表面例如能够在与外部的电子部件的连接衬垫之间经由焊料等导电性的接合材料(未图示)而与外部的电子部件电连接以及机械连接。此时，也可以在导体衬垫12p的上表面预先形成例如包含镍层和锡层的镀覆层(未图示)等。
在形成多个部件搭载区域的情况下，在第1积层部10内的导体层12中，也可以形成能够将位于相邻的部件搭载区域内的导体衬垫12p彼此电连接的导体图案。在布线基板1的使用中搭载的多个电子部件彼此经由第1积层部10以短路径电连接。另外，由此，存在经由在布线基板1的使用中能够搭载的多个电子部件的电路设计的自由度提高的情况。
作为能够搭载于布线基板1的电子部件E1、E2，例如例示半导体集成电路装置、晶体管等有源部件那样的电子部件。具体而言，例如可以是组装有逻辑电路的逻辑芯片等集成电路、或者MPU(Micro Processor Unit)等处理装置、HBM(High Bandwidth Memory)等存储器元件等。
在图1的例子中，第1积层部10的与第1面10F相反的一侧的第2面10B由绝缘层11的表面(下表面)构成。第1积层部10以其第2面10B与第2积层部20的第2面20B的相反侧的第1面20F对置的方式层叠。
第1积层部10的绝缘层11例如可以使用环氧树脂、酚醛树脂等绝缘性树脂来形成。绝缘层11可以包含氟树脂、液晶聚合物(LCP)、氟化乙烯树脂(PTFE)、聚酯树脂(PE)、改性聚酰亚胺树脂(MPI)中的任意一种。作为构成导体层12和过孔导体13的导体，可例示铜、镍等，优选使用铜。在图1所示的例子中，导体层12和过孔导体13以单层示出，但导体层12和过孔导体13也可以以多层构造构成。例如，导体层12和过孔导体13能够具有包含金属膜层(优选为溅射膜层或化学镀膜层)121(参照图2H)和镀覆膜层(优选为电镀膜层)122(参照图2H)的两层构造。
将隔着绝缘层11对置的导体层12彼此连接的过孔导体13通过用导电体填埋贯通绝缘层11的贯通孔11a而形成。在图1的例子中，过孔导体13与设置于其下侧的导体层12一体地形成。因此，过孔导体13和导体层12能够由同一金属膜层121和镀覆膜层122形成。在绝缘层11的下侧的表面形成有导体层12。即，绝缘层11覆盖上方的绝缘层11的下表面中的未被导体层12覆盖的表面、上方的导体层12的下表面以及导体层12所包含的导体图案的侧面。过孔导体13形成用的贯通孔11a能够通过在绝缘层11的形成过孔导体13的位置例如从各绝缘层11的下侧的表面侧照射激光而形成。形成的贯通孔11a的直径在激光的照射侧大，在与激光的照射侧相反的一侧(里侧)小。因此，贯通孔11a能够形成为下侧的直径(宽度)大，上侧的直径(宽度)小。如图1所示，第1积层部10所包含的各过孔导体13均形成为从第1积层部10的第2面10B朝向第1面10F缩径的锥形形状。另外，这里，为了方便，使用了“缩径”这样的用语，但过孔导体13的形状未必限定于圆形。“缩径”仅意味着过孔导体13的水平截面中的外周上的最长的两点间的距离变小。例如，贯通孔11a例如形成为过孔导体13的纵横比(从过孔导体13所连接的下侧的导体层12的上表面到上侧的导体层的下表面的高度/下侧的导体层12的上表面的过孔导体13的直径)为约0.5以上且约1.0以下。此外，过孔导体13的过孔直径(过孔导体13所连接的下侧的导体层12的上表面的过孔导体13的直径)约为10μm左右。
如上所述，布线基板1的导体层12以2层构造形成。例如，导体层12包含形成于绝缘层11的下表面的表面上的第1层121(即导体层12的上层)和形成于其下的第2层122(即导体层12的下层)。在导体层12的形成中，首先，为了形成导体层12的第1层121，在贯通孔11a的内壁和绝缘层11的表面上，例如通过溅射等形成构成导体层12的第1层121(参照图2H)的金属膜121a(参照图2D)。
接着，为了形成导体层12的第2层122，在所形成的金属膜121a上通过例如干膜抗蚀剂的层叠以及曝光和显影等设置具有与导体层12所包含的导体图案相应的开口R11的抗镀剂R1(参照图2E和图2F)。通过将金属膜121a作为晶种层并利用电镀膜填充抗镀剂R1的开口R11，从而形成导体层12的第2层122。
具体而言，通过将金属膜121a作为供电层的电镀而形成的电镀膜122a形成为比抗镀剂R1的厚度厚(参照图2F)。例如，电镀膜122a能够形成为比抗镀剂R1的厚度厚1μm以上。此外，电镀膜122a完全填充绝缘层11的贯通孔11a。其结果，过孔导体13与导体层12一体地形成。
之后，通过研磨去除电镀膜122a的厚度方向的一部分。例如，通过化学机械研磨(CMP)、喷砂等去除电镀膜122a的一部分(参照图2G)。通过该研磨，抗镀剂R1的厚度方向的一部分也被去除。具体而言，电镀膜122a与抗镀剂R1一起被研磨至导体层12的第2层122所要求的规定的厚度。因此，即使在形成电镀膜122a后例如如图2F所示的在表面产生凹凸，经过研磨的导体层12的第2层122的表面(图2H所示的第2层122的上表面)也被平整。即，布线基板1的第1积层部10的导体层12的表面(下表面)可以是平坦度高的研磨面。
若导体层12的表面(下表面)是这样的凹凸较少的研磨面，则有时能够获得第1积层部10内的良好的高频传输特性。认为也不易引起与导体层12连接的过孔导体13的形成时的位置偏移等问题。进而，由于导体层12的表面(下表面)整体被研磨，因此无论导体层12中的导体图案的疏密等如何，第1积层部10内的导体层12都能够以没有起伏等的高平坦性形成。认为能够提高第1积层部10的平坦性，得到高品质的布线基板1。
布线基板1的导体层12可以具有图案宽度和图案间距离比较小的高密度布线即微细布线FW。微细布线FW在构成布线基板1的布线中能够具有最小的图案宽度以及图案间距离。
另外，在图示的例子中，第1积层部10所包含的多个导体层12中的4层导体层12具有作为高密度布线的微细布线FW。然而，4层导体层12中的几个层也可以具有微细布线FW。具有第1积层部10所具有的微细布线FW的导体层12的数量没有限定。
第1积层部10所包含的微细布线FW具有比后述的第2积层部20内的导体层22(第1导体层12)所包含的布线的图案宽度和图案间距离小的图案宽度和图案间距离。具体而言，例如，微细布线FW的布线宽度为3μm以下左右，布线间的间隔为3μm以下左右。通过使第1积层部10具有微细布线FW，有时提供与能够由第1积层部10内的布线输送的电信号对应的、具有更适当的特性的布线。另外，认为有时第1积层部10内的布线的密度提高，布线设计的自由度提高。此外，从同样的观点出发，具有微细布线FW的导体层12的纵横比例如为2.0以上且4.0以下。
在导体层12形成为包含以上述那样的微细的间距以及纵横比形成的微细布线FW的情况下，有时优选将对置的导体层12彼此连接的过孔导体13也以微细的间距形成。需要在绝缘层11形成小径的过孔导体13用贯通孔11a。因此，绝缘层11可以包含由二氧化硅(SiO2)、氧化铝或莫来石等构成的微粒等无机填料，但为了容易形成小径的贯通孔11a，有时优选绝缘层11不包含无机填料。
在包含含有微细布线FW的导体层12的第1积层部10中，绝缘层11的厚度例如为7.5～10μm左右。另外，在该情况下，绝缘层11优选不包含由玻璃纤维、芳纶纤维等构成的芯材(加强材料)。
导体层12的厚度为7μm以下左右。在导体层12包含微细布线FW的情况下，构成导体层12以及过孔导体13的2层构造中的金属膜层121(参照图2H)优选能够是通过溅射形成的溅射膜层。
如图1所示，第1积层部10层叠在第2积层部20上。即，由第1积层部10的最下层的绝缘层111的下表面构成的第1积层部10的第2面10B与第2积层部20的第1面20F对置。
第2积层部20与第1积层部10同样地具有交替层叠的绝缘层21和导体层22(第2导体层)。在绝缘层21形成有过孔导体23，该过孔导体23贯通各绝缘层，将隔着各绝缘层相邻的导体层彼此连接。各导体层22被图案化为具有规定的导体图案。如图1所示，本实施方式的第2积层部20不包含芯层。
第1积层部10的绝缘层111包含通过用导电体填埋贯通绝缘层111的贯通孔111a而形成的过孔导体113。在绝缘层111的下侧的表面上形成有导体层112。导体层112被图案化为具有规定的导体图案。过孔导体113将导体层112和隔着绝缘层111与导体层112对置的第1积层部10内的导体层12连接。
第2积层部20的导体层22形成在绝缘层21的下表面的表面上。未被导体层22覆盖的绝缘层21的下表面的表面和导体层22被下方的绝缘层21覆盖。构成第2积层部20的第1面20F的最上层的绝缘层21覆盖导体层112和未被导体层112覆盖的第1积层部10的绝缘层111的下表面。
如图1所示，在布线基板1中，第2积层部20也可以层叠在第3积层部30上。由第2积层部20的最下层的绝缘层21的下表面构成的第2积层部20的第2面20B与第3积层部30的第1面30F对置。第3积层部30包含绝缘层211以及形成于其下侧的表面上的导体层212。绝缘层211覆盖第2积层部20的最下层的导体层22(导体层221)和未被导体层221覆盖的第2积层部20的最下层的绝缘层21的下表面。在绝缘层211形成有贯通绝缘层211而将导体层212和第2积层部20的导体层221连接的过孔导体33。
构成第2积层部20的绝缘层21可使用与绝缘层11相同的绝缘性树脂而形成。各绝缘层11、21可以在各积层部内分别包含相同的绝缘性树脂，也可以包含彼此不同的绝缘性树脂。各绝缘层21也可以包含由玻璃纤维、芳纶纤维构成的芯材(加强材料)。第3积层部30的绝缘层211包含由玻璃纤维构成的芯材21b。各绝缘层21、211还可以包含由二氧化硅(SiO2)、氧化铝或莫来石等微粒构成的无机填料(未图示)。
第2积层部20的导体层22和第3积层部30的导体层212以及各过孔导体23、33与导体层12和过孔导体13同样地能够使用铜或镍等任意的金属形成。如图1所示，第2积层部20所包含的各过孔导体23和第3积层部30所包含的各过孔导体33均与第1积层部10的过孔导体13同样地形成为从布线基板1的第2面1B侧朝向第1面1F侧缩径的锥形形状。
如上所述，第2积层部20的导体层22和第3积层部30的导体层212所包含的布线的图案宽度和图案间距离大于第1积层部10的导体层12所包含的布线的图案宽度和图案间距离。导体层22的厚度形成得比导体层12的厚度厚，例如为10μm以上左右。第2积层部20的导体层22不包含能够以与第1积层部10的微细布线FW相同程度的微细间距配置布线的布线图案。例如，导体层22所包含的布线的布线宽度的最小值为4μm左右，布线间的间隔的最小值为6μm左右。导体层22所包含的布线的纵横比与导体层12的微细布线FW的纵横比大致相等，例如为2.0以上且4.0以下左右。过孔导体23的过孔直径(过孔导体23所连接的下侧的导体层22的上表面的过孔导体23的直径)约为50μm左右。
在本实施方式的布线基板1中，例如，如图1的例子所示，第3积层部30的绝缘层211和导体层212均形成得比第2积层部20内的绝缘层21和导体层22厚。例如，绝缘层211的厚度为100μm以上且200μm以下左右。另外，导体层212的厚度为20μm左右。形成于绝缘层211的过孔导体33的过孔直径(导体层212的上表面的过孔导体33的直径)约为100μm左右。
与导体层12和过孔导体13同样地，导体层22、212和过孔导体23、33可以由多层构造构成，例如可以具有包含金属膜层(优选为溅射膜层或化学镀膜层)和镀覆膜层(优选为电镀膜层)的2层构造。第2积层部20和第3积层部30不包含第1积层部10的微细布线FW那样的微细的布线图案。在这样的情况下，构成导体层22和过孔导体23以及导体层212和过孔导体33的两层构造中的金属膜层可以是由化学镀膜形成的化学镀膜层、特别是化学镀铜膜层，镀覆膜层可以是由电镀膜形成的电镀膜层、特别是电镀铜膜层。
在图1的例子中，布线基板1还具有形成在绝缘层211和导体层212的表面上的阻焊层31。阻焊层31例如使用感光性的聚酰亚胺树脂、环氧树脂形成。在阻焊层31形成有开口31a，第3积层部30的导体层212所具有的导体衬垫32p从开口31a露出。
另外，在布线基板1自身安装于外部的布线基板(例如任意的电气设备的母板)等外部要素的情况下，布线基板1中的与布线基板1的部件搭载面相反的一侧的第2面1B可以是与外部要素连接的连接面。导体衬垫32p能够与任意的基板、电气部件或机构部件等连接。
实施方式的布线基板也可以在第1积层部具有布线层，该布线层具有埋入布线的形态。该例的布线基板3如图3E所示。
布线基板3的第1积层部50与图1所示的布线基板1的第1积层部10同样地包含比较微细的布线。第1积层部50具有交替层叠的绝缘层51与导体层52。将隔着绝缘层51对置的导体层52彼此或者导体层52与导体层12连接的过孔导体53通过用导电体填埋贯通绝缘层51的贯通孔51a而形成。在图3E的例子中，过孔导体53与设置于其下侧的导体层52一体地埋入同一绝缘层51而形成。过孔导体53和导体层52由同一金属膜层(优选为溅射膜层或化学镀膜层)521(参照图3B)和镀覆膜层(优选为电镀膜层)522(参照图3B)形成。过孔导体53形成用的贯通孔51a与布线基板1的贯通孔11a同样地，能够通过从各绝缘层51的下侧表面朝向上方即隔着绝缘层51形成于上侧的导体层(导体层12或导体层52)照射激光而形成。因此，贯通孔51a能够形成为下侧的直径(宽度)大，上侧的直径(宽度)小。各过孔导体53均形成为从第1积层部50的第2面50B朝向第1面50F缩径的锥形形状。
埋入布线是指上述那样的、过孔导体53和设置于其下侧的导体层52埋入同一绝缘层51而形成的情况下的导体层52的形状。具体而言，多个导体层52中的任意的导体层52能够具有埋入绝缘层的埋入布线的形态，该埋入布线是通过在上侧的绝缘层51内用导体填充图3A所示的那样的形成于绝缘层51的槽而形成的。优选的是，布线基板3的第1积层部50的多个导体层中的、除构成第1面50F的导体层12以外的所有导体层(导体层52)能够由埋没于上侧的绝缘层51的埋入布线形成。具有埋入布线的形态的导体层52可以具有图案宽度和图案间距离比较小的高密度布线即微细布线FW。微细布线FW在构成布线基板3的布线中能够具有最小的图案宽度以及图案间距离。
布线基板3的第1积层部50所包含的微细布线FW具有与布线基板1的第1积层部10所包含的微细布线FW大致相同的布线宽度和布线间的间隔。具有微细布线FW的导体层52的纵横比也可以形成为与具有微细布线FW的导体层12的纵横比相同的程度。过孔导体53也能够具有与过孔导体13大致相同的纵横比和过孔直径。
另外，在图示的例子中，第1积层部50所包含的多个导体层中的4层导体层52具有埋入布线的形态，4层全部具有作为高密度布线的微细布线FW。然而，4层导体层52中的几个层也可以具有微细布线FW。第1积层部50所具有的包含微细布线FW的导体层52的数量没有限定。
如后所述，在实施方式的布线基板3的制造方法中，具有埋入布线的形态的导体层52通过利用研磨去除构成导体层52的金属膜层521(优选为溅射膜层)和镀覆膜层522的厚度方向上的一部分而形成为导体层52的表面(下表面)与绝缘层51的表面(下表面)平齐。通过该研磨工艺，同时能够使导体层52的从绝缘层51露出的表面(下表面)平坦化。因此，与布线基板1的导体层12的表面同样地，第1积层部50所包含的具有埋入布线的形态的导体层52的从绝缘层51露出的表面(下表面)是平坦度高的研磨面。
优选的是，布线基板3所包含的第2积层部20和第3积层部30能够以与布线基板1的第2积层部20和第3积层部30同样的形态构成。即，在图3E的例子中，第2积层部20内的导体层22和第3积层部30内的导体层212不具有埋入布线的形态。
接着，参照图2A～图2N，以制造图1所示的布线基板1的情况为例，说明实施方式的布线基板的制造方法。此外，在以下说明的制造方法中形成的各结构要素只要没有特别不同的记载，就能够使用在图1的布线基板1的说明中作为对应的结构要素的材料而例示的材料来形成。另外，在以后的布线基板1的制造的说明中，将接近支承基板GS的一侧称为“下”或“下侧”，将远离支承基板GS的一侧称为“上”或“上侧”。因此，构成布线基板1的各要素中的朝向支承基板GS侧的面也被称为“下表面”，朝向与支承基板GS相反的一侧的面也被称为“上表面”。
布线基板1能够通过在支承基板GS上制造第1积层部10，在第1积层部10上制造第2积层部20，在第2积层部20上制造第3积层部30而形成(参照图1)。这样，首先在支承基板GS上制造第1积层部10，在第1积层部10上形成第2积层部20和第3积层部30，然后取下支承基板GS，由此，布线基板1的制造中的成品率提高。进而，根据实施方式的制造方法，认为由于布线基板1的部件搭载面是取下支承基板GS后的露出面，因此能够得到部件搭载面的表面的平坦性高的布线基板1。例如，在实施方式的布线基板1中，部件搭载面表面的厚度方向的高低差能够形成为约±10μm左右。
首先，如图2A所示，准备例如作为玻璃基板的、表面的平坦性良好的支承基板GS。在支承基板GS的两侧的表面，金属膜层121例如经由包含能够通过光照射而装卸的偶氮苯系高分子粘接剂的粘接层AL而形成。金属膜层121例如是通过化学镀覆或溅射等形成的金属膜(优选为铜膜)层。金属膜层121可以由较薄的金属箔构成。
接着，如图2B所示，在支承基板GS上隔着粘接层AL形成具有包含金属膜层121和镀覆膜层122的多个导体衬垫12p的导体层12。
在导体层12的形成中，例如在金属膜层121上形成抗镀剂，在抗镀剂上例如通过光刻技术形成与导体衬垫12p的图案的形成区域对应的开口。接着，通过将金属膜层121作为晶种层的电镀，在开口内形成镀覆膜层122。在形成镀覆膜层122之后，去除抗镀剂，对去除抗镀剂而露出的金属膜层121进行蚀刻，形成图2B所示的状态。
接着，如图2C所示，层叠覆盖导体层12的绝缘层11。作为绝缘层11，例如能够使用环氧树脂、酚醛树脂等绝缘性树脂。也可以使用氟树脂、液晶聚合物(LCP)、氟化乙烯树脂(PTFE)、聚酯树脂(PE)、改性聚酰亚胺树脂(MPI)。通过对成型为膜状的这些树脂进行热压接而形成绝缘层11。接着，在绝缘层11中的过孔导体13(参照图1)的形成位置，通过例如二氧化碳激光、准分子激光等的照射而形成贯通孔11a。
虽未图示，但基于二氧化碳激光等激光的照射的贯通孔11a的形成能够通过一边利用聚对苯二甲酸乙二醇酯(PET)膜等保护膜覆盖绝缘层11的表面来进行保护，一边照射激光来进行。形成贯通保护膜以及绝缘层11的贯通孔11a。另外，在形成贯通孔11a后，为了防止由在贯通孔11的底部产生的加工改性物引起的导体层12的形成时的密合力的降低、电阻成分的增加等，可以进行除胶渣处理。除胶渣处理优选为使用了等离子体气体的干式除胶渣处理。除胶渣处理也可以在绝缘层11的表面形成有聚对苯二甲酸乙二醇酯(PET)膜等保护膜的状态下，一边保护绝缘层11的表面一边进行。
另外，在图2C以及以下参照的图2D～图2N和图3A～图3D中，示出了形成在支承基板GS的一个表面上的层叠体，省略了能够形成在相反侧的表面的层叠体的图示。然而，在相反侧的表面也可以形成同样的形态、数量的层叠体、或者与一个表面上不同的形态和数量的导体层和绝缘层，也可以不形成这样的导体层和绝缘层。
如图2D所示，在贯通孔11a的内壁以及绝缘层11的表面上通过化学镀覆或者溅射等形成构成导体层12的第1层121(参照图2H)的金属膜(晶种层)121a。优选地，金属膜121a可以是通过溅射形成的溅射膜。此外，在贯通孔11a的形成时和/或除胶渣处理时在绝缘层11的表面设置有保护膜的情况下，保护膜能够在金属膜121a的形成前被剥离去除。
如图2E所示，在金属膜121a上设置具有与导体层12所包含的导体图案相应的开口R11的抗镀剂R1。
如图2F所示，通过将金属膜121a作为供电层的电镀，在抗镀剂R1的开口R11的开口内，比抗镀剂R1的高度高地形成电镀膜122a。电镀膜122a能够以比开口R11的高度高且隆起的方式形成例如凸球面状。例如，填充于开口R11内的电镀膜122a能够形成为比抗镀剂R1的厚度高1μm以上左右。
接着，如图2G所示，通过研磨去除电镀膜122a和抗镀剂R1的一部分。研磨能够进行至电镀膜122a的厚度成为导体层12的第2层122所要求的规定的厚度为止。认为容易调整第2层122的厚度。例如，导体层21的厚度可以为7μm以下左右。而且，导体层21的两层结构中的第2层122的厚度例如可以形成为6.5μm以下左右。
如图2H所示，在去除抗镀剂R1之后，通过蚀刻等去除金属膜121a中的未被上层211覆盖的部分。其结果，形成具有微细布线FW的、具有由第1层121以及第2层122构成的两层构造的导体层12。另外，贯通孔11a的内部被电镀膜122a完全填充，由此形成过孔导体13。
接着，如图2I所示，利用与上述的绝缘层11、导体层12以及过孔导体113的形成方法同样的方法，在导体层12和绝缘层11上形成期望的层数的绝缘层11和导体层12以及贯通各绝缘层的过孔导体13。
接着，如图2J所示，在导体层12的上侧形成第1积层部10的绝缘层11中的最外层的绝缘层111。之后，通过激光加工在与过孔导体113(参照图1)的形成位置对应的位置的绝缘层111形成过孔导体113形成用的贯通孔111a。
接着，如图2K所示，使用半加成法等任意的导体图案的形成方法，与填充贯通孔111a的过孔导体113同时地形成导体层112。
接着，如图2L所示，利用与绝缘层111、导体层112以及过孔导体113的形成方法同样的方法，在导体层112和绝缘层111上形成期望层数的绝缘层21和导体层22以及贯通各绝缘层的过孔导体23。在第1积层部10上形成第2积层部20。
如图2M所示，在第2积层部20的第2面20B侧的最外层的绝缘层21和导体层22(导体层221)上，利用与绝缘层111、导体层112以及过孔导体113的形成方法同样的方法形成贯通第3积层部30的绝缘层211、导体层212以及绝缘层211的过孔导体33。作为形成绝缘层211的绝缘性树脂，使用包含浸渍于由玻璃纤维构成的加强材料(芯材)21b的环氧树脂、BT树脂等绝缘性树脂的预浸料。
接着，通过在绝缘层211和导体层212的表面上形成感光性的环氧树脂、聚酰亚胺树脂层来形成阻焊层31。然后，通过光刻技术，分别形成划定导体衬垫32p的开口31a。
接着，如图2N所示，卸下支承基板GS。导体衬垫12p的下表面和绝缘层11的下表面露出。在支承基板GS的拆卸中，在对粘接层AL照射例如激光而使其软化之后，将支承基板GS从导体衬垫12p和绝缘层11剥离。此外，可能残留在导体衬垫12p和绝缘层11的表面上的粘接层AL能够通过清洗去除。完成图1所示的布线基板1。
当制造在第1积层部具有包含埋入布线的形态的布线层的布线基板3(参照图3E)的情况下，例如，与图2B所示的例子同样地，在支承基板GS上隔着粘接层AL形成具有多个导体衬垫12p的导体层12之后，如图3A所示，层叠覆盖导体层12的绝缘层51。在绝缘层51形成槽T1、T2。槽T1形成在应形成过孔导体的位置，贯通绝缘层51而使绝缘层51正下方的导体层12露出。槽T2形成在与具有埋入布线的形态的导体层52的导体图案对应的位置。在槽T1、T2的形成中，例如使用利用准分子激光的激光加工。
接着，以覆盖绝缘层51和从槽T1露出的导体层12的整个上表面的方式形成金属膜层521。优选地，金属膜层521可以为通过溅射形成的溅射膜层。通过将该金属膜层521作为晶种层实施电镀，形成镀覆膜层522。形成图3A所示的状态。
接下来，如图3B所示，通过研磨去除镀覆膜层522和金属膜层521的一部分。镀覆膜层522以及金属膜层521的研磨例如能够通过化学机械研磨(CMP：Chemical MechanicalPolishing)来实施。形成具有由金属膜层521和镀覆膜层522构成的2层构造的导体层52。槽T1的内部被镀覆膜层522完全填充，由此形成过孔导体53。形成有一体地形成的导体层52和过孔导体53埋入同一绝缘层51的埋入布线的形态。从绝缘层51露出的导体层52的表面是平坦度高的研磨面。在露出的绝缘层51和导体层52的上表面，以同样的方法反复进行绝缘层51的层叠和导体层52的形成。形成期望层数的绝缘层51和具有微细布线FW的导体层52以及贯通各绝缘层的过孔导体53。
接着，如图3C所示，在导体层52的上侧，利用与绝缘层111(参照图2J)的形成方法同样的方法形成第1积层部50的绝缘层51中的最外层的绝缘层511。之后，利用与贯通孔111a(参照图2J)的形成方法相同的方法形成过孔导体53形成用的贯通孔511a。
接着，如图3D所示，导体层512与填充贯通孔511a的过孔导体513同时以与导体层112和过孔导体113(参照图2K)的形成方法相同的方法形成。完成具有导体层52的第1积层部50，该导体层52具有埋入布线的形态。
然后，在第1积层部50上层叠与布线基板1的第2积层部20和第3积层部30同样的积层部，并从支承基板GS(参照图3A)卸下，由此，如图3E所示，完成布线基板3。
实施方式的布线基板并不限定于具有各附图所例示的构造以及在本说明书中例示的构造、形状以及材料。如上所述，实施方式的布线基板所包含的各积层部能够具有任意数量的绝缘层和导体层。例如，布线基板的与部件搭载面相反的一侧的最外层的绝缘层和导体层也可以不形成得比第2积层部内的绝缘层21和导体层22厚，布线基板的与部件搭载面相反的一侧的最外层的绝缘层也可以不包含芯材。另外，实施方式的布线基板的制造方法并不限定于参照图2A～图2N和图3A～图3D说明的方法，其条件、顺序等能够任意地变更。另外，可以省略特定的工序，也可以追加其他工序。例如，也可以在卸下支承基板GS后露出的导体衬垫12p的表面上形成包含镍层和锡层的镀覆层等。

Claims (11)

1.一种布线基板，其具有第1面和与所述第1面相反侧的第2面，
该布线基板包含第1积层部和第2积层部，
该第1积层部和该第2积层部分别包含交替层叠的多个绝缘层和多个导体层以及设置于所述绝缘层并将隔着所述绝缘层对置的所述导体层彼此连接的过孔导体，
其中，
所述第1积层部层叠在所述第2积层部上并且位于比所述第2积层部靠所述第1面侧的位置，
所述第1积层部所包含的第1导体层中的布线的布线宽度和布线间的间隔小于所述第2积层部所包含的第2导体层中的布线的布线宽度和布线间的间隔，
所述第1导体层中的布线的纵横比为2.0以上且4.0以下，
所述第1导体层中的布线的布线宽度为3μm以下，
所述第1导体层中的布线间的间隔为3μm以下。
2.根据权利要求1所述的布线基板，其中，
在所述第2积层部的所述第2面侧具有第3积层部，
该第3积层部包含第3绝缘层和第3导体层以及设置于所述第3绝缘层并将隔着所述第3绝缘层对置的所述第3导体层与所述第2积层部的所述第2面侧的导体层连接的过孔导体。
3.根据权利要求2所述的布线基板，其中，
所述第3绝缘层包含芯材。
4.根据权利要求3所述的布线基板，其中，
所述芯材是玻璃纤维。
5.根据权利要求1所述的布线基板，其中，
所述第1导体层中的布线的厚度为7μm以下，
所述第2导体层中的布线的厚度为10μm以上。
6.根据权利要求1所述的布线基板，其中，
所述过孔导体具有从所述第2面朝向所述第1面而缩径的形状。
7.根据权利要求1所述的布线基板，其中，
所述第1积层部所包含的第1过孔导体的纵横比为0.5以上且1.0以下。
8.根据权利要求1所述的布线基板，其中，
所述第1导体层和所述第2导体层由具有金属膜层和镀覆膜层的双层构造构成，
所述第1导体层的金属膜层为溅射膜层，
所述第2导体层的金属膜层为化学镀膜层。
9.根据权利要求1所述的布线基板，其中，
所述第1导体层埋入到所述多个绝缘层中的在比所述第1导体层靠所述第1面侧的位置与所述第1导体层接触的绝缘层内。
10.根据权利要求1所述的布线基板，其中，
所述第1积层部包含导体衬垫，该导体衬垫埋入于构成所述第1面的绝缘层内并且该导体衬垫的一个面在所述第1面露出，
所述导体衬垫构成具有部件搭载区域的部件搭载面。
11.根据权利要求1所述的布线基板，其中，
所述第1导体层的所述第2面侧的表面为研磨面。
CN202310904483.7A 2022-07-25 2023-07-21 布线基板 Pending CN117460145A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022118227A JP2024015869A (ja) 2022-07-25 2022-07-25 配線基板
JP2022-118227 2022-07-25

Publications (1)

Publication Number Publication Date
CN117460145A true CN117460145A (zh) 2024-01-26

Family

ID=89577080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310904483.7A Pending CN117460145A (zh) 2022-07-25 2023-07-21 布线基板

Country Status (4)

Country Link
US (1) US20240030144A1 (zh)
JP (1) JP2024015869A (zh)
CN (1) CN117460145A (zh)
TW (1) TW202412573A (zh)

Also Published As

Publication number Publication date
US20240030144A1 (en) 2024-01-25
TW202412573A (zh) 2024-03-16
JP2024015869A (ja) 2024-02-06

Similar Documents

Publication Publication Date Title
KR20100065635A (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
TWI505756B (zh) 印刷電路板及其製造方法
US20120119377A1 (en) Wiring substrate, semiconductor device, and method of manufacturing wiring substrate
JP6459107B2 (ja) 多層電子支持構造体の製作方法
CN112055482A (zh) 线路载板及其制作方法
US20040265482A1 (en) Wiring substrate manufacturing method
JP3856743B2 (ja) 多層配線基板
CN117460145A (zh) 布线基板
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
CN118234115A (zh) 布线基板
US20240243049A1 (en) Wiring substrate
CN118785611A (zh) 布线基板
JP2024148451A (ja) 配線基板
CN111741592B (zh) 多层基板及其制作方法
US20240341033A1 (en) Wiring substrate
TWI849562B (zh) 配線基板
US20230397335A1 (en) Wiring substrate
JP2024033648A (ja) 配線基板
US20240008191A1 (en) Wiring substrate
JP2024148356A (ja) 配線基板
JP2024011386A (ja) 配線基板
CN117412471A (zh) 布线基板
JP2024031606A (ja) 配線基板
CN117336940A (zh) 布线基板
JP2023142048A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication